PROBLEMAS SISTEMAS DIGITALES 1ER EXAMEN

PENDIENTE REVISIÓN ELABORADO: 25/7/2018 5:43:00 A.M. PROF:

ORLANDO HEREDIA

1. Obtener la expresión más simplificada posible de la función:

F  AB  BC  CD

2. Presente el circuito de dos niveles que genere la función F, use únicamente

compuertas NAND:

F(wxyz)= wx’+(w+x’+z)’+y’

3. Realice las siguiente conversión:

(530,28)10 convierta en binario, BCD y base 3.

Nota: Para la parte fracción presente la conversión exacta o con al menos cinco
(5) dígitos.

4. Convierta a los sistemas binarios, octal y hexadecimal usando el método de

agrupación ( 2n)

(A11,FEA)16 (13,12)4 (165,34)8

5. Compruebe la igualdad utilizando álgebra de Boole:

D’ B’ A’ +D B’ (C  A)’ + C B (D  A)’ = C’ B’ A’ + D’ C A’ + D C A.
6. Sea F= (X’  Y) (Z+W)’ + (A  B)’ (C D)’

 Realice la función F, sin simplificar, con compuertas de dos entradas y

símbolos diferentes para cada compuerta.
7. Encuentre la expresión en algebra mínima de :

F ( ABCD)  DC A  DC B  DC B  C B A  DCB  DCBA

8. El esquema de la figura representa un circuito o compuerta cuya salida es función de TRES
entradas según se representa:

Utilizando exclusivamente bloques como el mostrado, realizar:

 Un inversor, una puerta AND y una puerta OR.
 Representar:

K = (a+b) (a' +c) (b+c)

9. Dado el circuito de la figura, se pide:

 Obtener la tabla de verdad o expresión en MINITERMINOS.

 Obtener la función F en su expresión más simplificada.
 Desarrollar F con el menor número de puertas posible.
 Implementar F con el menor número de puertas NAND posible

10. Obtenga los minitérminos de la función M  



a, b, c, d, 

M  (b a )  (c d )  d
11. Sea la función booleana:

F  B  D   ( B  D )  B  D  E   ( B  D )
1

F  A  D  E   D  E  D  E  C
2


F  B  B  D   B  E  B  ( E  E )  A
3

 
F  B  D   B  D  B  D  A  A  C
4

 Obtener la expresión más simplificada de G = F1 + F2.

12. Usando álgebra obtenga la expresión booleana para el mínimo circuito con
compuertas de dos entradas AND y OR de las funciones siguientes:

 F1= x y +z (x  y) (S:P: 5 compuertas)

 F2= a b’ +a (b + c)’ +b (b + c)’ (S:P: 1 compuerta)
 F3 = {a b [c +(b d)’ ] +(a b)’ } c d (S:P: 1 compuerta)
 F4 = a’ b c + a b’ c’ + a’ b’ c’ + a b’ c + a b c (S:P: 5 compuertas)
 F5 = (a + b) (a + b’ a’) c + [a’ (c’ + b)] ’ + a’ b + a b c (P.S 2 compuertas)

13. En la figura “la caja” representa un elemento lógico que produce una salida (F) tal que:
F(Y, Z, X) =  0, 1, 2, 7. Encuentre los maxiterminos de la función de salida.

14. Para la figura presente un circuito con compuertas NOR

15. Una palabra en código Hamming con paridad par se recibe a través una
comunicación paralela. Indique cual fue el dato enviado y si hubo error en la
transmisión.

BITS 11 10 9 8 7 6 5 4 3 2 1

CÓDIGO 1 0 1 1 1 0 1 1 0 0 1

16. Realice la resta REST = A - B, en el sistema binario, indicando el préstamo.

A = 1 0 1 0 1 1 0, 0 1 B = 1 1 1 0 1 0 1 1, 0 0 1

17. Exprese H como: H (w x y z) = 

H = (w x’ )  (w + x’ + z) ’+ y ’

18. Obtenga los minitérminos FW, X, Z, Y   de la función F de la tabla.

 Y Z W X F
0 0 X 0 1
0 X 0 0 1
X 0 0 0 1
1 1 1 0 1
0 X X 1 0
1 0 X 1 0
1 0 1 0 0
1 1 0 X 0

19. Obtenga las expresiones mínimas diferentes en Productos de Sumas y en Suma de

Productos para la función:

P(A, B, C, D) =  (0, 2, 3, 8, 10, 11, 12, 14)

20. Obtenga la mayor cantidad de expresiones SP y PS mínimas diferentes para la

función G.

G(C,D,A,B) =  (4,5,6,7,9,13) +don't care (1, 15)

21. Diseñe un circuito sumador de dos bit más carry.

22. Diseñe un circuito detector de magnitud relativa tal que para dos (2) números binarios
(entradas) de tres (3) bits cada uno A=(A2, A1, A0) y B=(B2, B1, B0) determina si son
iguales. Si no son iguales, el circuito debe indicar por medio de otra salida cual de
ellos es el mayor.

23. Diseñe un circuito convertidor de código Gray de cuatro bits al código Binario. Muestre
los mapas de Karnaugh de cada salida.

24. Diseñe un convertidor de códigos binario de 5 Bits en códigos Ex3. Presente los
minitérminos de cada una de las salidas del convertidor.

25. Diseñe un sistema de alarma de incendio para cinco (5) zonas o locales. En cada local
existirán 3 (tres) detectores de fuego. El sistema debe dar alarma de fuego cuando en
cualquiera de las zonas se activen dos o más detectores de fuego. El circuito debe
 tener la opción de poder desconectar cualquier zona del sistema para que no active la
alarma.

26. Diseñe un circuito lógico (codificador) el cual tendrá diez entradas X0, X1,...., X9 y
cuatro salidas A, B, C y D. Las salidas tendrán el valor (en código EX3)
correspondiente al número de la entrada activa en ALTO, tal como se indica en la
tabla de funcionamiento. Presente los maxitérminos de cada una de las salidas del
codificador.

X0 X1 X2 X3 X4 X5 . .. X9 D C B A
1 0 0 0 0 0 0 0 0 1 1
0 1 0 0 0 0 0 0 1 0 0
0 0 1 0 0 0 0 0 1 0 1
0 0 0 1 0 0 0 . . . .
0 0 0 0 1 0 0 . . . .
0 0 0 0 0 1 0 . . . .
0 0 0 0 0 0 0 . . . .

0 0 0 0 0 0 1 1 1 0 0

27. Diseñe un generador del bit de paridad para una palabra (datos) de cuatro bits. La
paridad (par o Impar) se debe poder seleccionar a través de una entrada denominada
PP.

28. Diseñe un indicador de error de paridad para una entrada de cinco bits: 4 bits de
datos + el bit de paridad. La paridad (par o Impar) de la palabra de entrada se debe
poder seleccionar a través de una entrada denominada P.

29. Diseñe un codificador que convierta un código binario de 4 bits (datos) en código
Hamming.

30. Diseñe un circuito que para una entrada de 7 bits en código Hamming (palabra de
datos y bits de paridad) genere en la salida los datos corregidos.

31. Diseñe un circuito que convierta una palabra de 4 bits en código EXCESO 3 en
código BCD. Muestre los mapas K de las salidas.

32. Diseñe un circuito con entradas X, Y, A, B, C, D, Z , y una salida F, tal que cumpla con
la tabla de funcionamiento siguiente:
 Z=0 Z=1

XY F
01 AB A(B+C’)
10 1 A'B'+AB

11 (CD)' (C+D)'

33. En un pasillo existen seis puertas o entradas y cada una de ellas tiene un interruptor
SPST con el fin de poder encender o apagar las luces del pasillo con cualquiera de los
interruptores. Diseñe el circuito lógico que permitirá realizar esta tarea.

34. Diseñe un circuito lógico con compuertas NAND el cual tendrá tres entradas A0, A1,
A2, dos entradas X Y, así como una salida F. La salida responderá tal como en la
tabla.

X Y A0 A1 A2 F
0 0 1 X X 1
0 0 0 X X 0
0 1 X 0 X 0
0 1 X 1 X 1
1 0 X X 0 1
1 0 X X 1 0
1 1 X X X 0

35. Diseñe un circuito con compuertas lógicas que permita indicar en un display, cuando
la mayoría de cinco interruptores SPST están abiertos (A) o cerrados (C). El circuito
mostrará las letras A ó C según el caso. El circuito deberá poseer las salidas
necesarias para manejar el display.

36. Diseñe un circuito combinacional con ocho entradas tipo interruptor SPST, las cuales
corresponden a los números del 0 al 7. El circuito debe producir una salida en código
Exceso 3 que corresponda al número del interruptor que esté cerrado, adicionalmente
deberá indicar si el código es de paridad par.