Documente Academic
Documente Profesional
Documente Cultură
bq24296M
SLUSBU3B-febrero 2014 REVISADO-DICIEMBRE el año 2016
1 Características
• 90% Modo Interruptor de alta eficiencia 3 A-cargador - La regulación termal y apagado térmico
• 3,9 V a 6,2 V-sola entrada del cargador compatible con USB-6.4-V - De entrada y de la sobretensión Protección del sistema
con protección contra sobretensiones - MOSFET sobreintensidad de corriente
- voltaje de entrada y el límite de corriente es compatible con USB • Salidas de estado de carga de LED o procesador anfitrión
2.0 y USB 3.0
• capacidad de seguimiento máxima potencia de regulación de la tensión
- De entrada de límite de corriente: 100 mA, 150 mA, 500 mA, 900 de entrada
mA, 1 A, 1,5 A, 2 A, y 3 A
• 20 μA de batería baja corriente de fuga y el modo de envío
• OTG USB con salida ajustable 4,55 V a 5,5 V a 1 A o 1,5 A Soporte
• 4-mm x 4 mm VQFN-24 Paquete
- Fast OTG de inicio (22 ms Typ)
- 90% 5-V de eficiencia del modo Boost 2 Aplicaciones
- Precisa ± modo Hipo de protección multifunción 15% • Tablet PC, teléfono inteligente, dispositivos de Internet
- Carga de la batería El acondicionamiento previo NÚMERO DE PIEZA PAQUETE El tamaño del cuerpo (NOM)
• Alta precisión (1) Para todos los paquetes disponibles, véase la adición puede pedir al
el final de la hoja de datos.
- ± 0,5% Regulación de tensión de carga
317 W ( 1.5Amax)
REGN
SYS
2.2k W
STAT
MURCIÉLAGO
-
QON
Lazo de compensación interna
Opcional
SDA
PHY
SCL
REGN
• La seguridad INT
5.25k W
OTG
Un aviso importante al final de esta disponibilidad direcciones hoja de datos, garantía, cambios, su uso en aplicaciones críticas para la seguridad, las cuestiones de propiedad intelectual y
otras renuncias importantes. DATOS DE PRODUCCION.
bq24296M
SLUSBU3B-febrero 2014 REVISADO-DICIEMBRE el año 2016 www.ti.com
Tabla de contenido
• Se agregó una tabla Calificaciones ESD, Función Descripción sección, modos de funcionamiento de dispositivos, aplicaciones y sección de Aplicación, la sección
Recomendaciones de fuente de alimentación, sección Diseño, la sección de dispositivos y soporte de documentación, y mecánicos, embalaje, y la sección Información de esta
Disponible. .................................................. ............................................... 1
• 5.52k cambiada Ω a 5.25k Ω en PSEL de PHY, de carga de SDP / DCP, y BATFET Opcional Habilitar Interface ......... 1
• Se cambió a Power Pad Cojín térmico en toda la hoja de datos ......................................... .................................................. ..... 1
• Añadido (sólo 10k termistor NTC) a la descripción QON ........................................ .................................................. ................. 5
• wavefroms borrados de Características típicas y se añadió a Parcelas rendimiento de las aplicaciones .......................................... 11
• Subscribir El estado REG08 [0] pasa a nivel alto cuando el sistema se encuentra en regulación mínima tensión del sistema a segundo párrafo de Arquitectura VDC
estrecha .................................................. .................................................. ............................ 19
• Cambiado último párrafo del Arquitectura VDC estrecha .................................................. .................................................. ..... 19
• Borrada y LSFET de Voltaje y monitorización de la corriente en el modo Buck Descripción ................................................. ........ 26
• Eliminado HSFET y desde Voltaje y monitorización de la corriente en el modo de refuerzo Descripción ................................................. ...... 26
• Eliminado HSFET (Q2) de la primera en el párrafo Protección contra la sobretensión .................................................. .............................. 26
• Cambiado REG09 [5] para REG09 [3] en Batería de la sobretensión (BATOVP) .................................................. ............. 26
• Se cambió de restablecimiento de REG05 10011010, 10011100 o 0x9A a, o 0x9C ..................................... ........................................ 34
• Cambiada REG09 Bit 3 Descripción 1 - OVP Sistema de batería OVP ...................................... ........................................... 37
• cambiado en el párrafo Información para la solicitud .................................................. .................................................. ............... 38
5 Descripción (continuación)
El dispositivo soporta 3.9V - fuentes de entrada USB 6.2V, incluido el puerto anfitrión USB estándar y el puerto de carga USB con 6.4V protección de la sobretensión. El
dispositivo es compatible con USB 2.0 y especificaciones de potencia USB 3.0 con corriente de entrada y la regulación de voltaje. Para establecer el límite de corriente de
entrada predeterminada, el bq24296M toma el resultado del circuito de detección en el sistema, tal como el dispositivo PHY USB. El dispositivo también es compatible con
USB On-the-Go operación, proporcionando rápida puesta en marcha y el suministro de voltaje ajustable 4,55 - 5,5 V (por defecto 5V) en el VBUS con un límite de corriente
de precisión de hasta 1.5A.
La gestión de ruta de alimentación regula el sistema ligeramente por encima de tensión de la batería pero no cae por debajo del voltaje de sistema mínima
3.5V (programable). Con esta característica, el sistema sigue funcionando incluso cuando la batería está completamente agotada o se elimina. Cuando se
alcanza la corriente de fuente de entrada o límite de tensión, la gestión de ruta de alimentación reduce automáticamente la corriente de carga a cero y luego
empieza descarga la batería hasta que se cumpla el requisito de energía del sistema. Este modo de operación suplemento mantiene la fuente de entrada de
conseguir sobrecargado.
El dispositivo inicia y termina un ciclo de carga cuando el control de host no está disponible. Se carga automáticamente la batería en tres fases:
pre-acondicionamiento, constante corriente constante y tensión. Al final, el cargador termina automáticamente cuando la corriente de carga está por
debajo de un límite preestablecido en la fase de tensión constante. Más tarde, cuando el voltaje de la batería cae por debajo del umbral de recarga, el
cargador inicia automáticamente otro ciclo de carga.
El dispositivo de carga proporciona varias características de seguridad para cargar la batería y la operación del sistema, incluida la vigilancia termistor negativo, la carga
de temporizador de seguridad y sobretensión / sobreintensidad de corriente protecciones. La regulación térmica reduce la corriente de carga cuando la temperatura de la
unión excede 120 ° C (programable).
La salida STAT informa del estado de carga y cualquier condición de falla. La INT notifica inmediatamente anfitrión cuando se produce fallo.
RGE paquete
24-Pin VQFN con el cojín térmico Expuestas
(Vista superior)
REGN
VBUS
BTST
PMID
SW
SW
23 24 22
VBUS 1 18 PGND
PSEL 2 17 PGND
PG 3 16 SYS
STAT 4 15 SYS
14 19 20 21
SCL 5 MURCIÉLAGO
SDA 6 BAT 13
7 8 9 10 11 12
TS
CE
ILIM
INT
QON
OTG
Funciones Pin
ALFILER
TIPO DESCRIPCIÓN
NOMBRE NÚMERO
VBUS 1,24 PAG Cargador de voltaje de entrada. El MOSFET de canal n de bloque inverso interno (RBFET) está conectado entre VBUS y PMID con VBUS en fuente.
Colocar un condensador cerámico 1-mF de VBUS a PGND y colocarlo lo más cerca posible a IC.
PSEL 2 yo fuente de alimentación de entrada de selección. Alta indica una fuente de host USB y bajo indica una fuente adaptador.
PG 3 O Abrir drenaje de baja potencia buen indicador activo. Conectar al carril tire hacia arriba a través de 10 k Ω resistor. Bajo indica una buena
fuente de entrada si la tensión de entrada es de entre UVLO y ACOV, por encima del umbral modo SLEEP, y límite de corriente es superior a 30 mA.
STAT 4 O drenaje abierto de salida de estado de carga para indicar varios operación cargador. Conectar al carril tire hacia arriba a través de 10 k Ω resistor.
Bajo indica carga en curso. ALTA indica que la carga completa o la carga desactivada. Cuando se produce cualquier condición de fallo, el pasador de STAT en la
carga parpadea a 1 Hz.
SCL 5 yo yo 2 reloj C Interface. Conectar SCL al carril de la lógica a través de una 10-k Ω resistor.
SDA 6 I/O yo 2 datos C interfaz. Conectar SDA al carril de la lógica a través de una 10-k Ω resistor.
EN T 7 O Abrir-drenaje de salida de interrupción. Conectar el INT a un carril de la lógica a través de 10k Ω resistor. El pasador INT envía activos, de 256 mu s bajas
pulso de acoger reportar el estado del dispositivo cargador y culpa.
OTG 8 yo
pin digital de corriente USB Selección de límite durante el modo de dinero, y activa alta permitirá pin durante el modo de impulso.
Para bq24296M, cuando se encuentra en modo de reducción con el anfitrión USB (PSEL = Alta), cuando OTG = Alto, IIN límite = 500 mA y cuando OTG = bajo, límite del IIN = 100
mA.
CE 9 yo Carga baja activa Activar PIN. carga de la batería se activa cuando REG01 [5: 4] = 01 y el pin CE = Baja. pin-CE debe estar a nivel alto o bajo.
ILIM 10 yo ILIM pin establece el límite máximo de entrada de corriente mediante la regulación de la tensión de ILIM a 1 V. Una resistencia está conectada entre el pin ILIM a tierra para
establecer el límite máximo como yo INMAX = ( 1V / R ILIM) × K ILIM. El límite de corriente de entrada real es la más baja un conjunto por ILIM y por I 2 C REG00 [2: 0]. La corriente de
entrada mínimo programado en el pin ILIM es de 500 mA.
TS 11 yo
ventana
entrada de tensión de temperatura
calificación con
analógicos deun divisor de resistencia
temperatura. Conectar unde REGNde
termistor a TS a GND.de
coeficiente Cargo suspende
temperatura o desactivar
negativo. cuando Boost TS pin está fuera de rango. Se
Programa
recomienda un termistor 103AT-2.
QON 12 yo BATFET habilitar el control en el modo de envío. Una lógica transición baja a alta en este perno con 2ms mínimos alto nivel se enciende BATFET para salir del modo
de envío. Tiene 1M interna Ω ( Typ) tire hacia abajo. Para compatibilidad con versiones anteriores, cuando BATFET habilitar la función de control no se utiliza, el
pasador puede ser un no conecte ni atado a TS pin (sólo 10k termistor NTC). (Referirse a Modo de envio para una descripción detallada).
MURCIÉLAGO 13,14 PAG punto de conexión de la batería al pin positivo de la batería. El BATFET interna está conectada entre BAT y SYS. Conectar un 10 mF
estrechamente a la clavija de BAT.
ALFILER
TIPO DESCRIPCIÓN
NOMBRE NÚMERO
SYS 15,16 yo punto de conexión del sistema. El BATFET interna está conectada entre BAT y SYS. Cuando la batería cae por debajo de la tensión mínima del sistema,
convertidor de modo de conmutación mantiene SYS encima de la tensión mínima del sistema.
PGND 17,18 PAG conexión a tierra de la fuente de alta corriente nodo convertidor de potencia. Internamente, PGND está conectado a la fuente de la LSFET de canal n. En el diseño de
PCB, conectarse directamente a tierra la conexión de los condensadores de entrada y salida del cargador. Se recomienda una conexión de un solo punto entre
PGND de alimentación y el GND analógica cerca del pin IC PGND.
SO 19,20 O El nodo de conmutación de conexión a inductor de salida. Internamente SW está conectado a la fuente de la n-canal HSFET y el desagüe de la LSFET de
canal n. Conectar el condensador de arranque-0.047 mF de SW a BTST.
BTST 21 PAG PWM excitador de lado alto de alimentación positiva. Internamente, el BTST está conectado al ánodo del diodo elevador-correa. Conectar el condensador
de arranque-0.047 mF de SW a BTST.
REGN 22 PAG excitador de lado bajo de salida de alimentación positiva PWM. Internamente, REGN está conectado al cátodo del diodo elevador-correa. Conectar un 4,7-mF (valoración
10-V) condensador cerámico de REGN a analógico GND. El condensador debe ser colocado cerca de la IC. REGN también sirve como carril de sesgo del pasador TS.
PMID 23 S conectado al drenador del MOSFET de bloqueo inverso y el desagüe de HSFET. Dada la capacidad de entrada total, el
conectar un condensador de 1-mF en VBUS a PGND, y la recomendada 8,2 mF o más en PMID para PGND.
Parche térmico PAG Expuesto almohadilla debajo de la IC para la disipación de calor. Siempre soldar almohadilla térmica a la junta, y tienen vías en la estrella-vuelo de conexión almohadilla
térmica a PGnd y plano de tierra para el convertidor de potencia de alta corriente.
7 Especificaciones
STAT, PG - 0.3 12 V
BTST - 0.3 12 V
SO -2 78 V
voltaje (pico para
(Con respecto a GND) 20ns
duración)
SDA, SCL, INT, OTG, ILIM, REGN, TS, QON, PSEL CE - 0.3 7 V
BTST a SW - 0.3 7 V
(1) Destaca más allá de los enumerados en las puntuaciones máximas absolutas puede causar daño permanente al dispositivo. Estas son las clasificaciones de estrés
solamente, y operación funcional del dispositivo en estas u otras condiciones más allá de los indicados bajo condiciones de funcionamiento recomendadas no está implícita. La exposición a
condiciones nominales-absolute-máximo durante períodos prolongados puede afectar a la fiabilidad del dispositivo. Todos los valores de tensión son con respecto al terminal de tierra de la red a menos
que se indique lo contrario. (2) VBUS se especifica hasta 16 V para un máximo de 24 horas en condiciones sin carga.
VALOR UNIDAD
modelo humano cuerpo (HBM), por ANSI / ESDA / JEDEC JS-001 ( 1) 1000 V
V ( EDS) Descarga electrostática Cargado modelo de dispositivo (CDM), según la especificación JEDEC JESD22- C101 ( 2)
250 V
(1) documento JEDEC JEP155 afirma que 500-V HBM permite la fabricación segura con un proceso de control ESD estándar. (2) Documento de JEDEC
JEP157 afirma que 250-V MDL permite la fabricación segura con un proceso de control ESD estándar.
(1) Los picos de voltaje de ruido de conmutación inherentes no deben exceder la máxima absoluta ya sea en el BTST o pasadores SW. Una apretada
diseño minimiza el ruido de conmutación.
24 PIN
(1) Para obtener más información acerca de las métricas térmicos tradicionales y nuevos, consulte la Semiconductores e IC del paquete de métricas térmicas solicitud
informe.
CORRIENTES quiescente
yo VBUS corriente de alimentación de entrada (VBUS) V VBUS> V UVLO, V VBUS> V MURCIÉLAGO, de conmutación del convertidor, V BAT =
4 mamá
3,2 V, I SYS = 0 A
V VBUS> V UVLO, V VBUS> V MURCIÉLAGO, de conmutación del convertidor, cargue desactivar, V BAT
3.5 mamá
= 3,8 V, I SYS = 100 μA
V DORMIR el modo de suspensión caer umbral V VBUS caer, V VBUS VBAT 35 80 120 mV
V Sleepz el modo de suspensión aumento del umbral V VBUS naciente, V VBUS VBAT 170 250 350 mV
V ACOV VBUS del umbral superior de la sobretensión V VBUS creciente 6.2 6,6 V
V ACOV_HYST VBUS sobre-tensión que cae de histéresis V VBUS que cae 250 mV
V VBUS_UVLOZ < V VBUS < V ACOV y V VBUS> V BAT + V DORMIR, T J = -40 ° C a 125 ° C y T J = 25 ° C para valores típicos (a menos que se indique lo contrario)
V SYS_MAX La salida máxima de voltaje del sistema de CC BATFET (Q4) OFF, V MURCIÉLAGO hasta 4,35 V 4,43 V
V SYS_MIN salida mínima tensión del sistema de CC REG01 [3: 1] = 101, V SYSMIN = 3,5 V 3.5 3.65 V
V BATGD Batería buena comparador aumento del umbral V MURCIÉLAGO creciente 3.55 V
V BATGD_HYST Batería buena comparador caer umbral V MURCIÉLAGO que cae 100 mV
CARGADOR DE BATERÍA
V BAT_REG_ACC Cargo precisión de regulación de voltaje V BAT = 4.112 V y 4.208 V - 0,5% 0,5%
yo ICHG_REG_ACC Carga rápida precisión de la regulación actual V BAT = 3,8 V, I CHG = 1024 mA, T J = - 20 ° C - 125 ° C - 7% 7%
V BATLOWV Batería LowV umbral descendente Carga rápida a precarga, REG04 [1] = 1 2.6 2.8 2,9 V
yo PRECHG_ACC Precarga precisión de la regulación actual VBAT = 2,6 V, I CHG = 256 mA - 20% 20%
yo TYP_TERM_ACC actual terminación típica yo TERM = 256 mA, I CHG = 2048 mA 265 mamá
yo TERM_ACC precisión actual de terminación yo TERM = 256 mA, I CHG = 2048 mA - 22,5% 22,5%
V RECHG umbral de recarga a continuación VBAT_REG VBAT caer, REG04 [0] = 0 100 mV
T J = 25 ° C 24 28 m Ω
R ON_BATFET SYS-BAT MOSFET on-resistencia
T J = -40 ° C - 125 ° C 24 35
USB100 85 100 mA
yo ADPT_DPM Entrada precisión de regulación actual IADP = 1,5 A, REG00 [2: 0] = 101 1.3 1.5 A
yo IN_START límite de corriente de entrada durante el arranque del sistema VSYS <2,2 V 100 mamá
V BATOVP La batería sobre-voltaje de umbral V MURCIÉLAGO creciente, como porcentaje de V BAT_REG 104%
V VBUS_UVLOZ < V VBUS < V ACOV y V VBUS> V BAT + V DORMIR, T J = -40 ° C a 125 ° C y T J = 25 ° C para valores típicos (a menos que se indique lo contrario)
umbral de temperatura fría, umbral superior de Como porcentaje de V REGN REG02 [1] = 0 (aprox.
VBCOLD0 75,5% 76% 76,5%
tensión pin TS -10 ° C w / 103AT)
umbral de temperatura fría 1, umbral superior de Como porcentaje de V REGN REG02 [1] = 1 (aprox.
VBCOLD1 78,5% 79% 79,5%
tensión pin TS -20 ° C w / 103AT)
umbral de temperatura caliente, umbral de caída de tensión Como porcentaje de V REGN REG06 [3: 2] = 01 (aprox 55
VBHOT0 35,5% 36% 36,5%
pin TS ° C w / 103AT.)
umbral de temperatura caliente 1, el umbral de caída Como porcentaje de V REGN REG06 [3: 2] = 00 (aprox 60
VBHOT1 32,5% 33% 33,5%
de tensión pin TS ° C w / 103AT.)
umbral de temperatura caliente 2, umbral de caída Como porcentaje de V REGN REG06 [3: 2] = 10 (aprox 65
VBHOT2 29,5% 30% 30,5%
de tensión pin TS ° C w / 103AT.)
V OTG_REG_ACC Precisión de la tensión de salida OTG I (VBUS) = 0, REG06 [7: 4] = 0,111 (4,998 V) - 3% 3%
V OTG_BAT voltaje de la batería de salir del modo OTG BAT que cae, REG04 [1] = 1 2.9 V
REG01 [0] = 0 1 UN
yo OTG corriente de salida del modo OTG
REG01 [0] = 1 1.5 UN
V VBUS_UVLOZ < V VBUS < V ACOV y V VBUS> V BAT + V DORMIR, T J = -40 ° C a 125 ° C y T J = 25 ° C para valores típicos (a menos que se indique lo contrario)
REGN LDO
V ILLINOIS bajo nivel de umbral de entrada VPULL-UP = 1,8 V, SDA y SCL 0,4 V
F CAVAR Reloj digital REGN LDO habilitado 1300 1500 1700 kHz
TIEMPO QON
FIGURA
Boost Mode Reglamento VBUS de tensión (salida típico = 4,998 V, REG06 [7: 4] = 0,111) vs VBUS Corriente de carga Figura 6
95 95
90
90
85
85
Efficiency (%)
Efficiency (%)
80
80
75
75
70
VBUS = 5V VBUS = 5V
65 70
0 0.5 1 1.5 2 2,5 3 3.5 0 0.5 1 1.5 2 2.5 3
100
95 3.9 4
90 3.8
85 3.7
SYS Voltage (V)
Efficiency (%)
80 3.6
SYSMIN = 3,5
SYSMIN = 3,2 = 3,7
75 3.5
SYSMIN
70 3.4
VBAT = 3.2V VBAT
65 = 3.5V VBAT = 3.3
3.8V
60 3.2
0 0.5 1 1.5 0 0.5 1 1.5 2 2,5 3 3.5
5.1 3.7
3.65
4,9 5
BOOST Mode Output Voltage (V)
4.8 3.6
4.7
3.55
VBAT = 3.2V VBAT
4.6
= 3.5V VBAT =
SYSMIN = 3.5V
3.8V
4.5 3.5
0 0.5 1 1.5 - 50 - 25 0 25 50 75 100 125 150
Figura 6. Boost Reglamento Modo VBUS Voltaje Figura 7. SYS tensión Vs Temperatura
vs VBUS Corriente de carga
4.4 2.5
4.35
4.3
1.5 2
4.25
IIN = 500mA IIN =
1.5A IIN = 2A
4.2
VREG = 4.35V
4.1 0
- 50 - 25 0 25 50 75 100 125 150 - 50 - 25 0 25 50 75 100 125 150
2.5
TREG = 120C TREG
= 80C
1.5 2
Charge Current (A)
0.5 1
0
60 80 100 120 140 160
8 Descripción detallada
8.1 Resumen
El bq24296M es un I 2 C dispositivo de gestión de ruta de alimentación y una sola célula cargador de batería Li-Ion controlada. Se integra la entrada inversa de
bloqueo de FET (RBFET, Q1), del lado de alta de conmutación FET (HSFET, Q2), del lado de baja de conmutación FET (LSFET, Q3) y FET batería (BATFET,
Q4) entre el sistema y la batería. El dispositivo también integra el diodo de arranque para el accionamiento de puerta del lado de alta.
VBUS
PMID
RBFET (Q1)
V VBUS_UVLOZ
UVLO
V +V
SLEEP BATZ
DORMIR REGN
REGN
LDO
EN_HIZ
ACOV
V ACOV
BTST
OBF
VBUS
VBUS_OVP_BOOST
V OTG_OVP
I (Q2)
Q2_UCP_BOOST
V INDPM yo OTG_HSZCP Puerta
SO
I (Q3)
Q3_OCP_BOOST HSFET (Q2)
yo OTG_LSOCP control del
yo INDPM
convertidor
MURCIÉLAGO
BATOVP REGN
IC T J 104% xV BAT_REG
MURCIÉLAGO
T REG
yo LSFET_UCP LSFET (Q3)
V BAT_REG
UCP PGND
I (Q2)
SYS I (Q3) Q2_OCP
yo HSFET_OCP
V SYSMIN
yo CHG_REG EN_HIZ V BTST-SW
EN_CHARGE SENSING
REFRESCAR Q1
V BTST_REFRESH
EN_BOOST
SYS
yo CHG
V BAT_REG
yo CHG_REG Control de
REF
DAC Puerta de Q4 BATFET (Q4)
yo BADSRC
BAD_SRC batería termistor
yo corriente continua
MÁQUINA DE MURCIÉLAGO
ILIM
CONTROL DEL IC T J
ESTADO DEL
TSHUT
T CERRAR
Detección CONVERTIDOR
OTG
RECHRG
BAT_REG
-V RECHG
bq24296M
BAT V
EN T
yo CHG
TERMINACIÓN
MÁQUINA DE yo TÉRMINO
CARGA DE Control de la
STAT SUSPENDER
CONTROL DEL TS
ESTADO BATLOWV
BAT V BATLOWV
PG Interfaz
I2C BATSHORT
BAT V CORTO
SCL SDA CE
Los circuitos de polarización internos son alimentados desde el mayor voltaje de VBUS y BAT. Cuando VBUS o VBAT se eleva por encima de UVLOZ, el comparador sueño,
comparador de agotamiento de la batería y el conductor BATFET están activos. yo 2 interfaz de C está preparado para la comunicación y todos los registros se restablecen al
valor por defecto. El anfitrión puede acceder a todos los registros después de POR.
Si solamente la batería está presente y el voltaje está por encima del umbral de agotamiento (V BAT_DEPL), la BATFET se enciende y se conecta a la batería del sistema. El
REGN LDO permanece apagado para reducir al mínimo la corriente de reposo. El bajo R DSON en BATFET y la baja corriente de reposo sobre MTD reducir al mínimo la pérdida
de conducción y maximizar el tiempo de funcionamiento de la batería.
El BATFET puede ser forzado fuera por el anfitrión a través de I 2 C REG07 [5]. Este bit permite al usuario girar de forma independiente de la BATFET cuando el
estado de la batería se convierte en anormal durante la carga. Cuando BATFET está apagado, no hay camino para cargar o descargar la batería. Cuando la batería
no está conectada, el BATFET debe desactivarse mediante el establecimiento de REG07 [5] a 1 para desactivar el modo de suplemento de carga y.
Para prolongar la vida útil de la batería y minimizar la potencia cuando el sistema está apagado durante la inactividad del sistema, envío o almacenamiento, el dispositivo puede apagar
BATFET de manera que la tensión del sistema es igual a cero para minimizar la fuga. El BATFET se puede desactivar mediante el establecimiento de REG07 [5] bit (BATFET_DISABLE).
A fin de mantener BATFET durante el modo de envío, el anfitrión tiene que desactivar el temporizador de vigilancia (REG05 [5: 4] =
00) y BATFET disable (REG07 [5] = 1) al mismo tiempo. Una vez que el BATFET está desactivada, uno de los siguientes eventos puede activar el
BATFET y claro REG07 [5] bits (BATFET_DISABLE).
1. Enchufe el adaptador
5. Una lógica transición baja a alta en el pin QON (consulte Figura 11 para los detalles de temporización)
Min. 2ms
QON
Cuando la fuente de CC se conecta en, el dispositivo cargador comprueba el voltaje de la fuente de entrada para encender REGN LDO y todos los circuitos de polarización. También
comprueba el límite de corriente de entrada antes de que comience el convertidor reductor.
dieciséis Presentar Comentarios sobre la documentación Copyright © 2014-2016, Texas Instruments Incorporated
El REGN LDO suministra circuitos de polarización interna, así como la de un HSFET re LSFET control de puerta. El LDO también proporciona carril sesgo a
TS resistencias externas. El carril de pull-up de STAT y PG (bq24296M) se puede conectar a REGN también.
2. VBUS por encima de V BAT + V Sleepz en el modo de buck o VBUS debajo de V BAT + V DORMIR en el modo de impulso
Si una de las condiciones anteriores no es válido, el dispositivo está en modo de alta impedancia (HIZ) con REGN LDO apagado. El dispositivo consume
menos de lo VBUS ( 15 μA típicas) de VBUS durante el estado HIZ. La batería hasta el sistema cuando el dispositivo está en HIZ.
Después de poderes REGN LDO arriba, el dispositivo comprueba la capacidad de corriente de la fuente de entrada. La fuente de entrada tiene que cumplir con los siguientes
requisitos para iniciar el convertidor reductor.
las condiciones anteriormente, el registro de estado REG08 [2] pasa a nivel alto y el pasador de PG (bq24296M) pasa a nivel bajo. Un INT se afirma que el anfitrión.
Después de que el PG es bajo (bq24296M) o REG08 [2] pasa a ALTO, el dispositivo cargador siempre se ejecuta entrada de detección de límite de corriente cuando una fuente de CC se
conecta en menos que el cargador está en HIZ durante el modo de host.
El bq24296M establece el límite de corriente de entrada a través de PSEL y los pasadores de OTG. Después de la detección de límite de corriente de entrada se hace, el resultado de la
detección se informa en los registros VBUS_STAT (REG08 [7: 6]) y la entrada de límite de corriente se actualiza en el registro IINLIM (REG00 [2: 0]). Además, el anfitrión puede escribir
en REG00 [2: 0] para cambiar el límite de corriente de entrada.
El bq24296M tiene pin PSEL que se lleva directamente a la salida del dispositivo USB PHY para decidir si la entrada es de host USB o puerto de carga.
BAJO - 3A 10
En las especificaciones de carga de la batería, el umbral buena batería es el nivel de carga mínima de una batería para encender el dispositivo portátil con
éxito. Cuando la fuente de entrada es de 100 mA anfitrión USB, y la batería está por encima del umbral bat-buena (V BATGD), el dispositivo sigue spec carga de la
batería y entra en estado de impedancia alta (HIZ). En el estado de HIZ, el dispositivo está en el estado de reposo más bajo con LDO REGN y los circuitos de
polarización fuera. El dispositivo cargador establece REG00 [7] a 1, y la corriente VBUS durante el estado HIZ será inferior a 30 μA. El sistema se suministra
por la batería.
Una vez que el dispositivo cargador entra en estado de HIZ en modo de host, se queda en HIZ hasta que el anfitrión escribe REG00 [7] = 0. Cuando el anfitrión procesador
despierta, se recomienda primera verificación si el cargador está en estado HIZ. En el modo por defecto, el cargador de IC se restablecerá REG00 [7] de nuevo a 0 cuando se
retira la fuente de entrada. Cuando otra fuente se conecta, el cargador de IC se ejecutará la detección de nuevo, y actualizar el límite de corriente de entrada.
Mientras adaptador es conectado, el anfitrión puede forzar el dispositivo de cargador para funcionar entrada de detección de límite de corriente mediante el establecimiento de REG07 [7] =
1 o cuando el tiempo de espera de vigilancia. Durante la detección forzada, el límite de corriente de entrada se ajusta a 100 mA. Una vez completada la detección, REG07 [7] volverá a 0
por sí mismo y el límite de corriente nueva entrada se establece sobre la base de PSEL / OTG (bq24296M).
Después de establecer el límite de corriente de entrada, el convertidor está habilitado y el HSFET y LSFET iniciar la conmutación. Si la carga de la batería está desactivado, BATFET se
apaga. De lo contrario, BATFET se mantiene encendido para cargar la batería. El dispositivo proporciona arranque suave cuando la rampa encima de la barandilla del sistema. Cuando el
carril sistema está por debajo de 2,2 V, el límite de corriente de entrada es forzado a 100 mA. Después de que el sistema se eleva por encima de 2,2 V, el dispositivo cargador establece el
límite de corriente de entrada establecido por el menor valor entre el registro y el pasador ILIM.
Como un cargador de batería, el cargador despliega una 1,5-MHz regulador reductor de conmutación. El oscilador de frecuencia fija mantiene un estricto control de la
frecuencia de conmutación en todas las condiciones de voltaje de entrada, voltaje de batería, corriente de carga y la temperatura, lo que simplifica el diseño del filtro
de salida.
A III red de compensación tipo permite el uso de condensadores de cerámica en la salida del convertidor. Una rampa de diente de sierra interna se compara con la señal
de control de error interno para variar el ciclo de trabajo del convertidor. La altura de la rampa es proporcional a la tensión de PMID para anular cualquier variación de la
ganancia de bucle debido a un cambio en la tensión de entrada. Con el fin de mejorar la eficiencia de carga ligera, el dispositivo cambia al control de la GFP con carga de
luz cuando la batería está por debajo del valor mínimo de la tensión del sistema o se detiene la carga. Durante la operación de PFM, el ciclo de trabajo de conmutación se
ajusta por la relación de SYS y VBUS.
El dispositivo es compatible con el funcionamiento convertidor elevador para suministrar energía desde la batería a otros dispositivos portátiles a través del puerto USB. La
capacidad de corriente de salida en modo de elevación se encuentra con el USB On-The-Go-1 Un requisito de salida. La corriente de salida máxima es de 1,5 A. La operación de
impulso puede activarse si las siguientes condiciones son válidas:
1. BAT por encima del umbral BATLOWV (V BATLOWV establecido por REG04 [1])
4. termistor de temperatura está dentro de modo de impulso umbral de monitor de temperatura a menos BHOT [1: 0] se establece en 11 (REG06 [1: 0]) para desactivar
esta función de monitor
En el modo de impulso, el dispositivo emplea un 1,5-MHz regulador intensificador de conmutación. Similar a la pelota operación, el dispositivo cambia de operación PWM para el
funcionamiento de la GFP en carga ligera para mejorar la eficiencia.
Durante el modo de impulso, el registro de estado REG08 [7: 6] se establece en 11, la salida VBUS es 5 V y la corriente de salida puede alcanzar hasta 1 A o
1,5 A, seleccionado a través de I 2 C (REG01 [0]). Además, el dispositivo proporciona tensión de impulso ajustable de 4,55 V a 5,5 V cambiando los bits BOOSTV
en REG06 [7: 4]
Cualquier fallo durante el funcionamiento de impulso, incluyendo VBUS de la sobretensión o sobreintensidad de corriente, establece el fallo registro REG09 [6] a 1 y un INT se afirma.
El dispositivo se adapta a una amplia gama de fuentes de entrada de USB, adaptador de pared, a la batería del coche. El dispositivo proporciona la selección de rutas
automático de potencia para alimentar el sistema (SYS) de fuente de entrada (VBUS), la batería (BAT), o ambos.
El dispositivo despliega arquitectura VDC Narrow (NVDC) con BATFET sistema de separación de la batería. La tensión mínima del sistema se establece por REG01
[3: 1]. Incluso con una batería completamente descargada, el sistema está regulado por encima de la tensión mínima del sistema (por defecto 3,5 V).
Cuando la batería está por debajo del ajuste de tensión mínima del sistema, el BATFET funciona en modo lineal (modo LDO), y el sistema es 150 mV por encima
del valor mínimo de tensión del sistema. A medida que la tensión de la batería se eleva por encima de la tensión mínima del sistema, BATFET es totalmente
encendido y la diferencia de voltaje entre el sistema y la batería es el V DS de BATFET. El registro de estado REG08 [0] pasa a nivel alto cuando el sistema se
encuentra en regulación mínima tensión del sistema.
Cuando la carga de la batería se desactiva o terminado, y el voltaje de la batería está por encima del valor mínimo de la tensión del sistema, el sistema está
siempre regulado a 70 mV por encima de la tensión de la batería.
4.5
4.3
carga Habilitada
4.1
carga de movilidad reducida
3.9
SYS (V)
3.7
3.5
Ajuste de voltaje mínimos del sistema
3.3
3.1
2.9 3.1 3.3 2.7 3.5 3.7 3.9 4.1 4.3
BAT (V)
Para cumplir con el límite de corriente máxima en las especificaciones USB y evitar el exceso de cargar el adaptador, el dispositivo cuenta con
Dynamic Power Management (DPM), controlando la entrada de corriente y tensión de entrada. Cuando la fuente de entrada es el exceso de
carga, ya sea superior a la intensidad del límite de corriente de entrada (REG00 [2: 0]) o la tensión cae por debajo del límite de tensión de
entrada (REG00 [6: 3]). Entonces, el dispositivo reduce la corriente de carga hasta que la corriente de entrada cae por debajo del límite de
corriente de entrada y la tensión de entrada aumenta por encima del límite de tensión de entrada. Cuando la corriente de carga se reduce a
cero, pero la fuente de entrada todavía está sobrecargado, el voltaje del sistema comienza a caer. Una vez que el voltaje del sistema cae por
debajo del voltaje de la batería,
Durante el modo de DPM (ya sea VINDPM o IINDPM), el registro de estado REG08 [3] será alta.
Figura 13 muestra la respuesta DPM con / 1.2-A adaptador, la batería 5-V 3.2-V, corriente de 2,0-A de carga y ajuste de la tensión mínima del sistema
3,4-V.
voltaje
VBUS
5V
SYS
3.6V
3.4V
MURCIÉLAGO
3.2V
3.18V
Corriente
3A
ICHG
2.3A
2.0A
ISYS
1.5A IIN
1.0A
0.5A
-0.7A
DPM DPM
Suplemento
Cuando la tensión del sistema cae por debajo del voltaje de la batería, la BATFET se enciende y la puerta BATFET se regula la unidad de puerta de BATFET
de modo que el mínimo BATFET V DS se queda en 30 mV cuando la corriente es baja. Esto evita la oscilación de entrar y salir del modo de complemento.
Como la descarga aumenta la corriente, la puerta BATFET se regula con un voltaje más alto para reducir R DSON hasta que el BATFET está en plena
conducción. En este punto en adelante, el BATFET V DS aumenta linealmente con la corriente de descarga. Figura 14 muestra la curva VI de la operación de
regulación puerta BATFET. BATFET se apaga para salir del modo de complemento cuando la batería está por debajo del umbral de agotamiento de la
batería.
3.0
2.5
2.0
CURRENT (A)
1.5
1.0
0.5
0
0 10 20 30 40 50 60 70 80
V (BAT-SYS) (mV)
El dispositivo se carga 1-pilas Li-Ion con hasta 3-A de corriente de carga para la batería de tabletas de alta capacidad. El 24-m Ω
BATFET mejora la eficiencia de carga y minimiza la caída de tensión durante la descarga.
Con carga de baterías habilitado en POR (REG01 [5: 4] = 01), el dispositivo cargador de completar un ciclo de carga sin la participación de host. Los parámetros
por defecto de carga de dispositivos se encuentran en la siguiente tabla.
Un nuevo ciclo de carga comienza cuando las siguientes condiciones son válidas:
• carga de la batería está activado por I 2 bit C registro (REG01 [5: 4]) = 01 y CE es baja
• No falla en el termistor en el TS
El dispositivo cargador termina automáticamente el ciclo de carga cuando la corriente de carga está por debajo del umbral de terminación y tensión de
carga es superior al umbral de recarga. Cuando un voltaje total de la batería se descargue por debajo de recarga thre sh viejo (REG04 [0]), el dispositivo se
inicia automáticamente otro ciclo de carga. Después de la carga hecho, ya sea alternar pin CE o REG01 [5: 4] iniciará un nuevo ciclo de carga.
La salida STAT indica el estado de carga de la carga (BAJO), ha desactivado la carga completa o cargo (ALTO) o falla (parpadeo) de carga. El registro
de estado REG08 [5: 4] indica las diferentes fases de carga: 00 de carga de desactivar, 01-de precarga, carga 10-rápida (corriente constante) y el modo
de voltaje constante, 11 de carga de hecho. Una vez que un ciclo de carga se ha completado, un INT se afirma notificar al anfitrión.
El anfitrión siempre puede controlar la operación de carga y optimizar los parámetros de carga por escrito a través de los registros I 2 DO.
El dispositivo de carga la batería en tres fases: preacondicionamiento constante tensión, corriente y constante. Al comienzo de un ciclo de carga, el
dispositivo comprueba el voltaje de la batería y se aplica corriente.
V MURCIÉLAGO ≥ V BATLOWV
REG02 [7: 2] 2048 mA 10
(V Típica MURCIÉLAGO ≥ 3 V)
Si el dispositivo cargador está en la regulación DPM o regulación térmica durante la carga, la corriente de carga real será menor que el valor programado. En este
caso, la terminación está temporalmente desactivado y el temporizador de seguridad de carga se cuenta a la mitad de la frecuencia de reloj.
La regulación de voltaje
(3.5V - 4.4V)
Voltaje de la batería
Corriente de carga rápida
(500mA-3008mA)
Corriente de carga
V BAT_SHORT ( 2V)
yo PRECARGA ( 128mA-2048mA)
yo TERMINACIÓN ( 128mA-2048mA)
yo BATSHORT ( 100mA)
temporizador de seguridad
El dispositivo cargador proporciona una única entrada de termistor para el monitor de temperatura de la batería.
El dispositivo vigila continuamente la temperatura de la batería mediante la medición de la tensión entre el pasador de TS y tierra, determinada típicamente por un
coeficiente de temperatura del termistor negativo y un divisor de tensión externa. El dispositivo compara esta tensión contra sus umbrales internas para determinar
si se permite que la carga o impulso. Para iniciar un ciclo de carga, la temperatura de la batería debe estar dentro de la V LTF a V HTF umbrales. Durante el ciclo de
carga la temperatura de la batería debe estar dentro de la V LTF a V TCO umbrales, de lo contrario el dispositivo suspende la carga y espera hasta que la temperatura
de la batería está dentro de la V LTF a V HTF distancia.
Para la protección de la batería durante el modo de impulso, el dispositivo monitoriza la temperatura de la batería para estar dentro del VBCOLDx a umbrales VBHOTx menos
que la temperatura modo de impulso se desactiva mediante el establecimiento de los bits BHOT (REG06 [3: 2]) a 11. Cuando la temperatura está fuera de los umbrales de
temperatura , el modo de impulso se suspende y REG08 [7: 6] bits de (VBUS_STAT) se establecen a 00. Una vez que los rendimientos de temperatura dentro de los umbrales, el
modo de impulso se recupera.
REGN
bq24296M RT1
TS
RTH
RT2
103AT
Cuando se produce el fallo TS, el fallo registro REG09 [2: 0] indica la situación real en cada pasador de TS y un INT se afirma al host. El
pasador de STAT indica el fallo cuando se suspende la carga.
V LTFH V LTFH
V HTF
V TCO
CARGA SUSPENDIDA
CARGA SUSPENDIDA
AGND AGND
Rango de temperatura de
Aumentar
impulsar Desactivar
VBCOLDx
(-10ºC / -20ºC)
impulsar Habilitar
VBHOTx
impulsar Desactivar
AGND V REGN
Suponiendo un termistor NTC 103AT se utiliza en el paquete de baterías Figura 17 , La RT1 valor y RT2 se pueden determinar mediante el uso de la
siguiente ecuación:
æ 1 1 ö
V REGN ' RTH FRÍO ' RTH '
CALIENTE do - ÷
V
mi LTF
V TCO ø
RT2 =
æV ö æV ö
REGN REGN
RTH '
CALIENTE do - 1 ÷RTH
- FRÍO ' do - 1÷
mi
V TCO ø mi
V LTF ø
V REGN
- 1
V LTF
RT1 =
1 1
+
RT2 RTH FRÍO (1)
RT1 = 5,25 k Ω
RT2 = 31,23 k Ω
El dispositivo termina un ciclo de carga cuando el voltaje de la batería es superior al umbral de recarga, y la corriente está por debajo de la corriente de terminación.
Después de que el ciclo de carga está completa, el BATFET se apaga. El convertidor sigue funcionando para alimentar el sistema, y BATFET puede volver a encender
para activar el modo de suplemento. Cuando se produce la terminación, el registro de estado REG08 [5: 4] es de 11, y un INT se afirma que el anfitrión. Terminación está
temporalmente desactivado si el dispositivo cargador está en la corriente de entrada / regulación de la tensión o la regulación térmica. La terminación puede ser
desactivado escribiendo 0 a REG05 [7].
Cuando REG02 [0] es ALTA para reducir la corriente de carga en un 80%, la corriente de carga podría ser menor que la corriente de terminación. Los terminati
dispositivo cargador en función debe ser desactivada. Cuando la batería se carga a plenamente la capacidad, el anfitrión desactiva la carga a través del pasador
CE o REG01 [5: 4].
El dispositivo tiene temporizador de seguridad para evitar ciclo de carga extendida debido a las condiciones anormales de la batería. El temporizador de seguridad es de 4 horas cuando la
batería está por debajo del umbral de batlowv. El usuario puede programar el temporizador de seguridad de carga rápida (por defecto 12 horas) a través de I 2 C (REG05 [2: 1]). Cuando
expira el temporizador de seguridad, el fallo registro REG09 [5: 4] va 11 y un INT se afirma que el anfitrión. La función de temporizador de seguridad puede desactivarse a través de I 2 C
(REG05 [3]). La raíz de una CTI ons reiniciar el temporizador de seguridad después de que expire el temporizador de seguridad:
Durante la tensión de entrada / regulación de corriente, la regulación térmica, o poco FORCE_20PCT (REG02 [0]) se establece, el recuento de temporizador de seguridad en
la velocidad del reloj media desde es probable que sea por debajo del ajuste de registro la corriente de carga real. Por ejemplo, si el cargador está en la entrada actual
regulación (IINDPM) a lo largo de todo el ciclo de carga y el tiempo de seguridad se establece en 5 horas, el temporizador de seguridad expirará en 10 horas. Esta
característica se puede desactivar escribiendo 0 a [6] REG07.
Cuando el valor de temporizador de seguridad que hay que cambiar, se recomienda que el temporizador se desactiva antes de la nueva configuración se escribe en REG05 [2: 1].
El temporizador de seguridad puede ser desactivar escribiendo 1 a REG05 [3]. Esto asegura que el conteo de reinicio del temporizador de seguridad después de configurar el
nuevo valor.
El tiempo total de carga en el modo por defecto de la fuente USB100mA está limitado por un contador de tiempo máximo de 45 min. Al final del temporizador, el dispositivo se
detiene el convertidor y se va a HIZ.
En bq24296M, PG pasa a BAJO para indicar una buena fuente de entrada cuando:
El dispositivo indica el estado de carga sobre el pasador de STAT drenaje abierto. El pasador de STAT puede conducir LED como muestra el diagrama de la aplicación.
En algunas aplicaciones, el anfitrión no siempre controlan el funcionamiento del cargador. El INT notifica al sistema en el funcionamiento del dispositivo. Los
siguientes eventos generarán a-mu s 256 INT pulso.
fuente / adaptador 1. USB identificado (a través de la detección de PSEL y el pasador OTG)
- no en el sueño
Durante los primeros cuatro eventos, siempre se genera impulsos INT. Para el último evento, cuando se produce un fallo, el dispositivo cargador envía INT y
retiene el estado de fallo en REG09 hasta que el anfitrión lee el registro de fallos. Si existe un fallo anterior, el dispositivo de cargador no enviaría cualquier INT
sobre nuevos fallos excepto culpa NTC (REG09 [2: 0]). La culpa NTC no está cerrada y siempre informa de las condiciones actuales del termistor. Para leer el
estado de fallo de corriente, el anfitrión tiene que leer REG09 dos veces consecutivas. el 1 S t lee el estado del registro de fallos desde la última lectura y el 2 Dakota
del Norte lee el estado de falla del registro actual.
8.3.5 Protecciones
Para un funcionamiento seguro, el dispositivo tiene un pin de hardware adicional en ILIM para limitar la corriente máxima de entrada en el pin ILIM. La corriente máxima de entrada
se ajusta mediante una resistencia de pin ILIM a tierra como:
1V I
INMAX = ' KR
LIM
ILIM (2)
El límite de corriente de entrada real es el valor menor entre el ajuste de ILIM y registro de ajuste (REG00 [2: 0]). Por ejemplo, si el ajuste de registro es 111 para, y
ILIM tiene un 316- Ω resistencia a tierra para 1,5 A, el límite de corriente de entrada es 1,5 A. pin ILIM se puede utilizar para establecer el límite de corriente de
entrada en lugar de los valores de los registros. El dispositivo regula pin ILIM a 1 V. Si el voltaje ILIM sea superior a 1 V, el dispositivo entra en la entrada de
regulación de corriente (Consulte Gestión dinámica de la energía Path sección).
El voltaje en el pin ILIM es proporcional a la corriente de entrada. ILIM pasador puede ser usado para monitorear la siguiente corriente de entrada La ecuación 3 :
VI ILIM
= ' yo
EN 1V INMAX
(3)
Por ejemplo, si ILIM pin establece 2 A, y la tensión de ILIM es 0,75 V, la entrada real actual 1,5 A. Si ILIM pin está abierto, la corriente de entrada se limita a cero, ya
que la tensión ILIM flota por encima de 1 V. Si ILIM pin es resumen, el límite de corriente de entrada se establece por el registro.
Durante la operación de carga, el dispositivo monitoriza la temperatura de la unión T interna J para evitar sobrecalentamiento del chip y limita la temperatura de
la superficie IC. Cuando la temperatura de la unión interna excede el límite preestablecido (REG06 [1: 0]), el dispositivo reduce abajo de la corriente de carga.
La amplia gama de regulación térmica de 60 ° C a 120 ° C permite al usuario optimizar el rendimiento térmico del sistema.
Durante la regulación térmica, la corriente de carga real es por lo general por debajo de la corriente de carga de la batería programada. Por lo tanto, la terminación está desactivada,
el temporizador de seguridad funciona a la mitad la velocidad del reloj, y el estado de registro REG08 [1] pasa a nivel alto.
Además, el dispositivo tiene apagado térmico para apagar el convertidor. El fallo registro REG09 [5: 4] es 10 y un INT se afirma al host.
El dispositivo vigila de cerca la tensión de entrada y el sistema, así como corriente HSFET para el funcionamiento en modo buck seguro.
La tensión máxima de entrada para la operación en modo buck es V VBUS_OP. Si la tensión VBUS supera V ACOV, el dispositivo deja de conmutación
inmediatamente. Durante la entrada de sobre voltaje (ACOV), la falla registro REG09 [5: 4] se establece en 01. Un INT se afirma al host.
El dispositivo cargador fija el voltaje del sistema durante transitorios de carga de modo que los componentes se conectan al sistema no sería dañado debido
a la alta tensión. Cuando se detecta SYSOVP, el convertidor se detiene inmediatamente para sujetar el sobreimpulso.
El dispositivo cargador sigue de cerca la tensión VBUS, así como la corriente LSFET para garantizar un funcionamiento en modo de elevación segura.
El dispositivo cargador sigue de cerca la RBFET (Q1) y LSFET (Q3) actual para garantizar un funcionamiento en modo de elevación segura. Durante condición
de exceso de corriente, el dispositivo funcionará en modo hipo para la protección. Mientras que en el ciclo de modo hipo, el dispositivo se apaga RBFET para t OTG_OCP_OFF
( 32 ms típico) y se convierte en RBFET para t OTG_OCP_ON
(260 nos típica) en un intento de reiniciar. Si se elimina la condición de exceso de corriente, el convertidor de refuerzo mantendrá la RBFET en estado y la salida VBUS
OTG operará normalmente. Cuando la sobreintensidad de corriente condición sigue existiendo, el dispositivo repetirá el ciclo de hipo hasta que se elimina la
sobreintensidad de corriente condición. Cuando se detecta la sobreintensidad de corriente condición, el BOOST_FAULT bit de registro de fallo (REG09 [6]) se establece
alta para indicar fallo en el funcionamiento de impulso. Un INT se afirma que el anfitrión.
Cuando un adaptador se conecta durante el modo de impulso, la tensión VBUS se elevará por encima del objetivo regulación. Una vez que la tensión VBUS supera V OTG_OVP,
el dispositivo deja de conmutación y las salidas de dispositivo en modo impulso. Durante la sobretensión, la BOOST_FAULT bit de registro de fallo (REG09 [6]) se
establece alta para indicar fallo en el funcionamiento de impulso. Un INT se afirma que el anfitrión.
El límite de la batería sobre-tensión se fija en V BAT_OVP ( 4% nominal) por encima de la tensión de regulación de la batería. Cuando se produce la batería sobre
la tensión, el dispositivo cargador desactiva inmediatamente cargo. El fallo registro REG09 [3] pasa a nivel alto y un INT se afirma al host.
Si el voltaje de la batería cae por debajo de V corto ( 2V típico), el dispositivo se apaga inmediatamente BATFET para desactivar la carga de la batería o el modo
de suplemento. 1 ms tarde, el BATFET se enciende y cargar la batería con corriente de 100 mA. El dispositivo no se enciende BATFET para descargar una
batería que está por debajo de 2,5 V.
El dispositivo es un dispositivo controlado anfitrión, pero puede operar en modo por defecto sin gestión host. En el modo por defecto, el dispositivo puede ser utilizado como
un cargador autónomo sin host o con el anfitrión en el sueño. Cuando el cargador está en el modo por defecto, REG09 [7] es ALTA. Cuando el cargador está en modo de
anfitrión, REG09 [7] es bajo. Después de power-on-reset, el dispositivo se inicia en el estado de la expiración del temporizador de vigilancia, o el modo por defecto. Todos los
registros están en la configuración predeterminada. El dispositivo mantiene cargar la batería por defecto con temporizador de seguridad de carga rápida de 12 horas. Al final
de las 12 horas, la carga se detiene y el convertidor reductor continúa funcionando para suministrar la carga del sistema.
Cualquier comando de escritura al dispositivo transición del dispositivo desde el modo por defecto a modo de host. Todos los parámetros del dispositivo pueden ser programados por el
anfitrión. Para mantener el dispositivo en modo de host, el host tiene que restablecer el temporizador de vigilancia escribiendo 1 a REG01 [6] antes de que expire el temporizador de
vigilancia (REG05 [5: 4]), o desactivar temporizador de vigilancia mediante el establecimiento de REG05 [5: 4] = 00.
Cuando la configuración del temporizador cambios anfitrionas watchdog (REG05 [5: 4]), se recomienda primero watchdog desactivar escribiendo 00 a REG05 [5: 4] y luego
cambiar el organismo de control a los nuevos valores de temporizador. Esto asegura que el temporizador de vigilancia se reinicia después de nuevo valor se escribe.
POR
temporizador de vigilancia expiró
Restablecer registros
activos interfaz I2C
Y Modo de acogida
I2C escribir? Iniciar temporizador watchdog organización
de programas de registros
norte
norte Y norte
I2C escribir?
Y norte
Temporizador de vigilancia
¿Muerto?
Cuando se detecta la fuente de entrada como anfitrión 100mA USB, y el voltaje de la batería es superior al umbral batgood (V BATGD), el dispositivo cargador entra en
estado de HIZ para cumplir el requisito de especificaciones de carga de la batería. Si el dispositivo cargador está en modo de host, permanecerá en el estado de HIZ
incluso después de retirar la fuente USB100mA, y el adaptador se conecta en. Durante el estado HIZ, REG00 [7] se ajusta ALTO y la carga del sistema se suministra
desde la batería. Se recomienda que el anfitrión procesador siempre comprueba si el cargador IC está en estado HIZ cuando se despierta. El anfitrión puede escribir
REG00 [7] a 0 para salir del estado HIZ.
Si el cargador está en el modo por defecto, cuando se retira la fuente de corriente continua, el dispositivo cargador llegar fuera del estado HIZ automáticamente. Cuando la
fuente de entrada se conecta de nuevo, el cargador IC ejecuta la detección de la fuente de entrada y actualizar el límite de corriente de entrada.
El tiempo total de carga en el modo por defecto de la fuente USB100mA está limitado por un contador de tiempo máximo de 45 min. Al final del temporizador, el dispositivo se
detiene el convertidor y se va a HIZ.
8.5 Programación
El dispositivo utiliza I 2 interfaz compatible C para programación de los parámetros de carga flexible y la presentación de informes de estado del dispositivo instantáneo. yo 2 C
es un bi-direccional interfaz en serie de 2 hilos desarrollado por Philips Semiconductor (ahora NXP Semiconductors). Sólo se requieren dos líneas de bus: una línea serie
de datos (SDA) y una línea de reloj en serie (SCL). Los dispositivos pueden ser considerados como maestros o esclavos al realizar transferencias de datos. Un maestro
es el dispositivo que inicia una transferencia de datos en el bus y genera las señales de reloj para permitir que la transferencia. En ese momento, se dirigió a cualquier
dispositivo que se considera un esclavo.
El dispositivo funciona como un dispositivo esclavo con la dirección 6BH, recibir entradas de control desde el dispositivo maestro como micro controlador o un
procesador de señal digital. el I 2 interfaz de C soporta tanto el modo estándar (hasta 100 kbits), y el modo rápido (hasta 400 kbits).
Tanto SDA y SCL son líneas bidireccionales, la conexión a la tensión de alimentación positiva a través de una fuente de corriente o de accionamiento por tracción hasta resistor.
Cuando el bus está libre, ambas líneas son altos. Los pines SDA y SCL son drenaje abierto.
Los datos de la línea SDA deben ser estables durante el período de alto del reloj. El estado alto o bajo de la línea de datos sólo se puede cambiar
cuando la señal de reloj en la línea SCL es bajo. Un pulso de reloj se genera para cada bit de datos transferido.
SDA
SCL
permitió
Todas las transacciones comienzan con un START (S) y pueden ser terminados por un tope (P). A ALTO a BAJO transición en la línea SDA mientras SCl
es ALTA define una condición START. A BAJO a ALTO transición en la línea SDA cuando el SCL es ALTA define una condición STOP.
condiciones de inicio y parada siempre se generan por el maestro. El autobús se considera ocupado después de la condición de arranque, y libre después de que
el estado de STOP.
Programación (continuación)
SDA SDA
SCL SCL
Cada byte en la línea SDA debe ser de 8 bits de longitud. El número de bytes a transmitir por transferencia es ilimitada. Cada byte tiene que ser seguido
por un bit de reconocimiento. Los datos se transfieren con el bit más significativo (MSB) en primer lugar. Si un esclavo no puede recibir o transmitir otro byte
completo de datos hasta que se haya realizado alguna otra función, que puede contener la línea de reloj SCL baja para obligar al capitán en un estado de
espera (reloj de estiramiento). La transferencia de datos continúa cuando el esclavo está listo para otro byte de datos y suelte la línea de reloj SCL.
MSB
SDA
SCL Sr 1 2 7 8 9 1 2 8 9 Sr
START S o START P o
repetida ACK ACK repetida
START o STOP o
El acuse de recibo se lleva a cabo después de cada byte. El bit de reconocimiento permite que el receptor de la señal del transmisor que el byte fue
recibido con éxito y otro byte puede ser enviado. Todos los pulsos de reloj, incluyendo el reconocimiento 9 º pulso de reloj, son generadas por el
maestro.
El transmisor libera la línea SDA durante el pulso de reloj reconocer que el receptor pueda tirar de la línea SDA baja y sigue siendo baja
estable durante el período alto de este pulso de reloj.
Cuando SDA se mantiene alta durante el noveno pulso de reloj, esto es el no reconoce la señal. Entonces el maestro puede generar o bien un STOP para abortar la
transferencia o un comienzo repetida a iniciar una nueva transferencia.
Tras la salida, se envía una dirección de esclavo. Esta dirección es de 7 bits de largo, seguido por el octavo bit como una dirección de datos de bits (bit R / W).
Un cero indica una transmisión (WRITE) y un uno indica una petición de datos (leer).
SCL SDA
S 1-7 8 9 1-7 8 9 1-7 8 9 PAG
Programación (continuación)
1 7 1 1 8 8 1
Dirección del esclavo S 0 ACK Reg Dir ACK 1 Dir datos ACK 1 PAG
1 7 1 1 8 1 7 1
Dirección del esclavo S 0 ACK Reg Dir ACK 1 S Dirección del esclavo 1 ACK 1
8 1 1
Si no se define la dirección del registro, el cargador IC enviar de vuelta NACK y volver al estado de reposo.
El dispositivo cargador es compatible con multi-leer y escribir en múltiples REG00 REG08 a través.
1 7 1 1 8
8 1 8 8 1
Dirección del esclavo ACK Los datos a Addr + 1 ACK 1 Los datos a Addr + 1 ACK 1 P
1 7 1 1 8 1 7 1 1
Dirección del esclavo S 0 ACK Reg Dir ACK 1 Dirección del esclavo S ACK 1
8 1 8 8 1
El registro REG09 fallo bloquea el fallo anterior y sólo borra después se lee el registro. Por ejemplo, si se produce un fallo de expiración del temporizador
de seguridad de carga, pero se recupera después, la culpa registro REG09 informa del fallo cuando se lee la primera vez, pero vuelve a la normalidad
cuando se lee la segunda vez. Para verificar fallos en tiempo real, el registro REG09 culpa debe ser leído dos veces para obtener la condición real.
Además, el registro REG09 culpa no admite o multi-escritura-lectura múltiple.
REG09 es un registro de fallos. Mantiene toda la información del fallo de la última lectura hasta que el anfitrión emite una nueva lectura. Por ejemplo, si hay un
fallo TS, pero se recuperó de inmediato, el anfitrión todavía ve culpa TS durante la primera lectura. Con el fin de obtener la información de fallos en la actualidad,
el anfitrión tiene que leer REG09 por segunda vez. REG09 no soporta multi-lectura y de escritura múltiple.
8.6.1 I 2 C Registros
Dirección: 6BH. apoyo REG00-07 leer y escribir. REG08-0A son de sólo lectura.
7 6 5 4 3 2 1 0
EN_HIZ VINDPM [3] VINDPM [2] VINDPM [1] VINDPM [0] IINLIM [2] IINLIM [1] IINLIM [0]
6 VINDPM [3] R/W 0 640 mV Offset 3,88 V, Distancia: 3,88 V - 5,08 V por defecto:
4.36 V (0110)
Bit 5 VINDPM [2] R/W 1 320 mV
De entrada de límite de corriente (entrada real límite actual es el más bajo de lo 2 C y ILIM) Bit 2
IINLIM [2] R/W X 000 - 100 mA 001 - 150 mA, 010 - 500 mA, 011 a PSEL = Mín: 3 A (111) PSEL = Máx: 100 mA (000) (OTG
900 mA, 100 - 1 A, 101 - 1.5 A, 110 - 2 A, 111 - 3A pin = Lo) o 500 mA (pin OTG = Hi)
El bit 1 IINLIM [1] R/W X
7 6 5 4 3 2 1 0
yo 2 C Watchdog Timer
Registro Restablecer OTG_CONFIG CHG_CONFIG SYS_MIN [2] SYS_MIN [1] SYS_MIN [0] BOOST_LIM
Restablecer
El bit 7 Registro de reposición R / W 0 0 - Mantener valores del registro actual, 1 - Por defecto: Mantener valores del registro actual (0) Nota: registros
El bit 6 yo 2 C Watchdog Timer R/W 0 0 - Normal; 1 - Reset Por defecto: Normal (0) Nota: Me consecutiva 2 reajuste
Restablecer temporizador de vigilancia C requiere mínimo retraso de 20
mu s
OTG_CONFIG R / W 0 0 - OTG Desactivar; 1 - Habilitar OTG Por defecto: desactivado OTG (0) Nota:
OTG_CONFIG cargaría Habilitar de anulación en
función CHG_CONFIG
bit 4 CHG_CONFIG R / W 1 0- Charge Disable; 1- Charge Habilitar Por defecto: carga de la batería (1)
SYS_MIN [2] R/W 1 0,4 V Desplazamiento: 3,0 V, 3,0 V Rango - 3,7 V por
defecto: 3,5 V (101)
Bit 2 SYS_MIN [1] R/W 0 0,2 V
8.6.1.3 Control de Corriente de carga Registro REG02 [reinicio = 01,1 millones, o 60]
7 6 5 4 3 2 1 0
ICHG [5] ICHG [4] ICHG [3] ICHG [2] ICHG [1] ICHG [0] BCOLD FORCE_20PCT
R/W R/W R/W R/W R/W R/W R/W R/W
El bit 1 BCOLD R/W 0 Establecer modo de voltaje de umbral monitor de Por defecto: V bcold0 ( 0)
temperatura Boost para desactivar el modo de refuerzo 0
- V bcold0 ( Typ. 76% de REGN o -10 ° C w / 103AT
termistor) 1 - V bcold1 ( Typ. 79% de REGN o -20 ° C w /
103AT termistor)
El bit 0 FORCE_20PCT R / W 0 0 - ICHG como corriente de carga rápida (REG02 Por defecto: ICHG como corriente de carga rápida
[7: 2]) y IPRECH como Pre- Corriente de carga (REG02 [7: 2]) y IPRECH como Pre-Corriente de
(REG03 [7: 4]) programada carga (REG03 [7: 4]) programada (0)
8.6.1.4 Pre-Carga / Terminación actual Registro de Control REG03 [reset = 00010001, o 0x11]
7 6 5 4 3 2 1 0
IPRECHG [3] IPRECHG [2] IPRECHG [1] IPRECHG [0] Reservado DE ITERM [2] DE ITERM [1] DE ITERM [0]
Tabla 9. Pre-Carga / Termi nación de control actual Registro REG03 Campo Descripción
7 IPRECHG [3] R/W 0 0000: 128 mA; 0001: 128 mA; 0010: 256 mA; Desplazamiento: 128 mA, Distancia: 128
0011: 384 mA 0100: 512 mA; 0101: 768 mA; mA - 2048 mA por defecto: 128 mA (0001)
El bit 6 IPRECHG [2] R/W 0
0110: 896 mA; 0111: 1024 mA 1000: 1152
bit 5 IPRECHG [1] R/W 0 mA; 1001: 1280 mA; 1010: 1408 mA; 1011:
bit 4 IPRECHG [0] R/W 1 1536 mA 1100: 1664 mA; 1101: 1792 mA;
1110: 1920 mA; 1111: 2048 mA
7 6 5 4 3 2 1 0
VREG [5] VREG [4] VREG [3] VREG [2] VREG [1] VREG [0] BATLOWV VRECHG
R/W R/W R/W R/W R/W R/W R/W R/W
El bit 1 BATLOWV R/W 1 0 a 2,8 V de 1 - 3,0 V Por defecto: 3,0 V (1) (pre-carga a carga rápida)
8.6.1.6 cargo de terminación / Timer Registro de Control REG05 [reset = 10011100, o 0x9C]
7 6 5 4 3 2 1 0
EN_TERM Reservado ORGANISMO DE VIGILANCIA [1] ORGANISMO DE VIGILANCIA [0] EN_TIMER CHG_TIMER [1] CHG_TIMER [0] Reservado
Tabla 11. Charge termin ación / Timer Registro de Control REG05 Campo Descripción
Bit 2 CHG_TIMER [1] R / W 1 00 - 5 horas, 01 - 8 h, 10 - 12 hrs, 11 - 20 Por defecto: 12 horas (10) (Ver Carga de temporizador de
hrs seguridad para detalles)
El bit 1 CHG_TIMER [0] R / W 0
8.6.1.7 Boost de tensión / regulación termal Registro de Control REG06 [reset = 01110011, o 0x73]
Figura 34. Impulso de tensión / térmica Formato Reglamento de control Registro REG06
7 6 5 4 3 2 1 0
BOOSTV [3] BOOSTV [2] BOOSTV [1] BOOSTV [0] BHOT [1] BHOT [0] TREG [1] TREG [0]
Tabla de voltaje 12. Boost /Térmico Reglamento de control Registro REG06 Campo Descripción
bit 3 BHOT [1] R/W 0 Configurar el modo de refuerzo tensión umbral monitor de Por defecto: V bhot1 ( 00) Nota: Para BHOT [1: 0] =
temperatura para desactivar el modo de refuerzo 11, modo de impulso opera sin monitor de
bit 2 BHOT [0] R/W 0
temperatura y la NTC_FAULT se genera en base a
Voltaje para desactivar el modo de impulso 00 - V bhot1 límite
V bhot1 ( 33% de REGN o 55 ° C w / 103AT
termistor) 01 - V bhot0 ( 36% de REGN o 60 ° C w
/ 103AT termistor) 10 - V bhot2 ( 30% de REGN o
65 ° C w / 103AT termistor) 11 - protección
térmica modo de impulso Desactivar.
7 6 5 4 3 2 1 0
DPDM_EN TMR2X_EN BATFET_Disable Reservado Reservado Reservado INT_MASK [1] INT_MASK [0]
R/W R/W R/W R/W R/W R/W R/W R/W
7 DPDM_EN R/W 0 0 - No en la detección de la fuerza; 1 - detección de la Por defecto: No en la detección de la fuerza (0), Volver a 0 después de la
fuerza cuando la alimentación VBUS es presencia detección completa
TMR2X_EN R/W 1 0 - Temporizador de seguridad no frenado por 2X Por defecto: Temporizador de seguridad frenado por 2X (1)
durante DPM entrada o la regulación térmica, 1 -
Temporizador de seguridad frenado por 2X durante
DPM entrada o regulación térmica
Bit 5 BATFET_Disable R / W 0 0 - Deje BATFET (Q4) se enciende, 1 - Por defecto: Permitir BATFET turno (Q4) en (0)
Apague BATFET (Q4)
El bit 1 INT_MASK [1] R/W 1 0 - No se INT durante CHRG_FAULT, 1 - INT Por defecto: INT en CHRG_FAULT (1)
en CHRG_FAULT
El bit 0 INT_MASK [0] R/W 1 0 - No se INT durante BAT_FAULT, 1 - INT Por defecto: INT en BAT_FAULT (1)
en BAT_FAULT
7 6 5 4 3 2 1 0
VBUS_STAT [1] VBUS_STAT [0] CHRG_STAT [1] CHRG_STAT [0] DPM_STAT PG_STAT THERM_STAT VSYS_STAT
R R R R R R R R
LEYENDA: R = Sólo lectura
Bit 7 VBUS_STAT [1] R 00 - Desconocido (sin entrada, o la detección DPDM incompleta), 01 - host USB, 10 - adaptador de puerto, 11 - OTG
Bit 5 CHRG_STAT [1] R 00 - No está cargando, 01 - Pre-carga (<V BATLOWV), 10 - Carga rápida, 11 - Tasa de terminación Done
El bit 0 VSYS_STAT R 0 - no en regulación VSYSMIN (BAT> VSYSMIN), 1 - En la regulación VSYSMIN (BAT <VSYSMIN)
7 6 5 4 3 2 1 0
PERRO GUARDIÁN
OTG_FAULT CHRG_FAULT [1] CHRG_FAULT [0] BAT_FAULT Reservados NTC_FAULT [1] NTC_FAULT [0]
_CULPA
R R R R R R R R
LEYENDA: R = Sólo lectura
Tabla 15. Descripción Nueva Falla Registro REG09 Campo ( 1) (2) (3)
El bit 6 OTG_FAULT R 0 - Normal, 1 - VBUS sobrecargado de OTG, o VBUS OVP, o la batería es demasiado baja (cualquier condición que no se
puede iniciar la función boost)
Bit 5 CHRG_FAULT [1] R 00 - Normal, 01 - Error de entrada (OVP o malo fuente), 10 - El apagado térmico, 11 - Carga temporizador
de caducidad
Bit 4 CHRG_FAULT [0] R
Bit 1 NTC_FAULT [1] R 0-normal 1-fría Nota: umbral de temperatura fría es diferente en función de dispositivo funciona en modo de reducción o aumento
El bit 0 NTC_FAULT [0] R 0-normal 1-caliente Nota: umbral de temperatura caliente es diferente en función de dispositivo funciona en modo de reducción o aumento
7 6 5 4 3 2 1 0
PN [2] PN [1] PN [0] Reservado Reservado Rev [2] Rev [1] Rev [0]
R R R R R R R R
LEYENDA: R = Sólo lectura
Tabla 16. Vender / artículo / Revisión Registro de Estado REG0A Campo Descripción
Bit 6 PN [1] R
Bit 5 PN [0] R
9 aplicación e implementación
NOTA
La información contenida en las secciones siguientes aplicaciones no es parte de la especificación de componentes de TI
y TI no garantiza su precisión o integridad. Los clientes de TI son responsables de determinar la idoneidad de los
componentes para sus propósitos. Los clientes deben validar y probar su aplicación de diseño para confirmar la
funcionalidad del sistema.
Una aplicación típica consiste en el dispositivo configurado como un I 2 C dispositivo de gestión de ruta de alimentación y una Li-Ion cargador de batería sola célula
para sola célula baterías de Li-polímero Li-Ion y utilizado en una amplia gama de tabletas y otros dispositivos portátiles controlada. Se integra una entrada inversa de
bloqueo de FET (RBFET, Q1), del lado de alta de conmutación FET (HSFET, Q2), del lado de baja de conmutación FET (LSFET, Q3) y BATFET (Q4) entre el
sistema y la batería. El dispositivo también integra un diodo de arranque para el accionamiento de puerta del lado de alta.
2.2k W
SYS
VREF PG
STAT
MURCIÉLAGO
10k W
10μF
10k W 10k W 4.2V
SDA QON Opcional
PHY
SCL
REGN
INT
OTG 5.25k W
CE TS
31.23k W 10k W
anfitrión PSEL
Charge habilitar (0 ° C - 45 ° C)
Parche térmico
Figura 39. bq24296 con PSEL de PHY, de carga de SDP / DCP, y BATFET Opcional Habilitar
Interfaz
El dispositivo tiene una frecuencia de conmutación para permitir el uso de pequeños valores de bobina y el condensador de 1,5 MHz. La corriente de saturación del inductor
debe ser mayor que la corriente de carga (I CHG) más la mitad de la ondulación de la corriente (I ONDA):
yo
SAB
³ yo
CHG + ( 1/2 I ) ONDA (4)
La corriente del inductor ondulación depende de la tensión de entrada (VBUS), ciclo de trabajo (D = V MURCIÉLAGO/ V VBUS), frecuencia (fs) y la inductancia (L) de conmutación:
VD
EN
(1
'' -D)
=I
ONDA
| 's L (5)
La corriente máxima inductor ondulación ocurre con D = 0,5 o cerca de 0,5. Por lo general, la ondulación del inductor está diseñado en el intervalo de (20 - 40%) máxima
corriente de carga como una solución de compromiso entre el tamaño del inductor y la eficiencia para un diseño práctico.
condensador de entrada debe tener suficiente capacidad de corriente de rizado para absorber el cambio de entrada corriente de rizado. El peor caso RMS corriente de rizado
es la mitad de la corriente de carga cuando el ciclo de trabajo es de 0,5. Si el convertidor no funciona en el ciclo de trabajo del 50%, entonces el peor caso de condensadores
RMS corriente I CIN se produce cuando el ciclo de trabajo es cercana a 50% y se puede estimar mediante la siguiente ecuación:
yo = yo
CIN CHG ' D (1
'- D) (6)
Para un mejor rendimiento, VBUS se debe desacoplar a PGnd con 1- μ F de capacitancia. El condensador de entrada restante debe ser lugar en PMID.
se prefiere condensador cerámico ESR bajo tal como X7R o X5R para la entrada de condensador de desacoplamiento y debe ser colocado para el drenaje de la
alta MOSFET lado y la fuente del MOSFET lado de baja lo más cerca posible. Tensión nominal del condensador debe ser mayor que un nivel normal de tensión
de entrada. Puntuación o superior 25-V condensador se prefiere para la tensión de entrada 15-V. 22- μ F capacitancia se sugiere para típico de 3-A a 4-A de
corriente de carga.
condensador de salida también debe tener suficiente capacidad de corriente de rizado para absorber la salida de conmutación corriente de rizado. El condensador de salida RMS de
corriente I COUT es dado:
II ONDULACI
COUT
= » 0.29 I ' ONDA
23
' (7)
æ o
V FUERA V FUERA
= VDO C1 - ÷
2 do
8LC s| è V EN ÷
ø (8)
En cierta frecuencia de entrada de tensión / salida y la conmutación, el rizado de tensión se puede reducir mediante el aumento de la LC filtro de salida.
El dispositivo cargador tiene compensador de bucle interno. Para obtener una buena estabilidad del bucle, la frecuencia resonante del inductor de salida y
condensador de salida debe ser diseñado entre 15 kHz y 36 kHz. El condensador cerámico preferido es 6 V o superior calificación, X7R o X5R.
/ div
VBUS 5V
REGN 5V CE 2V
/ div / div
/ div
SYS 2V SW 5V
/ div
IVBUS 100
2V / div
mA / div IBAT 1A
/ div
100 ms / div 200 smetro
/ div
STAT 2V
/ div
CE 5V
/ div
IL 1A /
SW 5V
/ div
IBAT 1A SW 2V
/ div / div
4 metro
s / div 400ns / div
Figura 42. Carga Disable Figura 43. PWM de conmutación en el modo de Buck
div
div
500 mV /
100 mV /
SYS3p5
SYS3p7
/ div 2A / div
IL 1A / IVBUS 2A
4 metro
s / div 2 ms / div
VBUS = 5 V, VBAT = 3,6 V, ICHG = 2,5 A VBUS = 5 V, IIN = 3 A, sin batería, la carga Disable
Figura 44. Cambio de la GFP en el modo de Buck Figura 45. Respuesta de entrada de corriente sin batería DPM
div
500 mV /
SYS3p8
div
ISYS 2A /
2A / div 2V / div
div SW
IL 1A /
/ div IBAT
IVBUS 2A
400ns / div
Figura 46. transitorias de la carga durante el modo de Suplemento La Figura Modo 47. Boost Switching
20 ms / div
200 mV / div
/ div VBUS
/ div IBAT 1A
IVBUS 1A
4 ms / div
VBAT = 3,8 V
A fin de proporcionar una tensión de salida en SYS, el bq24296M requiere una fuente de alimentación entre 3,9 V y 6,2 V de entrada con al menos 100 mA
nominal de corriente conectado a V AUTOBÚS; o, una sola célula de batería de Li-Ion con tensión> V BATUVLO conectado a BAT. La corriente nominal de origen
debe ser de al menos 3 A fin de que el convertidor reductor del cargador para proporcionar potencia de salida máxima a SYS.
11 Disposición
El ascenso y caída veces nodo de conmutación deben reducirse al mínimo para la pérdida de conmutación mínimo. el diseño adecuado de los componentes para minimizar alta
frecuencia bucle trayectoria de la corriente (ver Figura 49 ) Es importante para evitar que la radiación del campo eléctrico y magnético y problemas de resonancia de alta
frecuencia. Aquí está una lista de prioridades de diseño de PCB para la disposición adecuada. Diseño de PCB de acuerdo con esta orden específico es esencial.
1. Place condensador de entrada lo más cerca posible a PMID pasador y conexiones pin GND y utilizar más corta conexión traza de cobre o plano
GND.
2. Coloque la entrada del inductor pin a pin SW lo más cerca posible. Minimizar el área de cobre de esta traza inferior a la radiación del campo eléctrico y
magnético, pero que la traza lo suficientemente amplia como para soportar la corriente de carga. No utilice múltiples capas en paralelo para esta
conexión. Minimizar la capacidad parásita de esta zona a cualquier otro rastro o avión.
3. Ponga condensador de salida cerca de la bobina y el IC. Las conexiones a tierra deben ser atado al suelo IC con una conexión rastro corto
de cobre o plano GND.
4. Ruta tierra analógica por separado de tierra de la fuente. Conecte la tierra analógica y conectar a tierra de potencia por separado. Conectar tierra
analógica y tierra de la fuente juntos usando almohadilla térmica como el punto de conexión a tierra individual. O el uso de un 0 Ω resistencia a atar
tierra analógica a tierra de la fuente.
5. Uso de conexión a tierra única para atar tierra de la alimentación para el cargador de tierra analógica. Justo debajo de la IC. Utilice cobre de masa se vierte pero evite
pines de alimentación para reducir el ruido de acoplamiento inductivo y capacitivo.
6. condensadores de desacoplamiento deben colocarse al lado de los pines de integrados y hacen conexión traza lo más corto posible.
7. Es crítico que la almohadilla térmica expuesta en la parte trasera del paquete de IC ser soldada al suelo PCB. Asegúrese de que no son
suficientes vías térmicas directamente bajo la IC, que se conectan al plano de tierra en las otras capas.
8. La vía tamaño y el número debería ser suficiente para un trayecto de corriente dado.
Ver el diseño EVM para la colocación de componentes recomendada con el rastro ya través de lugares. Para obtener la información VQFN, consulte SCBA017
y SLUA271 .
do REGN do BTST
do PMID
R BTST
PGND
PGND Capa superior
L
C BUS
PIN1 VSYS
PGND
PGND PGND en
VBAT Capa superior
do MURCIÉLAGO
PGND PGND
Para recibir notificaciones de actualizaciones de la documentación, vaya a la carpeta del dispositivo en ti.com. En la esquina superior derecha, haga clic en Alertame
para registrarse y recibir un resumen semanal de otro producto que ha cambiado. Para cambiar los detalles, revisar el historial de revisiones incluidas en
ningún documento revisado.
Los siguientes enlaces se conectan a recursos de la comunidad de TI. contenidos enlazados se proporcionan "tal cual" por los respectivos colaboradores. No
constituyen especificaciones de TI y no representan necesariamente la posición de TI; ver TI de Términos de Uso .
TI Comunidad E2E ™ en línea -Ingeniero a ingeniero (E2E) Comunidad de TI. Creado para fomentar la colaboración
entre los ingenieros. En e2e.ti.com, puede hacer preguntas, compartir conocimientos, explorar ideas y ayudar a resolver problemas con
otros ingenieros.
Soporte de diseño Soporte Diseño de TI Búsqueda rápida de foros E2E votos junto con herramientas de soporte y diseño
Información para ponerse en contacto con el soporte técnico.
12.4 Marcas
E2E es una marca comercial de Texas Instruments.
Todas las demás marcas comerciales son propiedad de sus respectivos dueños.
Estos dispositivos han limitado incorporado en la protección ESD. Los cables deben ser cortocircuitados juntos o el dispositivo colocado en espuma conductora durante el almacenamiento o la
manipulación para evitar daños electrostática a las puertas MOS.
12.6 Glosario
SLYZ022 - Glosario TI.
Recogidos en este glosario y explica los términos, siglas y definiciones.
Las siguientes páginas incluyen el embalaje mecánica y la información que se puede pedir. Esta información es la información más actualizada disponible para los
dispositivos designados. Esta información está sujeta a cambios sin previo aviso y revisión de este documento. Para las versiones basadas en el navegador de esta
hoja de datos, consulte la navegación de la izquierda.
www.ti.com 21-Dec-2016
dispositivo de esta Disponible Estado Paquete Tipo de paquete pines paquete plan de Eco El plomo / Finalizar la bola Temperatura MSL Pico Op Temperatura (° C) dispositivo de marcado Las muestras
BQ24296MRGER ACTIVO VQFN RGE 24 3000 Verdes (RoHS NIPDAU CU Nivel-2-260C-1 AÑO - 40 a 85 BQ
Y no Sb / Br) 24296M
BQ24296MRGET ACTIVO VQFN RGE 24 250 Verdes (RoHS NIPDAU CU Nivel-2-260C-1 AÑO - 40 a 85 BQ
Y no Sb / Br) 24296M
(2) Plan de Eco - La planeada clasificación ecológica: sin plomo (RoHS), libre de plomo (RoHS Exento) o verde (RoHS y sin Sb / Br) - ver las http://www.ti.com/productcontent para la información más reciente sobre la disponibilidad y los detalles adicionales del contenido del producto.
(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.
(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.
(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined
(6) Acabado plomo / Ball - Dispositivos esta Disponible puede tener múltiples opciones de material de acabado. opciones de acabado están separadas por una línea rayada vertical. / valores de acabado de la bola de plomo pueden envolver a dos líneas si el valor de acabado excede la anchura máxima de la columna.
Información importante y exención de responsabilidad: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and
makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information
but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for
release.
Adición-Página 1
PACKAGE OPTION ADDENDUM
www.ti.com 21-Dec-2016
In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.
Addendum-Page 2
PACKAGE MATERIALS INFORMATION
www.ti.com 5-Feb-2017
BQ24296MRGER VQFN RGE 24 3000 330.0 12.4 4.25 4.25 1.15 8.0 12.0 Q2
BQ24296MRGET VQFN RGE 24 250 180.0 12.4 4.25 4.25 1.15 8.0 12.0 Q2
Pack Materials-Page 1
PACKAGE MATERIALS INFORMATION
www.ti.com 5-Feb-2017
Device Package Type Package Drawing Pins SPQ Length (mm) Width (mm) Height (mm)
Pack Materials-Page 2
GENERIC PACKAGE VIEW
Images above are just a representation of the package family, actual package may vary. Refer to the product
data sheet for package details.
4204104/H
PACKAGE OUTLINE
RGE0024H VQFN - 1 mm max height
PLASTIC QUAD FLATPACK- NO LEAD
A
4.1
B
3.9
4.1
PIN 1 INDEX AREA 3.9
1 MAX
SEATING PLANE C
0.05
0.00 0.08 C
20X 0.5
6
13
2X 25 SYMM
2.5
1
18
NOTES:
1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
www.ti.com
EXAMPLE BOARD LAYOUT
RGE0024H VQFN - 1 mm max height
PLASTIC QUAD FLATPACK- NO LEAD
(3.825)
( 2.7)
24 19
24X (0.58)
24X (0.24)
1
18
20X (0.5)
25
SYMM
(3.825)
2X
(1.1)
TYP
6 13
(R0.05)
7 12
2X(1.1)
SYMM
SOLDER MASK
OPENING METAL
SOLDER MASK UNDER SOLDER
OPENING MASK
(PREFERRED) DEFINED
NOTES: (continued)
4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271
(www.ti.com/lit/slua271).
5. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
www.ti.com
EXAMPLE STENCIL DESIGN
RGE0024H VQFN - 1 mm max height
PLASTIC QUAD FLATPACK- NO LEAD
(3.825)
4X ( 1.188)
24 19
24X (0.58)
24X (0.24)
1
18
20X (0.5)
SYMM (3.825)
(0.694)
TYP
6 13
(R0.05) TYP 25
METAL
TYP 7 12
(0.694)
TYP
SYMM
EXPOSED PAD
78% PRINTED COVERAGE BY AREA
SCALE: 20X
4219016 / A 08/2017
NOTES: (continued)
6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations..
www.ti.com
IMPORTANT NOTICE
Texas Instruments Incorporated (TI) reserves the right to make corrections, enhancements, improvements and other changes to its semiconductor products and services per
JESD46, latest issue, and to discontinue any product or service per JESD48, latest issue. Buyers should obtain the latest relevant information before placing orders and should
verify that such information is current and complete. TI’s published terms of sale for semiconductor products ( http://www.ti.com/sc/docs/stdterms.htm ) apply to the sale of
packaged integrated circuit products that TI has qualified and released to market. Additional terms may apply to the use or sale of other types of TI products and services.
Reproduction of significant portions of TI information in TI data sheets is permissible only if reproduction is without alteration and is accompanied by all associated warranties,
conditions, limitations, and notices. TI is not responsible or liable for such reproduced documentation. Information of third parties may be subject to additional restrictions.
Resale of TI products or services with statements different from or beyond the parameters stated by TI for that product or service voids all express and any implied warranties
for the associated TI product or service and is an unfair and deceptive business practice. TI is not responsible or liable for any such statements. Buyers and others who are
developing systems that incorporate TI products (collectively, “Designers”) understand and agree that Designers remain responsible for using their independent analysis,
evaluation and judgment in designing their applications and that Designers have full and exclusive responsibility to assure the safety of Designers' applications and compliance
of their applications (and of all TI products used in or for Designers’ applications) with all applicable regulations, laws and other applicable requirements. Designer represents
that, with respect to their applications, Designer has all the necessary expertise to create and implement safeguards that (1) anticipate dangerous consequences of failures, (2)
monitor failures and their consequences, and (3) lessen the likelihood of failures that might cause harm and take appropriate actions. Designer agrees that prior to using or
distributing any applications that include TI products, Designer will thoroughly test such applications and the functionality of such TI products as used in such applications. TI’s
provision of technical, application or other design advice, quality characterization, reliability data or other services or information, including, but not limited to, reference designs
and materials relating to evaluation modules, (collectively, “TI Resources”) are intended to assist designers who are developing applications that incorporate TI products; by
downloading, accessing or using TI Resources in any way, Designer (individually or, if Designer is acting on behalf of a company, Designer’s company) agrees to use any
particular TI Resource solely for this purpose and subject to the terms of this Notice.
TI’s provision of TI Resources does not expand or otherwise alter TI’s applicable published warranties or warranty disclaimers for TI products, and no additional obligations
or liabilities arise from TI providing such TI Resources. TI reserves the right to make corrections, enhancements, improvements and other changes to its TI Resources. TI
has not conducted any testing other than that specifically described in the published documentation for a particular TI Resource.
Designer is authorized to use, copy and modify any individual TI Resource only in connection with the development of applications that include the TI product(s) identified in
such TI Resource. NO OTHER LICENSE, EXPRESS OR IMPLIED, BY ESTOPPEL OR OTHERWISE TO ANY OTHER TI INTELLECTUAL PROPERTY RIGHT, AND NO
LICENSE TO ANY TECHNOLOGY OR INTELLECTUAL PROPERTY RIGHT OF TI OR ANY THIRD PARTY IS GRANTED HEREIN, including but not limited to any patent
right, copyright, mask work right, or other intellectual property right relating to any combination, machine, or process in which TI products or services are used. Information
regarding or referencing third-party products or services does not constitute a license to use such products or services, or a warranty or endorsement thereof. Use of TI
Resources may require a license from a third party under the patents or other intellectual property of the third party, or a license from TI under the patents or other intellectual
property of TI.
TI RESOURCES ARE PROVIDED “AS IS” AND WITH ALL FAULTS. TI DISCLAIMS ALL OTHER WARRANTIES OR REPRESENTATIONS, EXPRESS OR IMPLIED,
REGARDING RESOURCES OR USE THEREOF, INCLUDING BUT NOT LIMITED TO ACCURACY OR COMPLETENESS, TITLE, ANY EPIDEMIC FAILURE WARRANTY
AND ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE, AND NON-INFRINGEMENT OF ANY THIRD PARTY
INTELLECTUAL PROPERTY RIGHTS. TI SHALL NOT BE LIABLE FOR AND SHALL NOT DEFEND OR INDEMNIFY DESIGNER AGAINST ANY CLAIM, INCLUDING BUT
NOT LIMITED TO ANY INFRINGEMENT CLAIM THAT RELATES TO OR IS BASED ON ANY COMBINATION OF PRODUCTS EVEN IF DESCRIBED IN TI RESOURCES
OR OTHERWISE. IN NO EVENT SHALL TI BE LIABLE FOR ANY ACTUAL, DIRECT, SPECIAL, COLLATERAL, INDIRECT, PUNITIVE, INCIDENTAL, CONSEQUENTIAL
OR EXEMPLARY DAMAGES IN CONNECTION WITH OR ARISING OUT OF TI RESOURCES OR USE THEREOF, AND REGARDLESS OF WHETHER TI HAS BEEN
ADVISED OF THE POSSIBILITY OF SUCH DAMAGES.
Unless TI has explicitly designated an individual product as meeting the requirements of a particular industry standard (e.g., ISO/TS 16949 and ISO 26262), TI is not
responsible for any failure to meet such industry standard requirements.
Where TI specifically promotes products as facilitating functional safety or as compliant with industry functional safety standards, such products are intended to help enable
customers to design and create their own applications that meet applicable functional safety standards and requirements. Using products in an application does not by itself
establish any safety features in the application. Designers must ensure compliance with safety-related requirements and standards applicable to their applications. Designer
may not use any TI products in life-critical medical equipment unless authorized officers of the parties have executed a special contract specifically governing such use.
Life-critical medical equipment is medical equipment where failure of such equipment would cause serious bodily injury or death (e.g., life support, pacemakers, defibrillators,
heart pumps, neurostimulators, and implantables). Such equipment includes, without limitation, all medical devices identified by the U.S. Food and Drug Administration as Class
III devices and equivalent classifications outside the U.S. TI may expressly designate certain products as completing a particular qualification (e.g., Q100, Military Grade, or
Enhanced Product). Designers agree that it has the necessary expertise to select the product with the appropriate qualification designation for their applications and that proper
product selection is at Designers’ own risk. Designers are solely responsible for compliance with all legal and regulatory requirements in connection with such selection.
Designer will fully indemnify TI and its representatives against any damages, costs, losses, and/or liabilities arising out of Designer’s non- compliance with the terms and
provisions of this Notice.
Mailing Address: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2018, Texas Instruments Incorporated