II.

Op-amp CMOS de 2 etapas

El circuito básico del Op-amp CMOS basado en 2 etapas, que se implementará, se muestra
en figura 2 [2].

Figura 2. Op-amp CMOS basado en 2 etapas. [2]

Etapa de transconductancia diferencial- Los transistores M1, M2, M3 y M4 forman la

primera etapa que proporciona el diferencial de conversión a single ended. La inversión y
no inversión las entradas se proporcionan en los terminales de puerta de M1 y transistor M2
respectivamente. El diferencial de la señal aplicada a través de los dos terminales de
entrada se amplificará de acuerdo con la ganancia de la etapa diferencial. Los transistores
M3 y M4 son utilizados como transistores de carga activa. En esta etapa, la conversión de
diferencial a único terminado se logra mediante el uso de un espejo actual
(M3 y M4).

Etapa de alta ganancia- La segunda etapa es el inversor de carga de fregadero actual que
consiste en transistores M6 y M7. El objetivo de la segunda etapa de ganancia es
proporcionar ganancia adicional en el amplificador.

Circuito de polarización- la polarización del amplificador operacional se logra con la

ayuda de la secuencia de polarización de espejo simple actual y los transistores M5, M7 y
M8 que aseguran que los transistores estén operando en la región de saturación. La
corriente de polarización utilizada aquí es 30uA.

Resultados de la simulación
En la configuración de bucle abierto, el voltaje curvo de transferencia, respuesta de
frecuencia, pequeña ganancia de señal, resistencias de entrada y salida y
el margen de fase es simulado.

La Figura 3 muestra el voltaje de compensación de entrada, el cual es 542.9 mv. Se define

como el voltaje de entrada diferencial requerido para que el voltaje de salida sea
exactamente igual a cero.

La Figura 4 muestra que el sistema es estable con una frecuencia de cruce de ganancia (wc)
= 2.7907 MHz y un margen de fase de 64 grados.
La Figura 5 muestra el CMRR, que es la relación entre la magnitud de la ganancia de bucle
abierto de cc, | Go |, y la magnitud de la ganancia de modo común, | Gcm |. CMRR = 20log
(G0 / Gcm) dB. El valor obtenido es Gcm = 2.688E-02 y G0 = 1.38E03. Por lo tanto,
CMRR = G0 / Gcm = 0.51E05 (94.15dB).

La resistencia de entrada, la resistencia de salida, el rango de modo común de entrada

(ICMR) y la disipación de potencia se especifican en la Tabla 1.

Figura 3. Características en DC.

Figura 4. Características en AC.

Figura 5. Cálculo de CMRR.

Figura 6. Cálculo de ICMR.

 Parámetro Valor
Ganancia de lazo abierto 63 dB
Resistencia de entrada 10 ^ 20 ohm
Resistencia de salida 8590 ohm
Voltaje de compensación de entrada 542.9 mV
ICMR -1.9V 2.4V
Disipación de potencia 360 mV
Ganancia de frecuencia de cruce 2.7907 MHz
Margen de fase 64 grados

Ganancia en modo común 0.02688

CMRR 94.15db
Tabla I. Características en AC y DC.

Ventajas
 Alta ganancia de voltaje de lazo abierto
 Balance de salida de tren a carril
 Amplio rango de entrada de modo común
 Solo una compensación de frecuencia
 condensador
 Pequeño número de transistores