Sunteți pe pagina 1din 5

Objetivos:

 Familiarizar al estudiante con la utilización y funcionamiento de circuitos de


dispositivos del tipo de arreglos lógico-programables que realizan operaciones
aritméticas binarias y funciones lógicas.
PREPARATORIO:
1. Consultar la distribución de pines y la tabla de funcionamiento de los
Circuitos integrados: 7476, 74107, 74109, 74112.
7476: Contiene dos flip-flops tipo J-K independientes con entradas J, K, clear, preset y
clock individuales. Este circuito es disparado por flanco positivo.

Fig. 1 Diagrama de pines del 7476

Tabla 1: Tabla de función del 7476 [1]

74107: Contiene dos flip-flops J-K independientes con entradas J, K, clock y clear
individuales (No tiene preset). Este circuito es disparado por flanco positivo.

Fig. 2 Diagrama de pines del 74107


Tabla 2: Tabla de función del 74107 [2]

̅ independientes disparados por flanco positivo.


74109: Son dos flip-flops tipo J − K

Fig. 3 Diagrama de pines del 74109

Tabla 3: Tabla de función del 74109 [3]

74112: Consta de dos flip-flops J-K de alta velocidad en tecnología CMOS con preset y
clear entradas individuales J-K, clock y clear, set asíncronos para cada flip-flop.

Fig. 4 Diagrama de pines del 74112


Tabla 4: Tabla de función del 74112 [4]

2. Hacer una breve descripción del software Active HDL, software necesario
para la simulación de FPGAs.
Active HDL es un programa para diseño, creación y simulación de FPGAs basado en
Windows, su entorno de diseño integrado (IDE) incluye herramientas para HDL y diseño
grafico y un simulador con lenguaje mixto nivel RTL/gate para un rápido desarrollo y
verificación de diseños en FPGAs.
Las características clave de la versión estudiantil de Active-HDL son:
 Lenguaje de programación mixto
 Herramienta de asistente de flujo de diseño Multi-FPGA y EDA
 Edición y entrada con diseño gráfico
 Code2Graphics y Graphics2Code
 Librerías comerciales FPGA pre-compiladas
 Soporte para lenguajes IEEE: VHDL2008, Verilog®, SystemVerilog(Design),
SystemC
 Visualizador de forma de onda acelerado y visualizador de listas
 Interface compatible con MATLAB/Simulink
 Registro de diseños en HTML y PDF [5], [6]

3. Diseñar, utilizando solamente compuertas NAND, un flip – flop S – R


síncrono activado con señal de reloj CLK en estado alto y que tenga PRESET
Y CLEAR.

Fig. 5 Flip-Flop S-R con Preset y Clear [7]


4. Con el circuito integrado 7476, o algún equivalente, diseñar un flip – flop tipo
D y tipo T.
FF-D:

Fig. 6 Flip-Flop tipo D implementado con 7476

Tabla 5: Tabla de verdad del flip-flop tipo D

FF-T:
El flip-flop tipo T, toogle, o modo de basculación es una condición que se da cuando las
entradas J-K tienen un valor de 1 lógico.

Fig. 7 Flip-Flop tipo T implementado con 7476 [8]

Tabla 6: Tabla de verdad FF J-K con el modo de basculación (Toogle)


5. Con el circuito integrado 7476, o algún equivalente, en configuración de flip
– flop tipo J - K, diseñar un contador asincrónico ascendente módulo 11.
Incluya el circuito de borrado manual.

[1] Dual J-K Flip-Flops with preset and clear. [Online]. Available:
http://physics.gac.edu/~huber/classes/phy270/SpecSheets/74LS76A.pdf [Accessed: 06/07/2017]

[2] Dual J-K Flip-Flops with clear. [Online]. Available: http://www.ti.com/lit/ds/symlink/sn54107.pdf


[Accessed: 06/07/2017]

[3] Dual J-K´ positive-edge-triggered Flip-Flops with preset and clear. [Online]. Available:
http://www.ti.com/lit/ds/symlink/sn74ls109a.pdf [Accessed: 06/07/2017]

[4] Dual J-K Flip-Flop with preset and clear. [Online]. Available: http://pdf1.alldatasheet.es/datasheet-
pdf/view/23029/STMICROELECTRONICS/74112.html [Accessed: 06/07/2017]

[5] FPGA Design Creation and Simulation. [Online]. Available:


https://www.aldec.com/en/products/fpga_simulation/active-hdl [Accessed: 06/07/2017]

[6] Free Active-HDL Student Edition. [Online]. Available:


https://www.aldec.com/en/products/fpga_simulation/active_hdl_student [Accessed: 06/07/2017]

[7] Conversion of Flip-Flops. [Online]. Available: http://www.electronics-


tutorials.ws/sequential/conversion-of-flip-flops.html [Accessed: 06/07/2017]

[8] T.L. Floyd, “Latches, Flip-Flops y Temporizadores”, Fundamentos de Sistemas Digitales, Pearson
Education, Novena Edición, Madrid, 2006, pp. 424-427

[9] T.L. Floyd, “Contadores”, Fundamentos de Sistemas Digitales, Pearson Education, Novena Edición,
Madrid, 2006, pp. 481-483