CIRCUITOS DIGITALES

II Ciclo

Laboratorio N°8

CIRCUITOS CON FLIP FLOPS

REGISTROS DE DESPLAZAMIENTO

ALUMNOS:
Flores Sullca, Yuri
Chávez Pineda, Luis
Palomino Falla, Diego

Lima – 2018
TECSUP
APLICACIONES CON FLIP FLOPS REGISTROS DE
DESPLAZAMIENTO
Circuitos Digitales

Objetivos
1. Aprender a usar los flip flops tipo JK y D.
2. Adquirir habilidad en el uso de los flip flops integrados 7476 y 7474 mediante el uso de su
tabla de verdad.
3. Uso de las entradas sííncronas y asííncronas para el control de flip flops.
4. Simulacioí n de Flip Flops.

Introducción teórica
Los biestables son necesarios para la sííntesis de los circuitos secuenciales, que son aquellos cuya
salida depende de la entrada actual y de las entradas en momentos anteriores. Los biestables
seraí n los encargados de almacenar (MEMORIA) el estado interno del sistema.
Los estados internos de un sistema definen todas las situaciones diferenciadas por las que puede
pasar o a las que puede evolucionar el sistema.
Los biestables son circuitos binarios (con dos estados) en los que ambos estados son estables de
forma que hace falta una senñ al externa de excitacioí n para hacerlos cambiar de estado. Esta
funcioí n de excitacioí n define al tipo de biestables (D, T, RS o JK).
En la electroí nica combinacional no existíía el tiempo, sin embargo en la electroí nica secuencial es
esencial, la posicioí n relativa en la que ocurren los sucesos (eventos).
Con la introduccioí n anterior podemos definir formalmente un biestable como un circuito
secuencial con dos estados estables, es decir tiene memoria y una con una salida que puede
permanecer indefinidamente en uno de los dos estados posibles. Al ser secuencial las salidas
dependen de las entradas y del estado anterior. Un biestable almacena la informacioí n de 1 bit.

Preparación
Para el desarrollo de esta experiencia el alumno debe tener claro los conceptos dados en la clase
teoí rica, revisar sus apuntes y afianzar sus conocimientos con el texto base y la bibliografíía del
curso. Debe de saber usar un software de simulacioí n para circuidos digitales.

Equipos y materiales

 01 Fuente DC
 01 Multíímetro digital
 01 Pelacable
 01 Moí dulo entrenador DET 2220
 01 Cable de alimentacioí n
 01 PC con software de simulacioí n
 15 Conectores chicos de 2 mm
 15 Conectores medianos de 2mm
PROGRAMA DE FORMACIÓN REGULAR
Circuitos Digitales
 10 conectores grandes de 2 mm

PROGRAMA DE FORMACIÓN REGULAR

Circuitos Digitales

UNIDAD DIDÁCTICA : ENTRENADOR DET2220 ELECTRÓNICA DIGITAL PRACTICA: 3.21

ACTIVIDAD: REGISTRO DE DESPLAZAMIENTO TIEMPO:
3.21.1. OBJETIVOS 3.21.2. MATERIAL NECESARIO

Conocer una aplicación en las básculas J –K. Entrenador DET2220

3.21.3. ESQUEMA /MONTAJE 3.21.4. SECUENCIA DE REALIZACIÓN

a) Montar el circuito de la figura 3-21.1. Conectar la entrada, el Clock, el Reset al

programador lógico y las 4 salidas junto con la entrada, al indicador de estado
lógico.

b) Inicializar el circuito aplicando la señal de Reset, todas las salidas pasarán a un

nivel L. Colocar en la entrada un nivel H, dar pulsos al Clock y observar que la
señal de entrada avanza por cada una de las salidas.

c) Variando la señal de entrada de nivel H a L y viceversa, obsérvese como se

desplazan ambos niveles.

Fig. 3-21.1

3.21.5. CUESTIONARIO 3.21.6. PROPUESTA DE TRABAJOS

1. ¿Qué permite realizar este circuito? Una activación progresiva en función al tiempo.
2. Aplicando una señal reset al circuito ¿Cuántos estados de reloj se necesitan para que en todas las
salidas dispongan uno de los datos de la señal de entrada? Ninguno, ya que el Reset es independiente
a los estados del Reloj, por lo que de B a F estarán en Low, con excepción de A porque va conectada a
la entrada.

PROGRAMA DE FORMACIÓN REGULAR

Circuitos Digitales

PROGRAMA DE FORMACIÓN REGULAR

Circuitos Digitales

Simulación de la Figura 3.21.1

UNIDAD DIDÁCTICA : ENTRENADOR DET2220 ELECTRÓNICA DIGITAL PRACTICA: 3.23
ACTIVIDAD: REGISTRO DE DESPLAZAMIENTO CON ACCESO PARALELO TIEMPO:

3.23.1. OBJETIVOS 3.23.2. MATERIAL NECESARIO

Estudiar un tipo de registro que puede operar de 2 formas, una como en la práctica anterior y otra, de forma
que la información que se aplica a una entrada con los cuatro bits en paralelo, se carga en el registro,
pudiéndose posteriormente desplazarlos y pasar al modo de trabajo anterior. Entrenador DET2220

3.23.3. ESQUEMA /MONTAJE 3.23.4. SECUENCIA DE REALIZACIÓN

a) Montar el circuito de la fig. 3.23.1.

b) Comprobar la tabla de verdad, en la cual las 3 primeras líneas de condiciones de
las 5 corresponden a las expuestas anteriormente y las 2 restantes son las
resultantes de conectar A con Qa, B con Q b y C con Qc, dejando D con la
entrada libre.

3.23.5. CUESTIONARIO 3.23.6. PROPUESTA DE TRABAJOS

PROGRAMA DE FORMACIÓN REGULAR

Circuitos Digitales

Usando el integrado 74LS95 y comprobar que dicho integrado puede realizar las
1. Tras ver el funcionamiento del circuito ¿Qué conclusiones se extraen? funciones del circuito de la figura 3.23.1.
Se puede elegir un patrón de encendido o apagado progresivo. Ensayar con los integrados 74LS194, 74LS198 Y 74LS199 que son registros de
desplazamiento universales.

PROGRAMA DE FORMACIÓN REGULAR

Circuitos Digitales

PROGRAMA DE FORMACIÓN REGULAR

Circuitos Digitales

Simulación de la figura 3.23.1

PROGRAMA DE FORMACIÓN REGULAR

Circuitos Digitales

PROGRAMA DE FORMACIÓN REGULAR

Circuitos Digitales

Simulación de la figura 3.23.1

Prueba con 74LS95

PROGRAMA DE FORMACIÓN REGULAR

Circuitos Digitales

Prueba con 74LS194

UNIDAD DIDÁCTICA : ENTRENADOR DET2220 ELECTRÓNICA DIGITAL PRACTICA: 3.24
ACTIVIDAD: CONTADOR EN ANILLO TIEMPO:
3.24.1. OBJETIVOS 3.24.2. MATERIAL NECESARIO

Estudiar un tipo de contador sencillo que permite dividir por 2N siendo N el nº de flip flops empleado. Entrenador DET2220

3.24.3. ESQUEMA /MONTAJE 3.24.4. SECUENCIA DE REALIZACIÓN

a) Montar el circuito de la fig. 3.24.1. Conectando las entradas de RESET y

CLOCK al programador lógico y las salidas a los indicadores de estado.
b) Resetear el contador a nivel L y aplicar impulsos a la entrada CLOCK.
Rellénese la siguiente tabla.

CLOCK A B C D
1↑ 1 0 0 0
2↑ 1 1 0 0
3↑ 1 1 1 0
4↑ 1 1 1 1
5↑ 0 1 1 1
6↑ 0 0 1 1
7↑ 0 0 0 1
8↑ 0 0 0 0

PROGRAMA DE FORMACIÓN REGULAR

Circuitos Digitales

c) Montar el circuito de la fig. 3.24.2 y obtener su tabla de verdad.

CLOCK A B C D
1↑ 1 0 0 0
2↑ 1 1 0 0
3↑ 1 1 1 0
4↑ 1 1 1 1
5↑ 0 1 1 1
6↑ 1 0 1 1
7↑ 1 1 0 1
8↑ 1 1 1 0

3.24.5. CUESTIONARIO 3.24.6. PROPUESTA DE TRABAJOS

1. ¿Por cuánto divide el circuito de la figura 3.24.1? Divide por 2(4) = 8
2. ¿Qué ventaja tiene el circuito de la figura 3.24.2? Se va desactivando por un instante
progresivamente las salidas, en un bucle infinito.

PROGRAMA DE FORMACIÓN REGULAR

Circuitos Digitales

PROGRAMA DE FORMACIÓN REGULAR

Circuitos Digitales

Simulaciones de Contador en Anillo

UNIDAD DIDÁCTICA : ENTRENADOR DET2220 ELECTRÓNICA DIGITAL PRACTICA: 3.32
ACTIVIDAD: CONTADOR MÓDULO II DE PARO AUTOMÁTICO TIEMPO:
3.32.1. OBJETIVOS 3.32.2. MATERIAL NECESARIO
A menudo, es necesario que un contador cuente hasta un cierto número y allí se pare, no volviendo actuar
hasta que se actúe en el RESET total.. También es necesario que al llegar al conteo máximo de una señal
para indicar que ya ha cumplido su cometido. Entrenador DET2220

3.32.3. ESQUEMA / MONTAJE 3.32.4. SECUENCIA DE REALIZACIÓN

a) Realizar el montaje de la figura 3.32.1. Conectar las salidas de los flip flop`s a
los indicadores de estado lógico, así como la señal de fin de contaje. Conectar
H a nivel alto y el RESET al programador.
b) Comprobar el funcionamiento del circuito. Obtener la tabla de verdad. Visualizar
la evolución de las señales de salida respecto al CLOCK. Dibujar dichas
señales.

3.32.5. CUESTIONARIO 3.32.6. PROPUESTA DE TRABAJOS

1. ¿Qué ventaja presenta disponer de la señal Fin de Contaje? Poder realizar una activación
programada.
2. Indicar posibles usos de la señal Fin de Contaje.
PROGRAMA DE FORMACIÓN REGULAR
Circuitos Digitales

- Activar maquinarias en un cierto tiempo

- Frenar un proceso hasta que se complete un tiempo determinado, o comenzar un proceso
también.

PROGRAMA DE FORMACIÓN REGULAR

Circuitos Digitales

Simulación de contador con paro Automático

Modelo de Informe
Complete las respuestas de todo el procedimiento en el cuaderno de laboratorio en base
a la pregunta propuestas para cada experiencia en las hojas de Unidades Didaí cticas.

Aplicación a lo aprendido

Disenñ ar, simular e implementar un contador ascendente que cuente hasta el nuí mero 20
y cuando llegue a ese valor deberaí parar su cuenta y activar una laí mpara de 220 Vac.
Colocar evidencia del disenñ o, de la simulacioí n y de la implementacioí n a realizar, deberaí
mostrar la implementacioí n funcionando la proí xima sesioí n.

Simulación del Diseño

PROGRAMA DE FORMACIÓN REGULAR 17

Circuitos Digitales

DESCRIPCIÓN TEÓRICA:
El CD4027BE es un circuito integrado de chip monolítico único, que contiene dos flip-flops J-K de
simetría complementaria idénticos. Cada flip-flop tiene disposiciones para señales de entrada J, K, set,
reset y clock individuales. Las señales Q y Q \ almacenadas se proporcionan como salidas. Esta
disposición de entrada-salida proporciona una operación compatible con el flip-flop de tipo D dual RCA-
CD4013B. El CD4027BE es útil para realizar funciones de control, registro y alternancia. Los niveles
lógicos presentes en las entradas J y K junto con el control de autodirección interno del estado de cada
flip-flop, los cambios en el flip-flop son sincrónicos con la transición positiva del pulso de reloj. Las
funciones de configuración y reinicio son independientes del reloj y se inician cuando hay una señal de
alto nivel en la entrada de Ajuste o Restablecimiento.

Clock: Generar el clock no es mucha ciencia, pues solo se tiene que cablear de modo que este
funcione en modo astable, con una salida a la frecuencia de señales que queramos.

4027:
- Clock asíncrono.
- Los Circuitos están cableados de manera que cuando el Clock y los J-K estén en Alto, la
salida Q se activa, y la Q’ se desactiva. Sólo el primer 4027 va conectado al timer, mientras
que los demás tienen la conexión Q’ (n-1)-CLK(n), ocasionando que cuando Q’(n-1) esté en Alto
CLK(n) también, y recién cambia de estado Q(n).
- Al usar 5 Flip-Flop debería contar comúnmente hasta el 31, pero, se hizo una conexión para
que el momento en el que el conteo llegue al número 20, este pare indefinidamente. Gracias a
un NAND con sus entradas en 16 y 4, y su salida al J (1)-K(1), cuando llega a 20 en conteo el
NAND lo multiplica y sale su inverso, Low; es por esto que ya no realiza más conteo, el J-K
del menos significativo no permite seguir avanzando.

PROGRAMA DE FORMACIÓN REGULAR 18

Circuitos Digitales

PROGRAMA DE FORMACIÓN REGULAR 19

Circuitos Digitales

PROGRAMA DE FORMACIÓN REGULAR 20

 Circuitos Digitales
RÚBRICA DE EVALUACIÓN
Curso: Grupo:
N° de laboratorio: 8 N° de mesa:
Tema: Fecha:
Apellidos y nombres completos de los participantes:
1. Flores Sullca Yuri
2. Chávez Pineda Luis
3. Palomino Falla Diego
MUY REQUIERE NO
CRITERIOS A EVALUAR BUENO
BUENO
MEJORA ACEPTABLE
PUNTAJE

Desarrollo del laboratorio

Implementa circuitos funcionales, muestra
1 evidencia de lo realizado y responde a las 3 2 1 0
preguntas de la guíía.
Simula circuitos funcionales, muestra
2 evidencia de lo realizado y responde a las 3 2 1 0
preguntas de la guíía.
Culmina el procedimiento de la guíía de
3 2 1 0,5 0
laboratorio, de los caí lculos y toma de datos.
Informe y sustentación
Coloca datos de resultados, compara la teoríía
4 con la praí ctica, analiza y las conclusiones son 5 4 2 1
buenas.
Trabaja en equipo, buena redaccioí n y
5 ortografíía, graí ficos, diagramas y referencias.
2 1 0,5 0

PUNTAJE ALCANZADO:

TEST DE EVALUACIÓN INDIVIDUAL PUNTAJE

NOTA FINAL
Apellidos y nombres completos ALCANZADO
1 Flores Sullca Yuri
2 Chávez Pineda Luis
3 Palomino Falla Diego

FIRMA DEL PROFESOR:

PROGRAMA DE FORMACIÓN REGULAR 21