Sistemas Digitales I 2do Término 2018

Deber 1 Familias Lógicas TTL y CMOS (Paralelo 3)

Nombre: Herman Nicolás Pineda Rubio.

TABLA DE COMPARACION ENTRE FAMILIA LOGICA TTL Y CMOS

TLL CMOS

 Estado L (bajo):  En estado L (bajo):

0.0[V] – 0.8 [V] 0 [V] - 1⁄3 𝑉𝑐𝑐
 Estado H (alto):  En estado H (alto):
Logic voltaje levels
2.2 [V] - 𝑉𝑐𝑐 2⁄ 𝑉 - 𝑉
3 𝑐𝑐 𝑐𝑐
Donde 𝑉𝑐𝑐 es la fuente de Donde 𝑉 es la fuente de V.
𝑐𝑐
V.
 0.7 [V] en estado
Tiene una alta inmunidad al ruido
H (Alto)
DC noise margins habitualmente encima del 30 % y el 45%
 0.3 [V] en estado
del nivel lógico entre el estado 1 y el 0.
L (Bajo)
Tiene dos valores
diferentes de fanout, uno
para salidas altas y otro
para salidas bajas. DC fanouts para salidas CMOS dados por
 Fanout en alto: entradas CMOS son virtualmente
Fonout 𝐼𝑂𝐻 (𝑚𝑎𝑥) ilimitadas, debido a que CMOS inputs no
| ⁄𝐼 | requieren casi de corriente cualquiera
𝐼𝐻 (𝑚𝑎𝑥)
sea su estado, alto o bajo.
 Fanout en bajo:
𝐼𝑂𝐿 (𝑚𝑎𝑥)
⁄𝐼
𝐼𝐿 (𝑚𝑎𝑥)
Debido a que esta familia lógica posee
mayores tiempos de retardo de
Cuentan con una gran
propagación respecto a la familia TTL, la
velocidad de transmisión
velocidad de los CMOS es menor que la
entre los estados lógicos,
TTL. Siendo típicamente la subida y
Speed motivo por el cual
bajada del tiempo de transición 70 n [s]
aumenta el consumo en
para un 𝑉𝑐𝑐 = 5 [𝑉] , el tiempo
este tipo de familia lógica
disminuye si se duplica el valor de 𝑉𝑐𝑐 ,
TTL.
aumentando también su consumo de
energía.
Presenta un bajo consumo de potencia
estática debido a su alta impedancia de
entrada y a que su consumo de energía
se debe solamente a las corrientes
Es usualmente 10 𝑥 10−3 parasitas cuando está en estado de
Power consumption
[W] por puerta lógica. reposo, ofreciendo menor disipación de
potencia.
Teniendo un consumo por puerta lógica
de 10 𝑥 10−9 [W] cuando esta entre
frecuencia de 50−9 [Hz] - 106 [Hz].
 Sistemas Digitales I 2do Término 2018

Deber 1 Familias Lógicas TTL y CMOS (Paralelo 3)

Nombre: Herman Nicolás Pineda Rubio.

Compuerta básica Su compuerta básica es la Las compuertas NOR son usados en

usada NAND. circuitos CMOS.

Se los fabrican usando

Los circuitos CMOS utilizan FETs para su
circuitos que integran
elaboración.
transistores bipolares.
Fabricación Una puerta lógica en TTL
puede abarcar un Una puerta lógica en CMOS puede tener
considerable número de como poco solamente dos FETs.
componentes.
El número de entradas
que puede ser conectada
FAN - in Cuenta con un fanin mayor a 10.
a gate para el TTL son
alrededor de 12-14.

REPRESENTACION ESQUEMATICAS DE COMPUERTAS LOGICAS

Ilustración 1 Representación de una compuerta NAND mediante un circuito analógico de la familia CMOS.
 Sistemas Digitales I 2do Término 2018

Deber 1 Familias Lógicas TTL y CMOS (Paralelo 3)

Nombre: Herman Nicolás Pineda Rubio.

Ilustración 2 Representación de una compuerta NAND mediante un circuito analógico de la familia CMOS.

Ilustración 3 Representación de una compuerta inversora mediante un circuito analógico de la familia TTL.
 Sistemas Digitales I 2do Término 2018

Deber 1 Familias Lógicas TTL y CMOS (Paralelo 3)

Nombre: Herman Nicolás Pineda Rubio.

Ilustración 4 Representación de una compuerta NAND mediante un circuito analógico de la familia TTL.

Bibliografía
Instruments, N. (17 de Jul de 2018). knowledge.ni.com. Obtenido de
https://knowledge.ni.com/KnowledgeArticleDetails?id=kA00Z000000P9yaSAC&l=es-EC

Lendech, J. F. (s.f.). http://ri.uaemex.mx. Obtenido de

http://ri.uaemex.mx/bitstream/handle/20.500.11799/63800/secme-
35342.pdf;jsessionid=E88CC37D23A4D9F5CCA42A263E9F03F1?sequence=1

Shi, Z. J. (s.f.). engr.uconn.edu. Obtenido de

http://www.engr.uconn.edu/~zshi/course/cse2300/lecture2_gates.pdf

University, C. (29 de Marz de 2010). classe.cornell.edu. Obtenido de

https://www.classe.cornell.edu/~ib38/teaching/p360/lectures/wk09/l26/EE2301Exp3
F10.pdf