Documente Academic
Documente Profesional
Documente Cultură
1
AMPLIFICADOR MULTIETAPA CON ETAPA DE POTENCIA
1. OBJETIVOS
2. ANÁLISIS PRELIMINAR:
3. EQUIPO NECESARIO
4. COMPONENTES NECESARIOS
Resistencias de ¼ Watt
Capacitores a 50 V
Transistores BJT
Página 1 de 21
5. ECUACIONES BÁSICAS
EXPRESIÓN MATEMÁTICA
BC rπ RC gm(R𝐶 ||RL ) βo
βo + 1 =𝛼
βo + 1
6. PROCEDIMIENTO
Para la construcción de un circuito amplificador, que genere una ganancia superior a 100, se
crea la necesidad de diseñar más de una etapa; un solo amplificador de abundante ganancia
es inestable, motivo suficiente para tomar dicha decisión.
Un método muy común es la construcción varias etapas en cascada; dos etapas inversoras
encargadas de generar la ganancia deseada, una tercera etapa con la finalidad de obtener
una impedancia pequeña a la salida y una etapa de potencia clase AB, esta etapa es una
mezcla entre la eficacia de los amplificadores clase B y la eliminación de la distorsión de
cruce de los diseños en clase A. En este trabajo se detallan los cálculos hechos para el
diseño que se representa como sigue en la figura 1:
Página 2 de 21
Figura 1: Diagramas de Bloques
Ganancia de la etapa: Av ≅ 1
Voltaje base-emisor: VBE = 0.7V
Beta del dispositivo: β = 250
Fuente DC dual: VCC = ± 12v
Página 3 de 21
Figura 2: Etapa 3 Colector común
R11 = RL = 100Ω
Teniendo muy en cuenta la consideración de que se debe estar centrado en la recta AC, que
tiende precisamente a centrar el punto de operación:
2VCC
Icq = Rac = R11 ||RL Rdc = R11 Icq ≅ 160mA
Rac + Rdc
El diseño continúa con el cálculo de la resistencia de base RB, la cual posteriormente nos
permitirá calcular el valor de R9 y R10. RB es el resultante del paralelo entre R9 y R10.
Estamos en capacidad de hallar el VBB o sea la caída de tensión sobre R10. La hallamos así:
RB
VBB = ( + RE ) Icq + VBE + VEE
β+1
VBB = 6.29V
Electrónica 3 – Lab01, Amplificador multietapa
(@Autor: Jose Alejo Rangel, Editado por: Marco Aurelio García Bermúdez)
Página 4 de 21
Finalmente hallamos los valores de R9 y R10 de la siguiente manera:
2VCC
R10 = ∗ RB R10 ≅ 9.5 KΩ
VBB
RB
R9 = R9 ≅ 3.4 KΩ
V
1 − 2VBB
CC
Vo (1 + β)R11
AV3 = AV3 =
Vs re + (1 + β). R11
AV3 ≅ 1
VT
re = Zin3 ≅ 2.3 kΩ
Icq
Página 5 de 21
7.2 Diseño de la etapa 2
Ganancia de la etapa: Av = 12
Voltaje base-emisor: VBE = 0.7V
Beta del dispositivo: β = 250
Fuente DC: VCC = 12v
R7 = RL RL = Zin3 R7 = 2.3 KΩ
Se procede a trabajar con la ecuación de la Av de esta etapa, para ello se dibuja el modelo
de pequeña señal:
Página 6 de 21
Figura 5: Pequeña señal de la etapa 2
Vs
Vs = Ib ∙ βre + Ib(β + 1)R8 Ib =
βre + (β + 1)R8
Vo = −βIb(R7||Zin3)
β ∙ (R7||Zin3)
Av = − Av = −12
βre + (β + 1)R8
Partiendo de la figura 4:
VCC − VCE(sat)
Ic = VCE(sat) = 0.2V
R7 + R8
R8 ≅ 90 Ω
Para el valor de Ic, se opta por:
VCC
Icq = Rac = (R7||Zin3) + R8 Rdc = R7 + R8
Rac + Rdc
Icq ≅ 3.3 mA
Página 7 de 21
Partiendo nuevamente de la figura 4:
VBE + Ic ∙ R8
Ip. R6 = VBE + Ic ∙ R8 R6 =
Ip
Ic
Ip ≥ 10Ib = 10 Ip ≥ 136 µA R6 ≅ 7.4 kΩ
β
Vcc − Ip. R6
VCC = Ip(R5 + R6) R5 = R5 ≅ 81 kΩ
Ip
Zin2 ≅ 5.32 kΩ
Ganancia de la etapa: Av = 12
Voltaje base-emisor: VBE = 0.7V
Beta del dispositivo: β = 250
Fuente DC: VCC = 12v
Página 8 de 21
Figura 6: Etapa 1 Emisor común
R3 = RL R L = Zin2 R3 = 5.32KΩ
Se procede a trabajar con la ecuación de la Av de esta etapa, para ello se dibuja el modelo
de pequeña señal:
Vs
Vs = Ib ∙ βre + Ib(β + 1)R4 Ib =
βre + (β + 1)R4
Vo = −βIb(R3||Zin2)
Página 9 de 21
β(R||Zin2)
Av = − Av = −9
βre + (β + 1)R4
Partiendo de la figura 6:
VCC − IcR3 − VCE(sat) − IeR4 = 0
VCC − VCE(sat)
Ic = VCE(sat) = 0.2V
R3 + R4
R4 ≅ 287 Ω
Para el valor de Ic se opta por:
VCC
Icq = Rac = (R3||Zin2) + R4 Rdc = R3 + R4
Rac + Rdc
Icq ≅ 1.4 mA
VBE + Ic ∙ R4
Ip. R2 = VBE + Ic ∙ R4 R2 =
Ip
Ic
Ip ≥ 10Ib = 10 Ip ≥ 55.85 µA R6 ≅ 19.7 kΩ
β
Vcc − Ip. R2
VCC = Ip(R1 + R2) R1 = R1 ≅ 214.8 kΩ
Ip
Zin1 ≅ 14.5 KΩ
Electrónica 3 – Lab01, Amplificador multietapa
(@Autor: Jose Alejo Rangel, Editado por: Marco Aurelio García Bermúdez)
Página 10 de 21
7.4 Capacitores de acople:
1
C2 ≥ se adopta; Cs = 3.5 µF
2π ∙ Zin3 ∙ Fmin
Al siguiente que ve una impedancia baja, se le asigna la frecuencia, pero una década abajo.
Para el caso de este diseño, se le asigna a C1 una frecuencia de 2Hz. Su cálculo es como
sigue:
1
C1 ≥ se adopta; Cs = 15 µF
Fmin
2π. Zin2.
10
Al capacitor que falta por calcular se le asigna la frecuencia baja pero 2 décadas abajo, es
decir que FL = 0.2Hz:
1
Cs ≥ se adopta; Cs = 55 µF
Fmin
2π. Zin1. 100
Página 11 de 21
Figura 8: Circuito Total
New / Project
Analog or Mixed A/D / OK
Create Pspice Project / OK
Página 12 de 21
Figura 9: Creación de un nuevo proyecto
Página 13 de 21
Figura 11: Creación del perfil de simulación
Página 14 de 21
Ubicamos un marcador de voltaje, Voltage Marker, en el emisor del transistor.
Página 15 de 21
8.2 Obtención de la ganancia
Página 16 de 21
Figura 16: Análisis AC Sweep
Pspice / Run
Página 17 de 21
9. IMPLEMENTACION DE LA ETAPA DE POTENCIA
Se opta por el acoplamiento de una etapa amplificadora de potencia clase AB, como ya se ha
dicho anteriormente, el esquemático de esta etapa se puede apreciar en la figura 18:
Página 18 de 21
Figura 20: Voltaje de salida con etapa de potencia
Página 19 de 21
10. EJECUCIÓN
10.2 Elabore, siga y desarrolle, la simulación que demuestre que se cumplen cocada uno
de las especificaciones anteriores. Deberá entregarse un archivo para cada uno de los ítems
anteriores (Las simulaciones solo se aceptan en ORCAD).
a) Incluya los cálculos realizados para cumplir los parámetros del punto No. 10.1.
b) Tabla con los valores esperados para los parámetros exigidos.
c) Circuito diseñado con valores de voltajes y corrientes de polarización.
d) Procedimiento para medir las características solicitadas en el punto No. 10.1.
e) Hojas de especificaciones de los dispositivos semiconductores utilizados, justificando su
escogencia.
11. PROFUNDIZACIÓN
Página 20 de 21
Figura 22: Ejercicio para profundización
12. CONCLUSIONES
13. BIBLIOGRAFÍA
Savant, C.J., Roden Martin S., Carpenter Gordon. (2000). Diseño Electrónico. Circuitos y
Sistemas. (3ra edición). México.
Página 21 de 21