MEMORII RAM

Memoria RAM este o memorie folosită pentru stocarea informaţiei codificate binar, cu acces
aleator pentru citire și scriere (Random Access Memory).
Accesul aleator este un acces direct, la care timpul de acces este același pentru oricare locaţie.
Prin comparaţie, la accesul secvenţial trebuie să se parcurgă toate locaţiile de la locaţia curentă la cea
adresată (de ex. la stocarea pe bandă magnetică).
Memoriile RAM sunt memorii de tip volatil deoarece la pierderea tensiunii de alimentare
informaţia stocată se pierde.
Celulele de memorie sunt, fie circuite basculante bistabile realizate cu tranzistoare executate în
tehnologie bipolară sau unipolară, fie condensatoare ce memorează bitul ca sarcină electrică.
Celulele de memorie sunt de două tipuri:
a) celule ce folosesc așanumita logică statică, în care datele înscrise (adică starea logică a
bistabilului) se păstrează atâta vreme cât există tensiune de alimentare. Memoria se numește
în acest caz memorie statică (SRAM-Static RAM); acest tip de memorie are la bază o
structură cu bistabile (de tip latch) în tehnologie bipolară sau unipolară. Timpul de acces
este de 8-15 ns.
b) celule ce folosesc așanumita logică dinamică, în care păstrarea datelor înscrise depinde de
păstrarea sarcinii electrice într-un condensator al celulei; memoria se numește în acest caz
memorie dinamică (DRAM – Dynamic RAM). Memoriile DRAM necesită mai puţine
componente în celulă dar, pentru că sarcina acestui condensator trebuie reîmprospătată
periodic, de obicei tot la 2-4 ms, ele necesită circuite adiţionale mai complexe. Timpul de
acces este de 80 -120 ns.
Structural, o memorie RAM se prezintă sub forma unei matrice de celule de memorie dispuse
pe coloane și linii, în fiecare nod al matricei fiind plasată o celulă (un circuit bistabil sau un
condensator) în care poate fi înscris sau citit un bit (v. fig. 1).
Celula adresată se află la intersecţia liniei activate cu coloana activată. O linie este activată ca
urmare a sosirii unui cuvânt de adresare la intrările A11 -A6 ale decodificatorului de linii, în timp ce
o coloană este activată ca urmare a sosirii unui cuvânt de adresare la intrările A5 -A0 ale
decodificatorului de coloane.

Fig.1 Memorie RAM.Schema de principiu a unui circuit de 4096 x 1 biţi.

1
 Circuitele RAM pot avea pentru conectarea la magistrala de date pini separaţi pentru calea de
înscriere (pinii DI), faţă de calea de citire (pinii DO), ca în figura 1 și figura 2(a).
Ieșirile mai multor porţi se leagă la aceeași magistrală prin intermediul amplificatoarelor TSL
(Three-State-Logic), pentru evitarea scurtcircuitării sursei de tensiune în situaţia unei porţi cu
ieșirea în starea Low și a altei porţi cu ieșirea în starea High. Ieșirea prin amplificator TSL prezintă
o a treia stare logică, starea “HZ” de înaltă impedanţă. O poartă TSL prezintă și o intrare de
comandă a stării HZ, notată prin simbolul OE ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅ ) care indică ieșirea validată
̅̅̅̅ ( Output-Enable
(autorizată), sau OD (Output Disable) pentru ieșirea invalidată (v. fig. 3).

Fig. 2(a) Memorie RAM 2n x m. Schema bloc a Fig. 2(b) Memorie RAM 2n x m. Schema bloc a unui circuit
unui circuit cu două căi pentru date. cu o singură cale pentru date.

Circuitele RAM pot avea, de asemenea, o cale comună pentru conectare la magistrala de date,
deci aceiași pini (pinii Dm ,...,D0 ) pentru înscriere și citire, ca în figura 2(b).

Tabela de adevăr al porţii TSL

̅̅̅̅
OE
Intrare Ieșire
(OD)
0 0 0
0 1 1
1 0 HZ
1 1 HZ

Fig. 3 Simbolul și tabela de adevăr pentru un driver TSL.

2
 În cazul pinilor comuni, calea de intrare se face printr-o poartă validată de semnalul de înscriere
iar ieșirea printr-un amplificator TSL comandat de semnalul de citire. În această structură, dacă se
adresează o locaţie și i se aplică circuitului comanda de citire, conţinutul locaţiei va trece prin
amplificatoarele TSL la ieșire, la pinii comuni.
Porţi TSL se pot aplica însă și pe intrare (v. fig. 3(a)).
Pentru a împiedica înscrierea aceluiași cuvânt pe calea de intrare, comanda de înscriere trebuie
să fie reciproc exclusivă în raport cu cea de citire. Aceasta permite aplicarea unui singur semnal de
comandă și deci la un singur pin al chip-ului de memorie. Acest pin se notează fie cu R/W ̅ (𝑅𝑒𝑎𝑑/
̅̅̅̅̅̅̅̅) fie cu ̅̅̅̅̅
𝑊𝑟𝑖𝑡𝑒 ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
WE (Write Enable).
În afară de pinii de adresare și de pinul ̅̅̅̅̅WE, chip-ul mai posedă pinul ̅̅̅̅
CS destinat selectării sale
în cazul că memoria este un modul alcătuit din mai multe circuite (chip-uri) RAM identice.
În consecinţă, în cadrul operaţiilor de înscriere și respectiv de citire, este necesară aplicarea
circuitului de RAM, în afara adresei locaţiei, următoarele semale:
- pentru operaţia de înscriere: ̅̅̅̅ CS = 0 și ̅̅̅̅̅
WE = 0;
̅̅̅̅ ̅̅̅̅̅
- pentru operaţia de citire: CS = 0 și WE = 1.
Obţinerea acestor două semnale de control se face printr-o logică externă circuitului (v. fig. 4).

Notă:
Pentru ca atunci când nu există activate pe magistrală
toate liniile să aibă același potenţial, acestea sunt
conectate prin rezistenţe de ridicare la “1” logic (și mai
rar prin rezistenţe de coborâre la “0” logic).

Porţi TSL (Three State Logic)

Fig. 3(a) Legarea la magistrala de date printr-un pin comun, cu validarea intrării (pentru înscriere) și ieșirii
(pentru citire) prin activarea/dezactivarea semnalului comun ̅̅̅̅̅
WE .

3
 Tabela de adevăr a semnalelor de control.
̅̅̅̅̅
𝑊𝐸
SELECT ̅̅̅̅
𝑅𝐷 ̅̅̅̅̅
𝑊𝑅 ̅𝐶𝑆
̅̅̅
Legendă:
1 0 0 1 1 ̅̅̅̅ - semnal de control comandă citirea;
𝑅𝐷
1 0 1 0 1 ̅̅̅̅̅
𝑊𝑅 - semnal de control comandă înscrierea;
1 1 0 0 0 ̅̅̅̅ - semnal validare a chip-ului;
𝐶𝑆
1 1 1 1 1 ̅̅̅̅̅
𝑊𝐸 - semnal validare scriere/citire.
0 0 0 1 1
0 0 1 1 1
0 1 0 1 1
0 1 1 1 1

Fig. 4 – Schema logică și tabela de adevăr pentru formarea semnalelor de validare a scrierii/citirii în/din RAM și de
selectare a cip-ului de RAM.

Măsura rapidităţii unei memorii RAM este dată de următorii parametrii:

- timpul de ciclu la citire TRC (Read Cycle Time);
- timpul de ciclu la însciere TWC (Write Cycle Time).
Timpul TRC se defineşte ca intervalul dintre momentele când se aplică cuvintele de adresă pe
magistrala de adresare, pentru două operaţii de citire consecutive.
Timpul TWC se defineşte ca intervalul dintre momentele când se aplică cuvintele de adresă pe
magistrala de adresare, pentru două operaţii de înscriere consecutive.
La extinderea numărului de adrese fiecare chip acoperă un segment (acelaşi) din spaţiul total de
adresare. Când se aplică un cuvânt de adresă, biţii mai puţin semnificativi ai cuvântului, egali ca număr
cu numărul intrărilor de adrese ale fiecarui chip, alcătuiesc o aceeaşi adresă în cadrul fiecărui chip.
Restul de biţi vor servi la selectarea unuia dintre chip-uri, anume a celui aferent combinaţiei binare a
acestor biţi. Numărul chip-urilor ce alcătuiesc memoria este egal cu numărul combinaţiilor realizate de
restul de biţi.

4
 Fie, de exemplu, cazul extinderii capacităţii de memorie de la 1Kx4, cât oferă un chip RAM
1024x4, la 4Kx4 prin extinderea adreselor (v. fig. 5).
Un chip RAM 1024x4 este prevăzut cu 10 terminale de adresare (adresare pe 10 biţi). Pentru
adresarea unei memorii de patru ori mai mare rezultă ca necesar un număr de 210 x 22 = 212 adrese,
adică o adresare pe 12 biţi (biţii A11 A10 A9 ... A1 A0) şi un modul de 4 chip-uri RAM 1024x4. Primii
zece biţi mai puţin semnificativi biţi (A9 ... A1 A0) sunt folosiţi pentru acoperirea spaţiului de adresare de
1K (1K = 1024 = 210 cuvinte) al tipului de chip folosit. Restul de 2 biţi (A11 A10), care realizează 22 = 4
combinaţii binare posibile, este folosit la selectarea celor 4 chip-uri de 1K cu care trebuie să fie
echipată memoria amplificată la 4K. Fiecare combinaţie binară a acestor doi biţi activează semnalul de
̅̅̅̅ al chip-ului repartizat combianţiei binare respective.
selecţie CS

Obsevaţie. Liniile de ieşire din DCD devin active

la sosirea în cuvântul de adresă a biţilor A11 şi A10
în formaţia de cod binar asociată liniei.
A11 A10 SEL4 SEL3 SEL2 SEL1
0 0 1 0 0 0
0 1 0 1 0 0
1 0 0 0 1 0
1 1 0 0 0 1
Fig. 5.Schemă de extindere a capacităţii unei memorii RAM la 4096x4 biţi folosind chip-uri RAM de 1024x4 biţi.
Dacă însă pentru realizarea aceleiaşi capacităţi de 4Kx4 se alcătuieşte un modul format din
două chip-uri de 1Kx4 si un chip de 2Kx4, atunci cu primii 10 biţi mai puţin semnificativi (A9 ... A1 A0)
se adresează locaţiile chip-urilor de 1K, iar cu primii 11 biţi (A10 A9 ... A1 A0) se adresează locaţiile chip-
ului de 2K. Restul de biţi (în cazul de faţă bitul A11) va fi utilizat pentru generearea semnalelor CS ̅̅̅̅ de
selectare exclusivă a chip-urilor.

5
 Selectarea exclusivă a chip-urilor se realizeză astfel (v. fig. 6 de mai jos):
- pentru selectarea/deselectarea chip-ului RAM 2Kx4, se aplică direct bitul A11 la intrarea
SELECT1 a acestui chip. Selectarea chip-ului (CS ̅̅̅̅ = 0) are loc pentru valoarea A11 = 1;
- pentru selectarea/deselectarea celor două chip-uri RAM 1Kx4, se aplică bitul A11 printr-un
inversor la intrarea de date a unui demultiplexor 1:2 iar la intrarea de selecţie a
demultiplexoruluise aplică bitul A10. Cele două ieşiri date din demultiplexor se aplică câte una
la intrarea SEL a fiecărui chip 1Kx4.

Fig. 6 – Modul de memorie RAM 4Kx4 realizat cu 1 chip RAM 2Kx4 şi 2 chip-uri RAM 1Kx4. Schema de
adresare şi selecţie chip-uri.

A11 𝐴̅11 A10 SEL1 SEL2 SEL3

0 1 0 0 1 0
0 1 1 0 0 1
1 0 0 1 0 0
1 0 1 1 0 0

Jumătate din cele 4K = 212 adrese, şi anume adresele ce au bitul A11 = 1, adresează chip-ul
RAM 2Kx4. Cealaltă jumătate (adresele ce au A11 = 0) adresează unul sau celălalt din cele două chip-
uri RAM 1Kx4. Astfel, 2K = 211 adrese, cele ce au bitul A10 = 1 (bitul al 11-lea) selectează un chip
RAM 1Kx4, iar celelalte 211 adrese ce au A10 = 0 selectează celălalt chip RAM 1Kx4. Combinaţiile
biţiilor A9... A0 realizează cele 210 adrese ce adresează pe fiecare din cele două chip-uri RAM 1Kx4.

6
 Extinderea lungimii cuvântului de ieşire se realizează prin punerea în paralel a mai multor chip-
uri până la obţinerea lungimii cuvântului dorit. În acest caz, semnalele de adresare şi setare sunt
comune pentru chip-urile conectate în paralel. Fie, de exemplu, realizarea unei capacităţi de 1Kx32
folosind tipul de chip RAM 1024x8. Pentru aceasta se foloseşte schema din figura 7 de mai jos:

Fig. 7 – Modul de memorie RAM 1Kx32, prin extindere lungime cuvânt, realizat cu 4 chip-uri tipul RAM
1024x8.

7
8