Systèmes Logiques

Chapitre IV:

Les circuits séquentiels

IV.1. Introduction:
Dans les circuits combinatoires, l'état de la sortie ne dépend que de l'état présent des entrées.
Dans les circuits séquentiels, l'état de la sortie dépend, en plus de l'état présent des entrées, de
l'état précédent de la sortie, ce qui veut dire qu'il faut intervenir le temps.

Si X n1 est la sortie d'un circuit séquentiel d'entrées e0, …, ep-1 à l'instant tn-1

X n est la sortie à l'instant tn

Alors, d'après la définition du circuit séquentiel
X n  f (e0 , ... , e p 1 , X n1 )

Tous les systèmes séquentiels sont construits autour des bascules (Flip-Flop) appelées aussi
bistables.
Une bascule est un circuit possédant deux états stables. Elle peut basculer d'un état vers
l'autre sous l'effet d'une action externe.

Chaque bascule possède deux sorties complémentaires Q et Q

Les deux états stables d'une bascule sont:

 Etat I: Q  0 ; Q  1 : c'est l'état "0" ou état de repos

 Etat II: Q  1 ; Q  0 : c'est l'état "1" ou état de travail

IV.2. Bascule RS:

C'est une bascule qui possède deux entrées R et S telles que:
 R: Reset : mise à l'état de repos (mise à 0)
 S: Set : mise à l'état de travail (mise à 1)

44
S.L-Iset Kass-Dép Elec-JLALI. F
 Systèmes Logiques

R
Q

S
Q

Le schéma bloc de la bascule RS est:

Q
R
RS
S
Q
Soient:
Qn  Q(t n ) : L'état de la sortie Q avant de mettre R et S
Qn1  Q (t n1 ) : L'état de la sortie Q après avoir mis R et S

La table de vérité est alors :

R S Qn+1
1 1 Qn  Conservation de l'état des sorties
0 1 1  Set: mise à "1"
1 0 0  Reset: mise à "0"
0 0 Indét  Etat indéterminé

La combinaison R=S=0 conduit à une indétermination de l'état des sorties et est donc
inutilisable.
La bascule RS présente deux inconvénients:
 La commande simultanée par deux entrées
 L'indétermination da la sortie pour R=S=0

IV.3. Bascule RSH:

S
Q

Q
R
45
S.L-Iset Kass-Dép Elec-JLALI. F
 Systèmes Logiques

S Q

H RSH
R Q

Le signal H est appelé signal ou impulsion d'horloge.

On note:
Qn : L'état de la sortie Q avant le signal de commande H

Qn 1 : L'état de la sortie Q après le signal de commande H

 Si H=0 : la bascule conserve son état Qn1  Qn : on dit que la bascule est bloquée, la
sortie Q est indépendante des éventuels changements de R et S
 Si H=1 : la bascule prend un nouvel état suivant la table suivante:

S S
Q
H=1
R
Q
R

S R S R Qn 1
0 0 1 1 Qn
1 0 0 1 1
0 1 1 0 0
1 1 0 0 Indét

Ainsi:

S R Qn 1
0 0 Qn
1 0 1
0 1 0
1 1 Indét

46
S.L-Iset Kass-Dép Elec-JLALI. F
 Systèmes Logiques

La bascule RSH peut avoir deux entrées de forçage:

 Clear: RAZ: Remise A Zéro: cette entrée met obligatoirement la sortie Q à 0, quelque
soient les entrées R et S, quand elle passe à 0.
 Preset: RAU: Remise A Un: cette entrée met obligatoirement la sortie Q à 1, quelque
soient les entrées R et S, quand elle passe à 0.

RAU

S
Q

Q
R
RAZ

RAU

S Q
H RSH
R Q

RAZ
Remarque:
En fonctionnement normal, ces deux entrées sont maintenues à 1.

IV.4. Bascule T:

47
S.L-Iset Kass-Dép Elec-JLALI. F
 Systèmes Logiques

T T
Q

La bascule T peut être obtenu à partir de la bascule RS en réinjectant les sorties Q et Q

comme entrées.

On suppose qu'initialement Q  1 ; Q  0 ( Qn  1 )

Si T=0 alors Q  1 ; Q 0 ( Qn1  Qn )

Si T=1 alors Q  0 ; Q 1 ( Qn2  Qn1 )

Si T=0 alors Q  0 ; Q 1 ( Qn3  Qn 2 )

Si T=1 alors Q  1 ; Q 0 ( Qn4  Qn3 )

Si T=0 alors Q  1 ; Q 0 ( Qn5  Qn 4 )

Ainsi:

lorsque l'entrée T passe à 1, Qn1  Qn

lorsque l'entrée T passe à 0, Qn1  Qn
L'état de la bascule est inversé à chaque cycle d'horloge. D'où, le diagramme de temps
(Timing) suivant:

T
1

Q
1

48
S.L-Iset Kass-Dép Elec-JLALI. F
 Systèmes Logiques

IV.5. Bascule JK à déclenchement du front du signal H:

(JK edge triggered Flip-Flop)

La bascule JK permet de lever l'indétermination de l'état de la sortie de la bascule RS et ceci

en réinjectant les sorties Q et Q comme le montre la figure ci-après:

RAU

RAZ

Le schéma bloc est

RAU

J Q

H JK
K Q

RAZ

IV.5.1. Table de vérité:

J K Qn 1
0 0 Qn
0 1 0
1 0 1
1 1 Qn

49
S.L-Iset Kass-Dép Elec-JLALI. F
 Systèmes Logiques

L'entrée J st une entrée de mise à 1, l'entrée K est une entrée de mise à 0.

Il n'y a pas d'indétermination de l'état de la sortie.

IV.5.2. Table de transition:

La table de transition donne les états dans lesquels doivent être les entrées J et K pour obtenir
chacune des quatre transitions possibles de la sortie Q.
A partir de la table de vérité, on peut construire la table de transition de la bascule JK. En
effet:
 Pour obtenir la transition 0  1 de la sortie Q, on peut avoir:
 J=K=1 qui inverse l'état de la bascule
 J=1 et K=0 qui charge 1 à l'état de la bascule
 J=1 et  K
 Pour obtenir la transition 1  0 de la sortie Q, on peut avoir:
 J=K=1 qui inverse l'état de la bascule
 J=0 et K=1 qui charge 0 à l'état de la bascule
  J et K=1
 Pour obtenir la transition 1  1 de la sortie Q, on peut avoir:
 J=K=0 qui conserve l'état de la bascule
 J=1 et K=0 qui charge 1 à l'état de la bascule
  J et K=0
 Pour obtenir la transition 0  0 de la sortie Q, on peut avoir:
 J=K=0 qui conserve l'état de la bascule
 J=0 et K=1 qui charge 0 à l'état de la bascule
 J=0 et  K
Ainsi, la table de transition est:

Qn Qn 1 Jn Kn
0 0 0 
0 1 1 
1 0  1
1 1  0

50
S.L-Iset Kass-Dép Elec-JLALI. F
 Systèmes Logiques

IV.6. Bascule D:
Une bascule D est obtenue à partir de la bascule JK en envoyant simultanément une donnée
sur l'entrée J et son inverse sur l'entrée K.

RAU

D J Q
H H JK
Q
K

RAZ

RAU

D Q
D
H Q

RAZ

Rappelons la table de vérité de la bascule JK:

J K Qn 1
0 0 Qn
0 1 0
1 0 1
1 1
Qn
Ainsi, nous pouvons écrire:
 Dn=1  Jn=1 ; Kn=0  Qn+1=1
 Dn=0  Jn=0 ; Kn=1  Qn+1=0

51
S.L-Iset Kass-Dép Elec-JLALI. F
 Systèmes Logiques

Ce qui peut se résumer par

Qn+1=Dn
Ainsi, l'état de la bascule pendant l'intervalle (n+1) est égal à la valeur de l'entrée D pendant
l'intervalle (n).
Une bascule D agit comme une unité à retard pour laquelle la sortie suit l'entrée avec un
cycle de retard.

52
S.L-Iset Kass-Dép Elec-JLALI. F