BALOTARIO 4: MEMORIAS…2018

1. LAS PRESTACIONES DEL SISTEMA DE MEMORIA, POR QUE FACTORES ESTAN

DETERMINADAS :

. La propia eficacia de la organización de la jerarquía de memoria.

. La organización del bus de memoria.
. Las prestaciones de la memoria DRAM.

2. INDIQUE LAS FASES OPERACIÓN DE LECTURA DE UNA CELDA DE MEMORIA.

. Acceso a una fila de celdas: Se situa en la dirección de la fila en las líneas de

dirección de la memoria y se valida mediante la señal RAS.
. Acceso a columna: Se situa la dirección de la columna en las líneas de memoria y se
valida cuando la señal CAS pasa a nivel bajo.
. Precarga: Se precarga la matriz de celdas para la siguiente operación de memoria

3. EXPLIQUE FPM DRAM:

Se mantiene constante la dirección de fila y se leen consecutivamente los datos de varias

columnas desde los amplificadores. Este modo de acceso a pagina se mantiene en las
arquitecturas DRAM

4. LA DIFERENCIA IMPORTANTE ENTRE LAS MEMORIAS SRAM Y DRAM:

. MEMORIA SRAM: (6 transistores/bit), aproximadamente es mayor. Ademas el

consumo y el coste de las memorias SRAM son mayores que los de las memorias
DRAM. Son mas rapidos.
. MEMORIA DRAM: (1 transistor por bit), los circuitos integrados de memoria tienen
una mayor capacidad . El consumo y el costo es menor que las memorias SRAM.
Utilizadas para configurar la memoria principal de los computadores.

5. COMO SE CARACTERIZAN LAS PRESTACIONES DE LA MEMORIA.

. ANCHO DE BANDA: Es el numero de bytes por unidad de tiempo que es capaz de

transferir el sistema de memoria .
 . LATENCIA: Es el tiempo que transcurre desde que el procesador inicia el acceso a
memoria situando la dirección del dato en las líneas correspondientes hasta que la
memoria proporciona dicho dato.

6. CUALES SON LOS CAMPOS QUE SE PUEDEN DISTINGUIR EN LAS DIRECCIONES DE

MEMORIA PRINCIPAL Y LA MEMORIA CACHE.

.Direccion de memoria Principal: Se configura a partir de circuitos de memoria

DRAM.
. Direcciones de memoria Cache: Se implementan con tecnología SRAM, siendo mas
rapidos que las memorias DRAM.

7. COMO ESTA ORGANIZADA LA CACHE COMPLETAMENTE ASOCIATIVA.

Organizada como un solo conjunto, por lo que N(conjunto)=0 y N(via)=0. En este caso
se establece una correspondencia asociativa entre el campo marca. Que esta
formado por todos los bits de la dirección de memoria principal(excepto los bits que
indican la posición del byte en la línea.).

8. COMO SE PUEDE MEJORAR LAS PRESTACIONES DE LA JERARQUIA DE MEMORIA.

. Tecnicas para reducir la tasa de fallos.

. Inclusion de recursos como las caches de victimas (pseudoasociativas).
. Nivel programación: técnica de pre-captacion mezcla de arrays, fusión de bucles
operaciones con sub matrices.

9. ATRAVEZ DE LOS AÑOS HAN APARECIDO DIVERSAS ARQUITECTURAS DE LA

MEMORIA DRAM PARA CONFIGURAR LA MEMORIA PRINCIPAL QUE MEJORA
OFRECE.

La mejora de prestaciones que ofrecen esta relacionada fundamentalmente con el

ancho de banda que proporcionan los circuitos de memoria mas que con los tiempo
de acceso , que disminuyen mucho mas lentamente y a un ritmo mejor que la
velocidad de los procesadores.

10. COMO SE LLEVA ACABO LA TRANSFERENCIA DE DATOS ENTRE EL PROCESADOR Y LA

MEMORIA.

Se lleva acabo intercambiando una serie de señales de datos , direcciones y control a

lo largo de uno o varios ciclos de reloj. A ese conjunto de ciclos entre el procesador y
la memoria se denomina ciclo de bus.