Microelectrónica

Tema 0: Introducción

Microelectrónica

l Rama de la Electrónica dedicada al diseño y

desarrollo de dispositivos electrónicos
extremadamente pequeños y que consumen
muy poca energía.
l Se emplea con frecuencia como sinónimo de la
tecnología de los circuitos integrados.
l Pero también incluye los circuitos híbridos y los
MCM.

1
 Microelectrónica
l Permite la fabricación de:
− Resistencias.
− Condensadores.
− Transistores.
l No suele ser práctico integrar inductancias:
− Ocupan demasiado.
− Sólo en circuitos de muy alta frecuencia (radio).
l Los circuitos sintonizados se logran con el uso
de componentes piezoeléctricos.

Circuitos híbridos (I)

lCircuito miniaturizado formado por una mezcla
de componentes discretos y circuitos integrados
sobre un mismo sustrato, normalmente cerámico.
lSe usan como un componente más del circuito
impreso.
Incluyen componentes que no pueden integrarse:
l

magnéticos, cristales, grandes condensadores...

l Dos tipos:
− De película gruesa.
− De película fina.

2
 Circuitos híbridos (II)
l Película gruesa:
− Es la tecnología más usada para la interconexión
en circuitos híbridos.
− Conexiones y resistencias se imprimen a través de
pantallas usando tintas o pastas conductoras.
− Los tamaños y tolerancias que pueden obtenerse
son algo mayores que con la tecnología de película
fina, pero queda compensado por su versatilidad.
− Es posible fabricar circuitos multicapa imprimiendo
capas aislantes entre medias.
− Las tolerancia se pueden mejorar con cortes
realizados con láser (laser trimming).

Circuitos híbridos (III)

l Película fina:
− Deposición por evaporación física por rayo de
electrones.
− “Sputtering” o esparcido.
− Deposicion química en fase de vapor
l Permite un control fino de las dimensiones y los
detalles.
l Tiene limitaciones en cuanto al tamaño de los
componentes a los que se puede aplicar.

3
 Circuitos híbridos (IV)
l Ejemplos de conexiones y componentes en
circuitos híbridos:

Circuitos híbridos (V)

l Ejemplos de circuitos híbridos:

4
 Módulos multi-chip
l MCM: Multi Chip
Module.
l Varios circuitos
integrados en un
mismo encapsulado.
l Por ejemplo:
Microprocesadores
multinúcleo y su
caché.

Historia de la Microelectrónica (I)

l El desarrollo de los CI
está muy ligado al de los
computadores.
l El Z3 (Konrad Zuse,
1941): 1ª máquina
programable
completamente
automática.
l 2300 relés, 22 bits, reloj
de 5 Hz. Aritmética en
coma flotante.

5
Historia de la Microelectrónica (II)
l 1945: el 1er "bug“
(bicho).
l Lo identificó Grace
Murray Hopper en el
Mark I.
l Una polilla atrapada
en un relé.
l Desde entoces todos
los programas pasan
por el “debugging”.

Historia de la Microelectrónica (III)

l ENIAC: supuso un hito al
ejecutar por 1ª vez código
máquina.
l 167 m², 17.468 válvulas, 27
Tm, medía 2,4 m x 0,9 m x 30
m, 160 kW.
l Elevaba la temperatura de la
sala hasta los 50ºC.
l Era poco fiable ya que las
válvulas se fundían
continuamente.

6
 Historia de la Microelectrónica (IV)
l 1947: el primer
transistor de contacto.
l Laboratorios de la
Bell Telephone.
l Premio Nobel para
Bardeen, Brattain y
Shockley.
l En 1949 aparecen los
primeros transistores
bipolares (BJT).

Historia de la Microelectrónica (V)

l La “Tiranía de los números”:
− En los 50, con los nuevos transistores era posible
construir circuitos mucho más complejos.
− Pero cada componente se conectaba a otro
mediante cables soldados a mano.
− La longitud de los cables ralentizaba los circuitos y
era casi imposible que no hubiese soldaduras
defectuosas.
− La complejidad de los circuitos que podían
realizarse físicamente estaba limitada.

7
Historia de la Microelectrónica (VI)
l Verano de 1958: Jack Kilby
está sin vacaciones por ser “el
nuevo” en los laboratorios de
Texas Instruments.
l Trabaja en un proyecto para
reducir el tamaño de los
circuitos, aunque no le gusta el
camino elegido por TI.
l Como está solo, decide probar
su propia solución: fabricar el
circuito y todos sus
componentes del mismo
monolito de Si y... funciona.

Historia de la Microelectrónica (VII)

l Jack Kilby recibió el

premio Nobel en 2000
por su invención.
l También lideró el equipo
que desarrolló la primera
calculadora electrónica
de mano, fabricada por
Texas Instruments en
1967.

8
Historia de la Microelectrónica (VIII)
l El circuito de Kilby tenía
problemas de orden
práctico.
l Robert Noyce presentó
su propia idea de circuito
integrado medio año
más tarde.
l Resolvía varios de ellos,
principalmente cómo
interconectar los
componentes.
l Lo logró añadiendo una
capa final de metal.

Historia de la Microelectrónica (IX)

l Esto dejó el circuito
integrado listo para su
producción en masa.
l Noyce fue cofundador de
Fairchild Semiconductor
e Intel.
l Se le considera
coinventor del circuito
integrado.

9
 Historia de la Microelectrónica (X)
l 1960: aparece la tecnología bipolar:
− La primera familia lógica con éxito comercial.
− Primera revolución de los CI.
− Permitió una gran densidad de integración.
− Dominó el mercado hasta los años 80.
l 1970: tecnología MOS:
− El concepto de transistor MOS existía desde 1925,
pero era difícil de fabricar.
− La primera en utilizarse fue la CMOS, pero las
limitaciones tecnológicas no la hacían práctica.

Historia de la Microelectrónica (XI)

l 1970: tecnología MOS:
− La primera tecnología MOS usada a gran escala:
PMOS.
− En 1970 Intel inicio la 2ª revolución de los CI con el
1er microprocesador: el 4004 (4 bits) y la continuó
en 1974 con el 8080 (8 bits) ambos de tecnología
NMOS.
− El problema de la tecnología NMOS era su alto
consumo.
− En 1970 también aparece la 1ª memoria de gran
densidad (1 kbit).

10
Historia de la Microelectrónica (XII)
l Hoy en día la tecnología más usada es la
CMOS (>80%). sus principales características
son su bajo consumo y su robustez.
l También se han desarrollado otras tecnologías:
− BiCMOS: combina la tecnología MOS y la bipolar.
− ECL (Emitter Coupled Logic): basada en etapas
diferenciales.
− Arseniuro de Galio.
l Suelen reservarse para aplicaciones de alto
rendimiento y muy alta frecuencia.

Circuitos integrados
l Fabricados sobre obleas de un monocristal de
silicio de alta pureza.
l Etapas:
− Formación de película.
− Fotolitografía.
− Dopado con impurezas.
− Pruebas.
− Encapsulado.

11
 Circuitos integrados
l Formación de una película:
− Generación de una película de óxido de silicio
sobre la superficie de la oblea.
l Eliminación selectiva de la película de óxido por
métodos fotolitográficos.
− Deposición de un barniz fotosensible sobre la capa
de óxido.
− Exposición a luz UV a través de una máscara.
− Las zonas expuestas son eliminadas durante el
revelado.
− La oblea se ataca con un ácido que elimina el óxido
no protegido.

Circuitos integrados
l Dopado del silicio:
− Los átomos del elemento dopante se incorporan a
las zonas donde el óxido no protege al silicio.
− El proceso se puede producir por difusión o
implantación iónica.
l Crecimiento de una nueva capa de silicio y
repetición del proceso.
− Se crean nuevas capas de silicio y se repite el
proceso para generar estructuras complejas como
transistores.

12
 Circuitos integrados
l Metalización:
− Creación de contactos.
− Los contactos se crean también con técnicas de
fotolitografía.
− En el caso de circuitos complejos pueden
necesarias varias capas de metalización.
l Pasivación
− El CI se protege pasivándolo con un recubrimiento
de vídrio

Preparación del silicio

l Los CC.II. se fabrican a partir de monocristales casi
perfectos de Si ultrapuro (>99.99999% o 7N+)
cortados en obleas (wafers).
l El Si (26%) junto con el O (49%) son los elementos
más abundantes de la corteza terrestre. La inmensa
mayoría de las rocas son silicatos.
l Aun así, tardó en descubrirse (Berzellius, 1824)
debido a su alta reactividad. En estado líquido llega a
reaccionar con todos los elementos conocidos.
l Por ello resulta difícil de obtener y mantener puro.

13
 Preparación del silicio
l La mayor parte de la producción se dedica a la
fabricación de acero.
l A este Si en bruto (raw) se le denomina de grado
metalúrgico (99%) o MG-Si. En 2006 se producían 4
MTm/año.
l Se obtiene por reducción con carbono del SiO2
(cuarzo), que es abundante en estado casi puro:
l SiO2 + 2C + 2000ºC → Si + 2CO
l Se usa un horno de arco con electrodos de grafito y
forrado con coque y alimentado con coque y arena de
cuarzo.

Preparación del silicio

l También se añaden
aditivos para evitar la
formación de SiC que
inutilizaría el producto
y el horno.
l Para fabricar
semiconductores el
MG-Si debe
purificarse hasta
1.000.000.000 de
veces.

14
 Preparación del silicio
l 1º, el Si se convierte en SiHCl3:en un reactor de
“cama de fluido”:
l Si + 3HCl + catalizador + 300ºC→ SiHCl3 + H2
l El Triclorosilano obtenido es mucho más puro que el
MG-Si. Se trata de un líquido que hierve a 31,8ºC.
l 2º, el SiHCl3 se destila para obtener hasta obtener
una altísima pureza.
l 3º, se consigue Si de alta pureza con el proceso
Siemens (1960) o como se denomina actualmente por
“Deposición Química de Vapor” (CVD: Chemical
Vapor Deposition.

Preparación del silicio

l Durante el proceso CVD se produce polisilicio dopado
del que crecerán los monocritales.
l El reactor de polisilicio consite en una vasija al vacío y
que contiene varillas de Si en “U” que
l Primero se calientan desde el exterior, desde los
1.000ºC el aumento de conductividad permite
continuar el calentamiento haciendo pasar corriente
eléctrica por las varillas.
l Cuando las varillas han alcanzado la temperatura de
reacción, se introduce una mezcla de Triclorosilano,
H2 y gases dopantes como AsH3 o PH3.

15
 Preparación del silicio
l Para mantener la presión constante (pocos
mbar) se evacúan constantemente los
productos de la reacción.
l El polisilicio se deposita sobre las varillas de Si
gracias a la reacción:
l SiHCl3 + H2 → Si + 3HCl
l Reacciones similares proporcionan cantidades
muy pequeñas, pero muy precisas, de As, P o
B que quedan incorporadas al polisilicio.

Preparación del silicio

16
 Preparación del silicio
l Aunque el proceso parece simple, no lo es:
− El Si debe mantenerse ultrapuro. Todos los materiales
(incluyendo gases) deben serlo también.
− Los reactivos son muy peligrosos:
l El AsH3 y el PH3 están entre las sustancias más tóxicas conocidas.
l El H2 y el SiHCl3 son muy inflamables si no directamente explosivos.
l Manejarlos y eliminar adecuadamente los residuos no es fácil ni
barato.
− El control no es fácil: mientras que el flujo de hidrógeno está
sobre 100 l/min, sólo se requieren ml/min de gases
dopantes y aun así las cantidades han de ser precisas y la
mezcla homogénea.
− Los carísimos reactivos deben aprovecharse al máximo.

Preparación del silicio

l El proceso es
lento(sobre 1 kg/hr) y,
por tanto, caro.
l Aun así, funciona y se
producen más de
40kTm/año de polisilicio.
l La mayor parte lo
consume en la
actualidad la industria
fotovoltáica.
l En 2007 se produjó la
“Gran Crisis del Si”.

17
 Preparación del silicio
l La concentración de impurezas en el Si obtenido es <
1 ppb.
l Las principales impurezas, aparte de las que se
utilizan en el dopaje, son el O (1018 cm-3) y el C (1016
cm-3).
l Obtener Si con bajo contenido en O es difícil, porque
el Si fundido sólo puede contenerse en cuarzo (SiO2)
y aun este material se disuelve lentamente,
contaminando el Si.

Silicio monocristalino
l Cualquier defecto en la
estructura cristalina
resulta fatal para un
dispositivo
microelectrónico.
Polisilicio amorfo l Es polisicio obtenido
contiene muchos
defectos y está formado
por muchos cristales
(policritalino).
l Es necesario obtener un
único cristal casi
Silicio cristalino perfecto.

18
 Defectos en un cristal
l Un cristal puede tener muchos tipos de defectos y
pueden producirse más durante su procesamiento.
l Los defectos causan pérdidas eléctricas y empeoran
las características de los dispositivos.

Fabricación de monocristales (I)

l Crecimiento de cristales
Czochralski (CZ).
l El cristal se genera “tirando” de
una semilla sumergida en Si justo
por encima del punto de fusión
(1417ºC).
l La velocidad de extracción y el
perfil de temperatura determinan
el diámetro.
l El resto de variables determinan
su calidad y homogeneidad.
l El proceo tiene tanto “arte” como
ciencia.

19
 Fabricación de monocristales (I)
l En el proceso tiene gran importancia el fenómeno de
la segregación de las impurezas.
l Las impurezas rebajan el punto de fusión del Si, por lo
que tienden a quedarse en el fluido y eliminarse del
cristal.
l Esto tiene dos caras:
− Por un lado permite refinar (purificar) aún más el Si.
− Por otro provoca que el dopado no sea homogéneo
a lo largo del diámetro del cristal.
l Esto tiene implicaciones en la velocidad de extracción
y en los elementos que pueden usarse como
dopantes.

Fabricación de monocristales (II)

l Se usan sólo aquellos
elementos con un bajo
coeficiente de
segregación.
l P, As, B.

20
 Fabricación de monocristales (III)

Crystal puller and rotation mechanism

Crystal seed

Single crystal silicon Molten polysilicon

Quartz crucible Heat shield

Carbon heating
element Water jacket

Figure 4.10

Fabricación de monocristales (IV)

21
 Fabricación de monocristales (V)
l Monocristal de Si obtenido por el método CZ.

Photograph courtesy of Kayex Corp., 300 mm Si ingot

Fabricación de monocristales (VI)

l Un proceso alternativo es el de la “Zona Flotante”.
l Puede usarse tanto para el refino como para el
crecimiento de un cristal.

22
 Fabricación de monocristales (VII)
l Los dopantes y otras impurezas rebajan el punto de
fusión de Si.
l Por tanto el cristal se empobrece en impurezas que
quedan en el líquido.
l Eliminado la última capa en sucesivas pasadas se
puede refinar aun más el Si.

Fabricación de monocristales (VIII)

l Crecimiento de cristal en Zona flotante:
Gas inlet (inert)

Chuck
Polycrystalline rod (silicon)

Molten zone

Traveling RF coil
RF

Seed crystal
Chuck
Inert gas out

23
 Pasos básicos preparación obleas (Wafers)

Marcado
Marcado yy lijado
lijado del
del
Crecimiento
Crecimiento cristal
cristal borde
borde Limpieza
Limpieza

Conformado
Conformado Atacado
Atacado Inspección
Inspección

Corte
Corte obleas
obleas Pulido
Pulido Empaquetado
Empaquetado

Planos Cristalográficos
l En un cristal pueden definirse planos cristalográficos
que contienen todos los nodos de la red.
l Estos cristales se identifican por índice de Miller.
l Para fabricar semiconductores, el Si debe cortarse
siguiendo sus planos cristalográficos.
Z Z Z

Y Y Y

X X X
(100)
(110)
(111)

24
 Eliminación de la capa exterior

Preparación del cristal para amolar

Amolado del diámetro

Aplanado del lateral

Sierra de diámetro interno

Sierra

25
Cristal original y detalle del corte

Marcado de la oblea

1234567890

Notch Scribed identification number

26
 Identificación plano cristalográfico

Atacado químico de la superficie para restaurar los daños

ocasionados por el corte

27
Tamaños de oblea típicos (uP de 1.5 x 1.5 cm )

88 die
200-mm wafer
232 die
300-mm wafer

Pulido

28
 Pulidora de doble cara

Upper polishing pad

Wafer

Slurry

Lower polishing pad

Figure 4.26

Medidas de calidad

• Dimesiones físicas
• Planitud
• Microrrugosidades
• Contenido en
oxygeno
• Defectos del cristal
• Particulas
• Resistividad
volumétrica.

29
 Principales pasos del
procesoMOS
UV light

Mask
oxygen
exposed
Silicon dioxide photoresist photoresist
oxide
Silicon substrate
Oxidation Photoresist Mask-Wafer Exposed Photoresist
(Field oxide) Coating Alignment and Exposure Photoresist Develop

RRFF
RF
RF

PPoo
Po

wwee
Po

we

rr
we

Dopant gas
r

Ionized CCl4 gas

r

Ionized oxygen gas

Ionized CF4 gas Silane gas
photoresist oxygen

te
oxide oxide oxide

ga
polysilicon

ly
gate oxide

po
Oxide Photoresist Oxidation Polysilicon Polysilicon
Etch Strip (Gate oxide) Deposition Mask and Etch
CF4 or C3F8 or CHF3 O3
CF4+O2 or CL2
Scanning
ion beam
Contact Metal
silicon nitride holes contacts
t

top nitride
sis

G
drain
re

G G G
ox
S D S D S D S G D S D

Ion Active Nitride Contact Metal

Implantation Regions Deposition Etch Deposition and
Used with permission from Advanced Micro Devices Etch

Proceso CMOS
Pasos en la fábricas de obleas:
Difusión
Fotolitografía
Atacado
Implante Iónico
Películas Finas
Pulido

30
 Procesado típico de las obleas en
una fábrica de CI CMOS sub-
micrónicos
Wafer Fabrication (front-end)

Wafer Start

Unpatterned Thin Films Polish

Wafer

Completed Wafer Diffusion Photo Etch

Test/Sort Implant

Used with permission from Advanced Micro Devices

Esquema simplificado de un
horno de alta temperatura para
Thermocouple
óxidos
Temperature
Temperature measurements Gas flow
Gas flow
controller controller Process gas
controller controller

Quartz tube

Heater 1
Temperature-
setting voltages
Heater 2
Three-zone
Heating
Heater 3 Elements

Exhaust
Pressure
Pressure
controller
controller

31
 Esquema simplificado de un
módulo de procesador
fotolitigráfico
Wafer Stepper
(Alignment/Exposure System)
Vapor Resist Develop- Edge-Bead
Load Station Prime Coat Rinse Removal Transfer Station

Wafer
Cassettes Wafer Transfer System

Soft Cool Develop Hard

Bake Plate Resist Bake
For some
Photoresists

Esquema simplificado de un
atacador seco de plasma
Gas distribution baffle Etchant gas (e.g.HF)
entering gas inlet High-frequency energy
Anode electrode
RF coax cable
Photon
Electromagnetic field
(confines plasma) Glow discharge
e
- λ
Free electron -
e (plasma)

Vacuum gauge
Ion sheath e
- Wafer

Cathode electrode
+ R
Chamber wall
Flow of byproducts and
process gases
Positive ion Radical
chemical
Exhaust to
vacuum pump
Vacuum line

32
 Esquema simplificado de un
implantador de iones

Gas cabinet
Ion source
+70 to
+300 kV Filament
Mass resolving slit
Plasma
Acceleration column
Insulator Extraction assembly
Beamline tube
Analyzing magnet

Ion beam
Process chamber
Lighter ions

Heavy
ions
Insulator Scanning
disk
Graphite

+20 to +250 kV Ground Potential

Esquema simplificado de un sistema de

procesado CVD
Gas inlet

Process chamber Capacitive-

coupled RF
input

Chemical vapor deposition

Wafer
Susceptor

Exhaust

Heat lamps
CVD cluster tool

33
 Reacciones químicas CVD
• SiH4(gas) + O2(gas) Ł SiO2(solid) + 2H2 (gas)
• SiH4(gas) + H2(gas) +SiH2(gas) Ł 2H2(gas) + PolySilicon (solid)

Continuous gas flow

Diffusion of
reactants
Boundary layer

Deposited film

Silicon substrate

Sección de un circuito CMOS de 0.18

µm
Passivation layer
Bonding pad metal
ILD-6

ILD-5
M-4

ILD-4

M-3

ILD-3

M-2

ILD-2

M-1
Via
ILD-1

Poly gate
LI metal LI oxide

n+ p+ p+ STI n+ n+ p+

n-well p-well

p- Epitaxial layer

p+ Silicon substrate

34
 Metalizaciones de un chip

Micrograph courtesy of Integrated Circuit Engineering

Sección de un circuito integrado

Wiring Layers

Wiring Layers

Wiring Layers

Vias through Passivating

Layers

CMOS Devices

35
 Sección de un microprocesador AMD
Surface Passivation Layers
SiO2 (500nm) + Si3N4 (200 nm)

Metal Layer #6

Metal Layer #5

Metal Layer #4

Metal Layer #3

Metal Layer #2

Metal Layer #1

Isolation Trench PolySi Gate Contact

Ley de Moore
En 1965, Gordon Moore predijo que el número de
transistores que podrían integrarse en una pastilla
se doblaría cada 14 o 18 meses.
Increíblemente visionario: la barrera del millón de
transistores se cruzó en los 80.
2300 transistores, 1 MHz clock (Intel 4004) - 1971
16 millones de transistores (Ultra Sparc III)
42 millones, 2 GHz clock (Intel P4) - 2001
140 millones de transistores (HP PA-8500)

36
 Evolución de los CI

Evolución de los circuitos entre 1960 y principios de los 90:

Reducción de los detalles: 0,7X/3 años.
Incremento del tamaño del chip: 16% anual.
“Creatividad” en los diseños.

Ley de Moore en los microprocesadores

Los transistores de doblan cada 2 años

1000

100
Average
2X every 1.96 years
Transistors (MT)

10
Pentium® proc
1 486
386
0.1 286
8085 8086
0.01 8080
8008
4004
0.001
1970 1980 1990 2000 2010
Year
Courtesy, Intel

37
 Evolución capacidad chips
DRAM
human memory
100000000
human DNA
64,000,000

10000000
4X cada 3 años 16,000,000 0.07 µm
4,000,000
0.1 µm
1000000 1,000,000
K b it c a p a c ity /c h ip

0.13 µm
256,000 0.18-0.25 µm
book
100000
64,000
0.35-0.4 µm
16,000
10000 0.5-0.6 µm
4,000 encyclopedia
0.7-0.8 µm
1000 1,000 2 hrs CD audio
1.0-1.2 µm 30 sec HDTV
256
100 1.6-2.4 µm
64
page
10
1980 1983 1986 1989 1992 1995 1998 2001 2004 2007 2010

Year

Crecimiento del tamaño del

chip
Crece un 14% para satisfacer la Ley de Moore

100
Die size (mm)

P6
486 Pentium ® proc
10 386
286
8080 8086
8085 ~7% growth per year
8008
4004 ~2X growth in 10 years

1
1970 1980 1990 2000 2010
Year
Courtesy, Intel

38
 Frecuencia de reloj
Se dobla cada 2 años

10000

1000 2X every 2 years

Frequency (Mhz)

P6
100
Pentium ® proc
486
10 8085 386
8086 286

1 8080
8008
4004
0.1
1970 1980 1990 2000 2010
Year
Courtesy, Intel

Microprocesador Intel 4004

1971
1 MHz, 5V
5k
componentes

39
Intel Pentium

1994
100 MHz, 3.3V
3M componentes

Pentium III

40
 Intel Pentium IV

1999
1.2 GHz, 1.8V
42M
componentes

Tamaño mínimo de los detalles

Datos históricos y previsiones

Actualmente el límite actual está en los 25nm de longitud de canal
de un MOS.

41
 Estado de Arte:
microprocesadores avanzados

Tamaño mínimo de los detalles de un

CI

42
 Estructuras de escala ultra-
pequeña

En 1990 IBM demuestra la litografía a escala de Å.

La tecnología parece capaz de fabricar dispositivos mucho más
pequeños que los límites conocidos actuales.

Disipación de potencia
La potencia consumida continúa incrementándose
100
Mainframe Chips
P6
(liquid cooled) Pentium ® proc
Power (Watts)

10
486
8086 286
386
8085
1 8080
8008
4004

0.1
1971 1974 1978 1985 1992 2000
Year

Eliminar el calor es el problema inmediato (2003)

Courtesy, Intel

43
 Densidad de potencia
10000
Rocket
Power Density (W/cm2)

Nozzle
1000
Nuclear
100
Reactor

8086
10 4004 Hot Plate P6
8008 8085 386 Pentium® proc
286 486
8080
1
1970 1980 1990 2000 2010
Year

Demasiado elevada para mantener las uniones frías

Courtesy, Intel

Productividad de los
10,000
diseñadores 100,000

Logic Tr./Chip
Logic Transistor per Chip (M)

1,000 10,000
Tr./Staff Month.
(K) Trans./Staff - Mo.

100 1,000
Complexity

Productivity

10 58%/Yr. compounded 100

Complexity growth rate

1 10

x x
0.1 1
xx 21%/Yr. compound
xx x
x Productivity growth rate
0.01 0.1

0.001 0.01
1989

1991

1993

1995

1997

1999

2001

2003

2005
1981

1983

1985

1987

2007

2009

La complejidad aumenta más rápido que la productividad

Courtesy, ITRS Roadmap

44
 Continuará la progresión CMOS

En la actualidad los CI se enfrentan a:

Problemas para evacuar calor.
Problemas límites litografía.
Efectos cuánticos.
Complejidad de los diseños.
Es posible que se necesite un salto tecnológico.

Previsiones SIA
Year 1999 2002 2005 2008 2011 2014
Feature size (nm) 180 130 100 70 50 35
Mtrans/cm2 7 14-26 47 115 284 701
Chip size (mm2) 170 170-214 235 269 308 354
Signal pins/chip 768 1024 1024 1280 1408 1472
Clock rate (MHz) 600 800 1100 1400 1800 2200
Wiring levels 6-7 7-8 8-9 9 9-10 10
Power supply (V) 1.8 1.5 1.2 0.9 0.6 0.6
High-perf power (W) 90 130 160 170 174 183
Battery power (W) 1.4 2.0 2.4 2.0 2.2 2.4

For Cost-Performance MPU (L1 on-chip SRAM cache; 32KB/1999

doubling every two years)

http://www.itrs.net/ntrs/publntrs.nsf

45
 No sólo aumenta la escala de
integración de los
microprocesadores
Cell
Phone

Small Power
Signal RF RF

Digital Cellular Market

(Phones Shipped) Power
Management

1996 1997 1998 1999 2000

Analog
Units 48M 86M 162M 260M 435M Baseband

Digital Baseband
(DSP + MCU)

(data from Texas Instruments)

46