Sunteți pe pagina 1din 12

UNIVERSIDAD NACIONAL DEL CALLAO

FACULTAD DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA

ESCUELA PROFESIONAL DE INGENIERÍA ELECTRÓNICA

CURSO: Sistemas Digitales

EXPERIENCIA: Biestables asíncronos y sincronos

PROFESOR: Utrilla Salazar Dario

ESTUDIANTE:

Rios Molina Michael Edwin

CÓDIGO:
1413220339
GRUPO HORARIO:

90G

FECHA:

13/04/2016

HORA:

8:00 a.m. – 10:30 a.m.

2016
Biestables asincronos y síncronos

I. INTRODUCCION

En el presente informe se desarrollara el análisis funcional de los biestables asíncronos


(Latchs) y Síncronos (flip-flops); los cuales representan los dispositivos fundamentales
para el diseño de registros, contadores, máquinas de estados, memorias y todo circuito
secuencial.

II. OBJETIVOS

A. Objetivos Generales

 Implementar los circuitos biestables asíncronos (Latch) y síncronos (flip-flop),


utilizando compuertas lógicas.
 La visualización del funcionamiento de cada uno de los biestables (Latchs t flip-
flops) utilizando leds como salidas.
 Implementar circuitos básicos con biestables.
 Adquirir la destreza para el montaje y cableado de los circuitos digitales en
prothoboard.
 Que aprendamos a utilizar los principios básicos para el análisis de circuitos
digitales secuenciales mediante simuladores y que tenga la capacidad de realizar la
detención de fallos, corregirlos y comprobar su buen funcionamiento.

B. Objetivos Específicos

 Para cada función lógica, implementar con circuitos integrados de tecnología TTL
(serie 74). Buscar la referencia correspondiente en los manuales adecuados.
 Se implementara como entrada DIPSWITCHs y como salidas lógicas LEDS.
 Implementar los circuitos correspondientes en prothoboard, analizar su
funcionamiento y comprobar sus estados, para luego apuntarlos en su respectiva
tabla de verdad.

III. RESUMEN
En este presente informe previo, tuve la necesidad de consultar el manual de TTL para
poder identificar el funcionamiento de cada pin que tienen los circuitos integrados
usados. También recurrí al programa de ISIS PROTEUS, para verificar primeramente los
estados de los circuitos propuestos para implementar en laboratorio, luego procedí a
hacer sus tablas de verdad de cada circuito propuesto respectivamente, y finalmente,
implementarlo en un prothoboard y comprobar el funcionamiento tanto teórico como
experimental.
IV. MARCO TEORICO
Entradas y salidas:
a. DIP SWITCH
Este tipo de interruptor se diseña para ser utilizado en un tablero similar al de circuito
impreso junto con otros componentes electrónicos y se utiliza comúnmente para
modificar/personalizar el comportamiento hardware de un dispositivo electrónico en
ciertas situaciones específicas. Fueron utilizados considerablemente en las viejas
tarjetas ISA (Acrónimo de Industry Standard Architecture). Los interruptores DIP son una
alternativa a los jumper. Su ventaja principal es que son más rápidos y fáciles de
configurar y cambiar y no hay piezas sueltas que perder. Se pueden considerar como
conjunto de interruptores minúsculos para ser insertados en circuitos impresos. El
encapsulado para los interruptores es el DIP donde la separación estándar entre patas
es de una décima de pulgada.
Los interruptores DIP son siempre interruptores de tipo palanca, en los cuales los
centrales tienen dos posiciones posibles "ON" o "OFF" (en vez de por intervalos) y
generalmente se puede ver los números 1 y 0. Las entradas lógicas manuales de un
sistema digital se implementa por lo general con un dipswitch y configurado por una red
PULL UP o PULL DOWN.

b. Diodos LEDs
Un led es un componente optoelectrónico pasivo y, más concretamente, un diodo que
emite luz.
Cuando un led se encuentra en polarización directa, los electrones pueden recombinarse
con los huecos en el dispositivo, liberando energía en forma

Fig.1: Configuración del Fig.2: Configuración del DIP Fig.3: DIP en físico.
DIP en estado “PULL en estado “PULL DOWN”.
UP”.

de fotones. Este efecto es llamado electroluminiscencia y el color de la luz


(correspondiente a la energía del fotón) se determina a partir de la banda de energía del
semiconductor. Por lo general, el área de un led es muy pequeña (menor a 1 mm2), y se
pueden usar componentes ópticos integrados para formar su patrón de radiación.
Comienza a lucir con una tensión de unos 2 Voltios.

Fig.4: Led en físico y su simbología. Fig.5: Polarización del led.


V. PREGUNTAS DEL INFORME PREVIO

1. Describir el concepto de Biestable Asíncrono, analice su funcionamiento y


mencione los tipos de latches.
Biestable.- Es un multivibrador capaz de permanecer en uno de dos estados posibles
durante un tiempo indefinido en ausencia de perturbaciones. Esta característica es
ampliamente utilizada en electrónica digital para memorizar información. El paso de un
estado a otro se realiza variando sus entradas.
Biestable Asíncrono.- Es un Biestable que solo tiene entradas de control, y el más
empleado es el Biestable RS.
Latch.- es un circuito electrónico Biestable asíncrono usara para almacenar información
en sistemas lógicos digitales. Un latch puede almacenar un bit de información, asimismo
los latches se pueden agrupar de tal manera que logren almacenar más de 1 bit. Los
latches son dispositivos que no tienen entrada de reloj y cuyo cambio en los estados de
salida es función del estado presente en las entradas y de los estados previos en las
salidas (retroalimentación). Existen dos tipos de latch: Latch D y Latch RS.
Latch D.- también conocido como latch transparente, debido a que el nivel presente en D
se almacenara en el latch en el momento en que la entrada Habilitar (EN), sea activada,
generalmente mediante un estado alto, es decir 1 (u ON).
Al tener dos entradas para el ingreso de datos (EN y D), tenemos 4 posibles
combinaciones. Cada combinación define el estado presente en Q.

D 1
U3 U1
Q
R1
222
LED-BIRY
NAND NAND

U4 U2
-Q
R2
EN 1 LED-BIRY
222
NAND NAND

Fig.6: Circuito Digital del Latch D.

Tabla obtenida al dar valores a cada una de las combinaciones con D Y EN.
Tabla reducida:

EN D Qn
0 0 Qn-1
0 1 Qn-1
1 0 0
1 1 1
Latch R-S.- Es el latch lógico más simple, donde R y S representan los estados
“reset” y “set” respectivamente. El latch construido mediante la interconexión
retroalimentada de puertas lógicas NOR, o también por puertas lógicas NAND
(aunque en este caso la tabla de verdad tiene salida lógica negativa para evitar la
incongruencia de los datos). El bit almacenado está presente en la salida marcada
como Q, y ̅𝑄 su complementación (valor negado de Q). Al tener dos entradas para
el ingreso de datos (S y R), tenemos 4 posibles combinaciones.

U5
R 1
Q
R3
222
LED-BIRY
NOR

U6
-Q
R4
S 0 NOR LED-BIRY
222

Fig.7: Circuito digital del Latch RS.

Tabla obtenida al dar valores a cada combinación posible del Latch RS.
R S Qn
0 0 Qn-1
0 1 1
1 0 0
1 1 indeterminado
El estado indeterminado, es un estado donde trata de restablecer e inicializar el
latch al mismo tiempo, provocando resultados inesperados.
2. Describe el concepto de Biestable síncrono, analice su funcionamiento y
describa los tipos de Flip flops convencionales.
Biestable síncrono.- también llamado flip-flop, es un Biestable que además de
tener entradas de control, posee una entrada de sincronismo o de reloj. En los
biestables síncronos las salidas cambian con las entradas y cuando se les aplica
una señal de reloj. Por tanto, las señales de salida están controladas por una
señal de sincronismo, validándose cuando es activada esta señal de sincronismo.
Cuando las señales se validan por un estado lógico (nivel alto o bajo) de la señal
de reloj, se dice que son activadas por nivel. Se produce validaciones de las
señales, cuando la señal de reloj cambia de estado, la cual son activadas por
flanco: flanco de subida (cambio de nivel, bajo a alto) y flanco de bajada (cambio
de nivel, alto a bajo).
Biestable RS síncrono.- El Biestable RS síncrono se obtiene partiendo del
Biestable RS asíncrono y añadiendo puertas AND a la entrada del circuito.
Cuando la entrada de reloj está a nivel 0, las salidas de las puertas AND son 0 y
por tanto, las entradas al circuito Biestable se bloquean a 0 y 0, manteniéndose
los valores de salida, cuando la entrada de reloj está a nivel 1, las salidas de las
puertas AND valen lo mismo que R y S, realizándose la función del Biestable.
Fig.8: Circuito digital del Biestable RS síncrono.

Ecuación característica del Flip-flop RS: Qn+1 = 𝑅̅ 𝑄𝑛 + 𝑅̅ 𝑆


Tabla obtenida al dar valores a cada combinación posible del flip-flop RS.
R S CLOCK Qn ̅̅̅̅
𝑄𝑛
0 0 Qn-1 ̅̅̅̅̅̅
𝑄𝑛−1
0 1 1 0
1 0 0 1
1 1 NP NP

NP: estado no permitido, es un estado donde trata de restablecer e inicializar el


latch al mismo tiempo, provocando resultados inesperados.
Biestable D síncrono.- En este tipo de biestables cuando la señal del reloj tiene
flanco de subida, la salida toma el valor de la entrada D, y mientras no haya una
señal de flanco generada por el reloj, la salida permanece invariable
(memorizada).
Se puede realizar este Biestable a partir del Biestable RS síncrono, con la entrada
R conectada a la señal invertida de D y la entrada S igual a la señal D.

Fig.9: Circuito digital del Biestable D síncrono.

Tabla obtenida al dar valores a cada combinación posible del Biestable D


síncrono:
D CLOCK Q 𝑄̅
0 0 1
1 1 0
Ecuación característica del flip-flop D: Qn+1= Q
Biestable JK.- Es versátil y es uno de los flip-flop más usados. Su funcionamiento
es idéntico al del Flip-flop (FF) RS en las condiciones SET, RESET y de
permanencia de estado. La diferencia está en que el FF JK no tiene condiciones
no validas como ocurre en el RS.

(1)

CLK
R10
222
P 0

U22
U24
J 0
Q
R12
222
NAND LED-BIRY
NAND_3

U23 U25 -Q
R13

K 0
NAND NAND_3
LED-BIRY
222

C 0

Fig.10: Circuito digital del FF JK.

Tabla obtenida experimentalmente del flip-flop (FF) JK:


P C J K CLOCK 𝑄𝑛 ̅̅̅̅
𝑄𝑛
0 0 0 0 X 1 1
0 0 0 1 X 1 1
0 0 1 0 X 1 1
0 0 1 1 X 1 1
0 1 0 0 X 1 0
0 1 0 1 X 1 0
0 1 1 0 X 1 0
0 1 1 1 X 1 0
1 0 0 0 X 0 1
1 0 0 1 X 0 1
1 0 1 0 X 0 1
1 0 1 1 X 0 1
1 1 0 0 𝑄𝑛 ̅̅̅̅
𝑄𝑛
1 1 0 1 0 1
1 1 1 0 1 0
1 1 1 1 ̅̅̅̅̅̅
𝑄𝑛−1 𝑄𝑛−1
Simplificando la tabla, para poder trabajar mejor con ella a futuro:
P C J K CLOCK Qn ̅̅̅̅
𝑄𝑛
0 0 X X X 1 1
0 1 X X X 1 0
1 0 X X X 0 1
1 1 0 0 Qn ̅̅̅̅
𝑄𝑛
1 1 0 1 0 1
1 1 1 0 1 0
1 1 1 1 ̅̅̅̅̅̅
𝑄𝑛−1 Qn-1

Ecuación Característica del Flip Flop JK: Qn+1 = 𝑄𝑄̅̅̅̅ ̅


𝑛 + 𝑄Qn
Biestable síncrono T.- Dispositivo de almacenamiento temporal de 2 estados. El
Biestable T cambia de estado (“toggle” en inglés) cada vez que la entrada de
sincronismo o de reloj se dispara mientras la entrada T está a nivel alto. Si la
entrada T está a nivel bajo, el Biestable retiene el nivel previo. Puede obtenerse al
unir las entradas de control de un Biestable JK, unión que se corresponde a la
entrada T.

T P
1

(1) U26:A
7

CLK 6 1
D3
R14
S

J Q
222
3 LED-BIRY
CLK

R10 5
K Q
2
R

222
4

4027

C 0
Fig.11: Circuito digital del Biestable T síncrono.

Tabla obtenida al poner cada estado posible del circuito digital mostrado en la
fig.11:
Este circuito (Biestable T), trabaja igual que el Biestable JK, cuando la entrada P y
C están en alto.
P C T CLOCK Qn
0 0 X X 1
0 1 X X 1
1 0 X X 0
1 1 0 0
1 1 1 1
1 1 0 0
1 1 1 1
Reduciendo y deduciendo de la tabla anterior, se obtiene:
P C T CLOCK Qn
1 1 0 C Qn-1
1 1 1 𝑄̅𝑛−1
̅̅̅̅
Ecuación Característica del flip-flop T: Tn+1=𝑄𝑄 ̅
𝑛 + 𝑄Qn

3. De los manuales técnicos, obtener los IC TTL y CMOS; que realizan la


función Latch y Flip-flops, analice su tabla de verdad y funcionamiento.

 74ls379  flip-flop D
 74ls363  Latch D
 74ls114, 74ls76A  flip-flop JK
 74LS279  latch RS

4. Cuál es la diferencia principal entre un Latch y un flip-flop.


La diferencia entre un Latch y un Flip-flop, es que no necesitan una señal de reloj
para su funcionamiento.

5. Analice el funcionamiento del Flip-flop Maestro-Esclavo; investigar sus


ventajas.
Un flip-flop maestro-esclavo (master-slave) se construye mediante dos flip-flops en
cascada: un circuito sirve como “maestro” y el otro como “Esclavo”. Cuando el reloj
se halla en alta, el flip-flop master se encuentra habilitado, con lo que la salida del
mismo será función de las entradas del flip-flop esclavo, mientras que el flip-flop
esclavo se encuentra inhibido, con lo cual mantiene el estado. Cuando el reloj
pasa a baja, la situación es inversa, de forma que el flip-flop master se encuentra
aislado del exterior (con lo que mantiene su estado), mientras que el flip-flop
esclavo responde a las señales procedentes del master.

6. Describir las características de disparo de flip-flop por pulso y por flancos.


Cuando un flip-flop tiene un disparo por pulso, quiere decir que recibe un estado
de “0” (off) o “1” (ON), y cuando recibe un disparo por flanco, es el instante cuando
cambia de nivel (de 1 a 0 o de 0 a 1).
7. Utilizando Flip-flop JK, desarrollar los circuitos para convertir a:

a) Flip-flop R-S:

0
(1) U26:A

7
CLK 6 1
D3
R14

S
J Q
222
3 LED-BIRY
CLK

R 0 R10 5
K Q
2

R
222

4
4027

U21 C 0

U23

S 0 AND

NOT

Fig.12: Flip-flop R-S utilizando Flip-flop JK.


b) Flip-flop D:

P
0

(1) U26:A
7

CLK 6 1
D3
R14
S

J Q
222
3 LED-BIRY
CLK

R10 5
K Q
2
R

222
U1
4

4027

NOT
C 0
D 1
Fig.13: Flip-flop D utilizando un flip-flop JK.
c) Flip-flop T:

P
0

(1) U26:A
7

CLK 6 1
D3
R14
S

J Q
222
3 LED-BIRY
CLK

R10 5
K Q
2
R

222
4

4027

C 0
T 1
Fig.14: Flip-flop T utilizando un flip-flop JK.
VI. CIRCUITOS PRESENTADOS EN LABORATORIO
2) Analizar el funcionamiento del circuito mostrado a continuación y
construir su tabla de verdad.

R 1 P 0
U1 U5
U3 Q

LED-BIBY
AND OR

(2)
NOR
R2
222

R1 U6
U2 U4 -Q
222

LED-BIBY
OR
AND NOR

S 0 C 0

Fig.15: Circuito implementado.


Tabla de verdad hallada experimentalmente:
P C R S CLOCK Qn ̅̅̅̅
𝑄𝑄
0 0 0 0 1 0
0 0 0 1 1 0
0 0 1 0 0 1
0 0 1 1 NP NP
0 1 0 0 X 0 1
0 1 0 1 X 0 1
0 1 1 0 X 0 1
0 1 1 1 X 0 1
1 0 0 0 X 1 0
1 0 0 1 X 1 0
1 0 1 0 X 1 0
1 0 1 1 X 1 0
1 1 0 0 X 1 1
1 1 0 1 X 1 1
1 1 1 0 X 1 1
1 1 1 1 X 1 1
NP: estado no permitido, cuando el estado R y estado S están activos en la salida
al mismo tiempo.
Tabla de verdad Simplificada:
P C R S CLOCK Qn ̅̅̅̅
𝑄𝑄
1 1 X X X 1 1
1 0 X X X 1 0
0 1 X X X 0 1
0 0 0 0 Qn-1 ̅̅̅̅̅̅̅
𝑄 𝑄−1
0 0 0 1 1 0
0 0 1 0 0 1
0 0 1 1 NP NP
4) Utilizando flip-flop D, diseñar un circuito que le permita convertir a Flip-
flop JK. Implementar el circuito y verificar su tabla de verdad.
U3

U5 U2
K 1 AND

U4
J 1 NOT
OR
U1 D1
clock D Q
AND
CLK D2LED-BIBY R2
222
Q
R1
222 (2) DTFF LED-BIBY

Fig.16: Circuito implementado 2.

Experimentalmente, se comprueba la tabla de verdad del circuito implementado.


J K CLOCK Qn ̅̅̅̅
𝑄𝑛
0 0 Qn-1 ̅̅̅̅̅̅
𝑄𝑛−1
0 1 0 1
1 0 1 0
1 1 ̅̅̅̅̅̅
𝑄𝑛−1 Qn-1

VII. CONCLUSIONES

La conclusión que saco en este informe previo, es que viendo el


funcionamiento de cada Biestable, ya sea síncrono o asíncrono, podemos
hallar muchas maneras en poco poder usarlos para poder implementarlo o
crear un circuito con la función que nosotros queramos, como por ejemplo,
contadores, cerraduras y entre otras aplicaciones útiles para nosotros los
universitarios.

VIII. BIBLIOGRAFIA

 Floyd Thomas L. Fundamentos de sistemas digitales 7ª edición.Peason


Education, SA. Madrid.
 VillaSeñor Gomez, J. Circuitos eléctricos y aplicaciones digitales 2ª edición
2012.
 John F. Wakerly. Diseño Digital, principios y prácticas. Editorial Prentice Hall
 Louis Nashelsky. Fundamentos de tecnología digital. 1ª Edición. Noriega
Editores,Limusa.

S-ar putea să vă placă și