Documente Academic
Documente Profesional
Documente Cultură
ESTUDIANTE:
CÓDIGO:
1413220339
GRUPO HORARIO:
90G
FECHA:
13/04/2016
HORA:
2016
Biestables asincronos y síncronos
I. INTRODUCCION
II. OBJETIVOS
A. Objetivos Generales
B. Objetivos Específicos
Para cada función lógica, implementar con circuitos integrados de tecnología TTL
(serie 74). Buscar la referencia correspondiente en los manuales adecuados.
Se implementara como entrada DIPSWITCHs y como salidas lógicas LEDS.
Implementar los circuitos correspondientes en prothoboard, analizar su
funcionamiento y comprobar sus estados, para luego apuntarlos en su respectiva
tabla de verdad.
III. RESUMEN
En este presente informe previo, tuve la necesidad de consultar el manual de TTL para
poder identificar el funcionamiento de cada pin que tienen los circuitos integrados
usados. También recurrí al programa de ISIS PROTEUS, para verificar primeramente los
estados de los circuitos propuestos para implementar en laboratorio, luego procedí a
hacer sus tablas de verdad de cada circuito propuesto respectivamente, y finalmente,
implementarlo en un prothoboard y comprobar el funcionamiento tanto teórico como
experimental.
IV. MARCO TEORICO
Entradas y salidas:
a. DIP SWITCH
Este tipo de interruptor se diseña para ser utilizado en un tablero similar al de circuito
impreso junto con otros componentes electrónicos y se utiliza comúnmente para
modificar/personalizar el comportamiento hardware de un dispositivo electrónico en
ciertas situaciones específicas. Fueron utilizados considerablemente en las viejas
tarjetas ISA (Acrónimo de Industry Standard Architecture). Los interruptores DIP son una
alternativa a los jumper. Su ventaja principal es que son más rápidos y fáciles de
configurar y cambiar y no hay piezas sueltas que perder. Se pueden considerar como
conjunto de interruptores minúsculos para ser insertados en circuitos impresos. El
encapsulado para los interruptores es el DIP donde la separación estándar entre patas
es de una décima de pulgada.
Los interruptores DIP son siempre interruptores de tipo palanca, en los cuales los
centrales tienen dos posiciones posibles "ON" o "OFF" (en vez de por intervalos) y
generalmente se puede ver los números 1 y 0. Las entradas lógicas manuales de un
sistema digital se implementa por lo general con un dipswitch y configurado por una red
PULL UP o PULL DOWN.
b. Diodos LEDs
Un led es un componente optoelectrónico pasivo y, más concretamente, un diodo que
emite luz.
Cuando un led se encuentra en polarización directa, los electrones pueden recombinarse
con los huecos en el dispositivo, liberando energía en forma
Fig.1: Configuración del Fig.2: Configuración del DIP Fig.3: DIP en físico.
DIP en estado “PULL en estado “PULL DOWN”.
UP”.
D 1
U3 U1
Q
R1
222
LED-BIRY
NAND NAND
U4 U2
-Q
R2
EN 1 LED-BIRY
222
NAND NAND
Tabla obtenida al dar valores a cada una de las combinaciones con D Y EN.
Tabla reducida:
EN D Qn
0 0 Qn-1
0 1 Qn-1
1 0 0
1 1 1
Latch R-S.- Es el latch lógico más simple, donde R y S representan los estados
“reset” y “set” respectivamente. El latch construido mediante la interconexión
retroalimentada de puertas lógicas NOR, o también por puertas lógicas NAND
(aunque en este caso la tabla de verdad tiene salida lógica negativa para evitar la
incongruencia de los datos). El bit almacenado está presente en la salida marcada
como Q, y ̅𝑄 su complementación (valor negado de Q). Al tener dos entradas para
el ingreso de datos (S y R), tenemos 4 posibles combinaciones.
U5
R 1
Q
R3
222
LED-BIRY
NOR
U6
-Q
R4
S 0 NOR LED-BIRY
222
Tabla obtenida al dar valores a cada combinación posible del Latch RS.
R S Qn
0 0 Qn-1
0 1 1
1 0 0
1 1 indeterminado
El estado indeterminado, es un estado donde trata de restablecer e inicializar el
latch al mismo tiempo, provocando resultados inesperados.
2. Describe el concepto de Biestable síncrono, analice su funcionamiento y
describa los tipos de Flip flops convencionales.
Biestable síncrono.- también llamado flip-flop, es un Biestable que además de
tener entradas de control, posee una entrada de sincronismo o de reloj. En los
biestables síncronos las salidas cambian con las entradas y cuando se les aplica
una señal de reloj. Por tanto, las señales de salida están controladas por una
señal de sincronismo, validándose cuando es activada esta señal de sincronismo.
Cuando las señales se validan por un estado lógico (nivel alto o bajo) de la señal
de reloj, se dice que son activadas por nivel. Se produce validaciones de las
señales, cuando la señal de reloj cambia de estado, la cual son activadas por
flanco: flanco de subida (cambio de nivel, bajo a alto) y flanco de bajada (cambio
de nivel, alto a bajo).
Biestable RS síncrono.- El Biestable RS síncrono se obtiene partiendo del
Biestable RS asíncrono y añadiendo puertas AND a la entrada del circuito.
Cuando la entrada de reloj está a nivel 0, las salidas de las puertas AND son 0 y
por tanto, las entradas al circuito Biestable se bloquean a 0 y 0, manteniéndose
los valores de salida, cuando la entrada de reloj está a nivel 1, las salidas de las
puertas AND valen lo mismo que R y S, realizándose la función del Biestable.
Fig.8: Circuito digital del Biestable RS síncrono.
(1)
CLK
R10
222
P 0
U22
U24
J 0
Q
R12
222
NAND LED-BIRY
NAND_3
U23 U25 -Q
R13
K 0
NAND NAND_3
LED-BIRY
222
C 0
T P
1
(1) U26:A
7
CLK 6 1
D3
R14
S
J Q
222
3 LED-BIRY
CLK
R10 5
K Q
2
R
222
4
4027
C 0
Fig.11: Circuito digital del Biestable T síncrono.
Tabla obtenida al poner cada estado posible del circuito digital mostrado en la
fig.11:
Este circuito (Biestable T), trabaja igual que el Biestable JK, cuando la entrada P y
C están en alto.
P C T CLOCK Qn
0 0 X X 1
0 1 X X 1
1 0 X X 0
1 1 0 0
1 1 1 1
1 1 0 0
1 1 1 1
Reduciendo y deduciendo de la tabla anterior, se obtiene:
P C T CLOCK Qn
1 1 0 C Qn-1
1 1 1 𝑄̅𝑛−1
̅̅̅̅
Ecuación Característica del flip-flop T: Tn+1=𝑄𝑄 ̅
𝑛 + 𝑄Qn
74ls379 flip-flop D
74ls363 Latch D
74ls114, 74ls76A flip-flop JK
74LS279 latch RS
a) Flip-flop R-S:
0
(1) U26:A
7
CLK 6 1
D3
R14
S
J Q
222
3 LED-BIRY
CLK
R 0 R10 5
K Q
2
R
222
4
4027
U21 C 0
U23
S 0 AND
NOT
P
0
(1) U26:A
7
CLK 6 1
D3
R14
S
J Q
222
3 LED-BIRY
CLK
R10 5
K Q
2
R
222
U1
4
4027
NOT
C 0
D 1
Fig.13: Flip-flop D utilizando un flip-flop JK.
c) Flip-flop T:
P
0
(1) U26:A
7
CLK 6 1
D3
R14
S
J Q
222
3 LED-BIRY
CLK
R10 5
K Q
2
R
222
4
4027
C 0
T 1
Fig.14: Flip-flop T utilizando un flip-flop JK.
VI. CIRCUITOS PRESENTADOS EN LABORATORIO
2) Analizar el funcionamiento del circuito mostrado a continuación y
construir su tabla de verdad.
R 1 P 0
U1 U5
U3 Q
LED-BIBY
AND OR
(2)
NOR
R2
222
R1 U6
U2 U4 -Q
222
LED-BIBY
OR
AND NOR
S 0 C 0
U5 U2
K 1 AND
U4
J 1 NOT
OR
U1 D1
clock D Q
AND
CLK D2LED-BIBY R2
222
Q
R1
222 (2) DTFF LED-BIBY
VII. CONCLUSIONES
VIII. BIBLIOGRAFIA