Sunteți pe pagina 1din 2

Lucrarea de laborator Nr.

3
Tema: Sinteza şi modelarea Unitaţii de Comanda.
Scopul lucrării: Sinteza şi modelarea a unităţii de comandă pentru
modulul receptorului-emiţătorului.
Mersul lucrării:
1. Faceţi cunoştinţă cu structura dispozitivului.
2. Elaboraţi sinteza acestui dispozitiv utilizînd VHDL, AHDL sau
redactorul grafic.
3. Compilaţi proiectul elaborat şi verificaţi corectitudinea funcţionării
utilizînd simulatorul.
Conţinutul dării de seamă:
1. Sarcina şi scopul lucrării;
2. Listingul codului AHDL (VHDL) sau schema principială;
3. Rezultatele obţinute, diagramele de timp;
4. Concluzii.
Sarcina:
 Proiectaţi unitatea de comanda pentru emiţătorul şi receptorul serial
din fig.1,2.
Unitatea de comanda trebu proiectată ca un automat cu stari finite (FSM
– Finite State Mashine).
În calitate de intrări UC va avea:
 CLK – intrarea de ceas
 Reset – intrarea de resetare în starea iniţială
 EN0 – Semnalu de la decodificatoru de adresă
 WR – Semnalu de inscriere a datelor (de la procesor)
 Counting – Semnalu de la contoru de tacte (contoru de biţi)

UC va trebui sa genereze urmatoarele semnale la ieşire:


 Load – semnalu de incarcare a controrului de tacte şi a datelor in
registrul emiţătorului
 Shift – semnalu de deplasare a datelor in registrul emiţătorului
 IntTxC – Semnalu de intrerupere la terminarea transmiterii (pentru
procesor)

Fig 1. Structura unităţii de control a emiţătorului.

Fig 2. Structura unităţii de control a Receptorului.