CAP.5.

LUCRARI PRACTICE DE LABORATOR

LUCRAREA NR.3
FAMILII DE CIRCUITE LOGICE.POARTA TTL STANDARD II.

I. PARTEA TEORETICA.
I.1. Caracteristica de ieşire la nivel L.
Caracteristica de ieşire în starea “L” pentru o poartă fundamentală T.T.L reprezintă dependenţa I0=f(U0) atunci
când intrările circuitului logic sunt polarizate astfel încât să asigure nivelul “L” al ieşirii în condiţii normale de
funcţionare. În condiţiinormale o astfel de comandă asigură blocarea tranzistorului T3 şi saturarea lui T4 din
componenţe etajului de ieşire (totem-pole). În figura 3.1. este prezentată structura fundamentală TTL, caracteristica
I0=f(U0) şi modul de alimentare şi legare a intrărilor.
fig. 3.1
Pentru valori negative ale potenţialului de ieşire (U0<0) tranzistorul T4 este blocat dar intră în conducţie dioda
parazită colector-substrat a acestui tranzistor asfel încât zona A-O este considerată ca fiind caracteristica unei diode.
Pentru valori pozitive ale lui U0 caracteristica de ieşire a porţii este de fapt caracteristica de ieşire a

ECC
+ 5V
R1 R2 R4
4K 1,6K 130
T1 T3
A T2
B D3
Y
T4
D1 D2 R3
1K V0

I0
C
B
+ ECC

I0
I0L= 16mA
U0

U< 0,4V
U0
0

tranzistorului T4; - IC4= f(UCE4) corespunzătoare valorii constante a curentului de bază IB4.
Un punct important pe caracteristică îl reprezintă momentul în care curentul de ieşire în starea “L”, a cărui
valoare trebuie să fie 10 unităţi de sarcină L, la un potenţial al ieşirii care respectă norma TTL.

IOL=10(UL)L =10 1,6mA= 16mA la U0<U0Lmax=0,4V

153
CAP.5. LUCRARI PRACTICE DE LABORATOR

Respectarea acestei condiţii asigură pentru circuit un (FO)L=10

II. PARTEA EXPERIMENTALĂ:

II.1. Se determină experimental caracteristica de ieşire în starea “L” pentru poarta TTL fundamentală SI-NU
(circuitul CDB 400). Se execută experimental schema din figura 3.2. Datele obţinute se trec în tabelul TAB1.

+ ECC
14 I0
1
3
mA
+ SURSA
SURSA 5V 0-5V
2
+
7 U0 V (100mA)
+ (1 0 V) +
1/4CDB400

fig. 3.2.

TAB1.
U0(V) 0 0,2 0,4 0,6 0,8 1 1,2 1,5 2 3 4 5
I0(mA)

II.2. Conectând poarta în condiţile cele mai dezavantajoase ca în schema din figura 3.3. se verifică valoarea
curentului I0L.

SURSA
+ ECC 4,75V
14 I0 +
1
3
mA
+
SURSA 2V 2
+
7 U0 V (100mA)
+ (10V) +
1/4CDB400
SURSA
CURENT
16mA
fig.3.3

• Se reprezintă grafic pe hârtie milimetrică caracteristica I0=f(U0) în starea “L”.

154
CAP.5. LUCRARI PRACTICE DE LABORATOR

LUCRAREA NR.4
POARTA DTL (DIODA-TRANZISTOR-STANDARD)

I. PARTEA TEORETICA

I.1. Funcţionare.
Realizate pe scară mică de integrare circuitele DTL (dodă-tranzistor-logic) sunt una din primele familii de
circuite integrate apărute. Poarta fundamentală DTL are în componenţă două blocuri funcţionale distincte şi anume:
• Circuitul de “atac” al tranzistorului format din rezistenţa R1 şi diodele D1-D4
• Circuitul de ieşire format din rezistenţa RC şi tranzistorul T.
Funcţia principală a blocului de “atac” al tranzistorului este cea de creare a unor potenţiale care aduc
tranzistorul în cele două stări “BLOCAT” şi “SATURAT”. Dublarea diodei D3 cu D4 are ca efect creşterea imunităţii la
zgomotul extern.
În funcţie de starea tranzistorului T (blocat sau saturat), circuitele de ieşire au rolul de a realiza potenţialele de
ieşire “0” sau “1”. Dacă se consideră o sarcină infinită pentru acest circuit există corespondenţa:
“1” = “H” ⇒ T – blocat ⇒ U0=+ECC= 5V
“0” = “L” ⇒ T – saturat ⇒ U0=+UCES= 0.2V

+ ECC

R1 R1C
D1 D3 D4
A Y
M T
B
D2
fig. 4.1

Pentru analiza porţii DCL se va considera nivelul logic “H” ca un nivel de tensiune cuprins între 1,4 şi 5V iar nivelul “L”
ca un nivel de tensiune cuprins între 0 şi 0,5V. Plecând de la aceste considerente se va realiza următorul tabel (TAB)
de funcţionare pentru poarta DTL. Din tabelul TAB1 reiese că poarta DTL prezentată realizează funcţia logică “SI-NU”
iar caracteristica de transfer este prezentată în figura 4.1. VBT reprezintă potenţialul în baza tranzistorului T.

TAB1.
A B VM VBT STARE STARE IEŞIRE
TRANZISTOR
L L L 0 BLOCAT H
L H L 0 BLOCAT H
H L L 0 BLOCAT H
H H H 0,8V SATURAT L

155
CAP.5. LUCRARI PRACTICE DE LABORATOR

II. PARTEA EXPERIMENTALĂ:

II.1 Pentru realizarea părţii experimentale se utilizează o poartă DTL construită cu componente discrete ca în
figura 4.1 unde R1=100K şi RC=1K, T- tranzistor de tip BC107, diodele D1…D4 de tip 1N4001. Circuitul se va alimenta
la o sursă de tensiune fixă de 5V iar nivelele tensiunii de intrare (VA şi VB) se vor realiza cu o sursă de tensiune
variabilă 0..5V. Rezultatele măsurărilor efectuate în punctul de ieşire Y se vor trece în tabelul TAB2.
TAB2:
VA VB VM VY Y -logic
0 0
0 5
5 0
5 5
II.2. Ridicarea caracteristicii de transfer a porţii VY=f(Vi) se realizează cu condiţia menţinerii intrării A la un
potenţial fix de 5V (fig. 4.2.) şi măsurarea potenţialului ieşirii Y pentru diferite valori ale potenţialului de intrare Vi=VB.
Cu datele astfel obţinute se va completa tabelul TAB3.

+ 5V
+ ECC

A
Y= AB
Ui B U0

fig. 4.2
TAB3:
Vi[V] 0 0,2 0,4 0,6 0,8 1 1,2 1,4 1,6 2 3 5
VM[V]
VY[V]

II.3 Se va trasa pe hârtie milimetrică caracteristica UY=f(Ui) conform datelor din tabelul TAB3.

POARTA IIL
I. PARTEA TEORETICĂ:
I.1. Funcţionare.
Create simultan de IBM şi Philips în anul 1972 circuitele IIL (INTEGRATED INJECTION LOGIC - I2L) sunt

IJ Y1
Y1 A
T Y1
A T Y1
IJ
TJ
RE
CIRCUIT INTEGRAT
+ ECC

156
CAP.5. LUCRARI PRACTICE DE LABORATOR

structuri realizate pe scară largă şi foarte largă de integrare. Datorită avantajelor deosebite prezentate de tehnologiile
MOS în zilele noastre importanţa structurilor IIL a scăzut. Sunt însă utilizate pe scară largă în componenţa aparaturii
portabile care necesită tensiuni mici de alimentare de până la 1V. Schema de principiu a unui inversor IIL este
prezentată în figura 4.4. şi conţine un tranzistor bipolar având baza alimentată de la un generator de curent constant.
Când intrarea A este la nivel coborât curentul IJ este deviat la masă tranzistorul T fiind blocat iar ieşirile Y1 şi
Y2 sunt la nivel ridicat. Dacă intrarea A este la nivel ridicat curentul IJ este injectat în baza tranzistorului T , acesta
intră în saturaţie ieşirile Y1 şi Y2 fiind în acest caz la nivel coborât. Structura multicolector pune la dispoziţie mai multe
ieşiri identice logic şi separate galvenic. Injectorul de curent este realizat cu tranzistorul TJ. Rezistenţa de emitor a
acestuia este externă circuitului deservind toate injectoarele din cip. Circuitele IIL se alimentează la o tensiune
ECC=1V…1,2V. Nivelul logic L este situat sub 0,4V iar nivelul H peste 0,8V. Potenţialul de tranziţie este de 0,5V.
Facilitatea de a realiza structuri multicolector permite realizarea prin cheme foarte simple a unor circuite logice
cu ieşiri complementare sau chiar realizând funcţii logice total diferite. În figura 4.5 este prezentată schema de
principiu a unei funcţii porţi logice SAU-SAU-NU a cărei funcţionare este descrisă în tabelul TAB1 unde RS reprezintă
rezistenţa de sarcină cuplată la ieşirea circuitului.

+ ECC
RS RS
Y=
1 A+ B
A T3
T1

Y=
2 A+ B
B T2

A Y=
1 A+ B
B Y=
2 A+ B

fig. 4.5
TAB1:
A B T1 T2 T3 Y1 Y2
L BLOCAT BLOCAT SATURAT L H
L

L H BLOCAT SATURAT BLOCAT H L

H L SATURAT BLOCAT BLOCAT H L
H H SATURAT SATURAT BLOCAT H L

II. PARTEA EXPERIMENTALĂ:

II.1. Se va realiza practic schema din figura 4.6. Schema modelează funcţionarea reală a porţii IIL SAU –SAU-
NU doar în regim static. Tranzistoarele TJ1…TJ3 modelează generatoarele de curent. Tranzistoarele multicolector sunt
echivalate cu structurile npn cu bază şi emitor comun. Circuitul se alimentează la otensiune de +1V şi are o rezistenţă

157
CAP.5. LUCRARI PRACTICE DE LABORATOR

de sarcină RS=1K. După efectuarea tuturor combinaţilor posibile ale intrărilor şi măsurările în punctele indicate
(M.N,P) în tabelul TAB2 se trec nivelurile logice ale ieşirilor precum şi stările tranzistoarelor de semnal.
TAB2:
VA VM VN VP T1 T2 T3 Y1 Y2
VB
[V] [V] [V] [V] [V] [V] [V] [V] [V]
[V]

II.2. Se trasează caracteristica de transfer UY1=f(Ui) şi UY2=f(Ui) cu condiţia legării uneia din intrări la masă. Pe
cealaltă intrare se aplică progresiv tensiune în intervalul 0…1V. Cu datele obţinute se completează tabelul TAB3.
TAB3:
Vi [V] 0,1 0,2 0,3 0,4 0,5 0,6 0,7 0,8 0,9 1
VY1 [V]
VY2 [V]

II.3. Se reprezintă grafic pe hârtie milimetrică dependenţele UY1=f(Ui) şi UY2=f(Ui).

510
+ ECC (+ 1V)
TJ1 TJ3 RS RS1K
2,2K
1K T1 Y=
1 A+ B
A P
T3
M T1
TJ2
T2 Y=
2 A+ B
B T2
1K N

fig. 4.5.

158