Documente Academic
Documente Profesional
Documente Cultură
Professor Orientador:
Edval J P Santos
PPGEE – UFPE
Março de 2008
1. Atividade:
2. Objetivos:
3. Metodologia:
- Electric 8.07
- Deckbuilder
- Athena
- Maskview
O layout da estrutura desenhada pode ser exportado em formato GDS que, por sua
vez, pode ser importado pelo Maskview. Nesta ferramenta, podem-se visualizar diversas
secções da estrutura, observando-se os padrões de cada máscara a ser utilizada em
determinado processo de manufatura do dispositivo. Cada secção deve então ser salva
com a extensão .SEC. Desta forma, o simulador pode carregar esses padrões.
Primeiramente, devemos obter uma lâmina SOI partindo de alguns processos,
uma vez que não foi encontrada esta opção no simulador. O procedimento seguinte não
é utilizado para obter lâminas SOI usuais, mas foi a maneira encontrada para realizar a
atividade. A “Silvaco International” e a “Simucad Design Automation” juntamente
desenvolveram softwares de simulação para a tecnologia SOI. Os simuladores
“ATHENA/SSuprem4” e “ATLAS/S-PISCES” permitem o estudo dos efeitos sub-micro
em dispositivos SOI. A referência [2] apresenta as ferramentas citadas acima.
O cristal de silício foi escolhido com orientação 100, dopado com uma
concentração de boro 1x10 13 átomos / cm 3 (substrato tipo p). Em seguida, uma camada
de óxido de 200nm de espessura foi depositada e uma camada de silício com mesma
concentração de boro do substrato foi crescida epitaxialmente.
Uma vez obtida a lâmina SOI, devemos isolar as regiões do silício para formar
as ilhas de cada transistor com óxido. Para isso, foi depositada uma camada de óxido
nítrico com espessura 50nm. Nesta etapa, começamos a fazer uso das máscaras obtidas
no Maskview. Os padrões foram passados corroendo o óxido nítrico e, posteriormente,
o silício.
O próximo passo foi depositar óxido por CVD e realizar uma corrosão
geométrica.
- Deposição de polissilício
Fig 4.5.1 – Realizando a implantação de impurezas para formação de fonte e dreno de cada transistor
Problemas de grade:
Fig 5.1.3 – Diferentes resultados obtidos de um mesmo processo para diferentes definições de grade
6. Conclusões:
Para simulação de dispositivos numa lâmina SOI com precisão, é necessária uma
ferramenta que simule os efeitos sub-micro.
Referências Bibliográficas: