Documente Academic
Documente Profesional
Documente Cultură
Laboratorio N° 07:
“REGISTROS Y APLICACIONES”
1. OBJETIVOS
3. INFORMACIÓN TEÓRICA:
3.1 Los Biestables
Un biestable, también llamado báscula (flip-flop en inglés), es un multivibrador capaz de
permanecer en un estado determinado durante un tiempo indefinido. Esta característica
es utilizada para memorizar información.
El paso de un estado a otro se realiza variando sus entradas. Dependiendo del tipo de dichas
entradas los biestables se dividen en:
Asíncronos: Sólo tienen entradas de control. El más empleado es el biestable RS. Síncronos:
Además de las entradas de control posee una entrada de sincronismo o de reloj. Los mas
empleados son los biestables tipo D y J-K.
La entrada de sincronismo puede ser activada por cambio de nivel: de nivel bajo a nivel
alto (flanco de subida) o de nivel alto a nivel bajo (flanco de bajada).
D Q(t+1)
0 0
1 1
T Q(t+1)
0 Qt
1 Qt’
D Q
Clk
74LS74
Q’
1 2 3 4 5 6 7
Preset
Clear1 D1 Clk1 Preset1 Q1 Q1’ GND
16 15 14 13 12 11 10 9
J Q
Clk 74LS112
K Q’
1 2 3 4 5 6 7 8
Preset
Clk1 K1 J1 Preset1 Q1 Q1’ Q2’ GND
Operación Preset Clear Reloj (Clk) J K Q Q’
Prohibido 0 0 X X X 1* 1*
Preset 0 1 X X X 1 0
Clear 1 0 X X X 0 1
Memoria 1 1 ¯ 0 0 Q Q’
Reset 1 1 ¯ 0 1 0 1
Set 1 1 ¯ 1 0 1 0
Bascular 1 1 ¯ 1 1 Q’ Q
3.4 Contadores Asíncronos basados en Flip Flop’s tipo J-K
A. Contador binario UP de 4 bits, activos con flancos de bajada: 74LS112
1 0 1 1 1 0
1 1 0 1 1 1
1 1 1 0 0 0
Q2
Solución para Q1(t+1):
1 1 Q1
Q1(t+1) = Q’1..Q0 + Q1. Q’0
J1 = Q0 1 1
K’1 = Q’0 à K1 = Q0 Q0
Ciruitos Digitales -I
Q2
Solución para Q0(t+1):
Q1
Q0(t+1) = Q’0 = Q’0.1 + Q0.0 1 1
J0 = 1 K’0 = 0 à K0 = 1 1 1
Q0
El circuito solución del contador ascendente de 3 bits, es el siguiente:
1 0 0 0 1 1 K’2 = Q0 + Q1 à K2 = Q’1.Q’0
Tabla de estados
Cuenta Q2 Q1 Q0 J2 K2 J1 K1 J0 K0
2 0 1 0 0 X X 0 1 X
3 0 1 1 1 X X 0 X 0
7 1 1 1 X 0 X 1 X 0
5 1 0 1 X 1 0 X X 0
1 0 0 1 1 X 0 X X 1
4 1 0 0 X 0 1 X 0 X
6 1 1 0 X 1 X 0 0 X
2 0 1 0
Circuitos Digitales -I
X X 1 X 1 X X
J2 = Q0 K2 = Q0 Å Q1
Q0 Q0
X X X X 1 X
Q0 J0 = Q’2 Q0 K0 = Q’1.Q’2
El circuito solución:
Circuitos Digitales -I
74LS193
1 2 3 4 5 6 7 8
Dato 1 Q1 Q0 Cuenta Cuenta Q2 Q3 GND
Entrada Salida Salida DOWN UP Salida Salida
Característica de operación:
Este dispositivo contador dispone de dos entradas independientes de reloj (la
de conteo (subida 'Up', patilla 5) y la de descuento (bajada 'down', patilla 4).
La entrada de reloj que no recibe impulso debe permanecer a nivel alto (H).
La patilla 14 CLEAR (puesta cero) es la que nos permite situar el contador a 0
al aplicarle un nivel alto H.
Las salidas del contador cambian de estado durante la transición del nivel L al
nivel H en cualquiera de ellas.
La salida de descuento ('borrow' patilla 13) nos presenta un impulso de la
misma duración que el de entrada cuando el contador alcanza la cuenta
mínima (estado 0). La salida de acarreo ('carry', patilla 12) nos dará un impulso
de la misma duración que el de entrada al alcanzar la cuenta máxima
(establecido). Estas dos líneas nos sirven para interconectar con otros contadores
en serie o cascada, permitiendo el acarreo o descuento en las respectivas
décadas. De manera que cuando hemos cargado el número de partida en el
preseleccionador, debemos cargar dicha cuenta con un impulso L en la patilla
de carga (pin 11), devolviéndolo al estado H. Es decir, cada vez que se lleva
a L esta patilla, se iniciará la cuenta desde ese número preseleccionado.
El dato de partida se debe establecer en Dato 3, Dato 2, Dato 1 y Dato 0 (LSB).
El valor de cuenta se ubica en las salidas Q3 Q2 Q1 y Q0(LSB).
Circuitos Digitales -I
4. INFORME PREVIO:
a) Investigar y dibujar en el espacio siguiente, un alternativo circuito generador
de reloj digital astable.
Este tipo de funcionamiento se caracteriza por una señal de salida con forma de onda
cuadrada o rectangular, donde la duración de los periodos entre alto y bajo puede ser
diferente y su amplitud estará determinada por el voltaje.
El término “astable” se refiere a que ambos estados lógicos (alto y bajo) oscilan
durante un tiempo t.
Circuitos Digitales -I
La señal de salida tendrá un nivel alto por un tiempo t1 y un nivel bajo por un tiempo t2,
los cuales variaran de acuerdo a los valores de R1, R2 y C1. El capacitor C2 de 0.01 uF
(10 picofaradios) se implementa cuando la patilla 5 de control de voltaje del CI 555 no
se utiliza.
Para el análisis del circuito usaremos las siguientes formulas:
Duración de los niveles lógicos:
Frecuencia: Periodo:
IMPLEMENTACIÓN EN EL PROTOBOARD.
Para esta práctica utilizaremos las resistencias de 6.68 y 8.21 kilo Ohms (valores reales)
para R1 y R2 respectivamente, un capacitor electrolítico C1 de 100 microfaradios (16
Volts), un capacitor C2 de 10 picofaradios (o.o1 microfaradios) y un resistor R3 de 220
Ohms, que nos limitará la corriente para que el Led trabaje adecuadamente.
Circuitos Digitales -I
Circuitos Digitales -I
5. DESARROLLO DE LA PRÁCTICA
5.1 Registro de desplazamiento serial de bits utilizando el Flip Flop tipo D
: Prepare el reloj digital y establezca su frecuencia a 1Hz.
: Implemente en el protoboard, el circuito de la siguiente figura.
: Cuando el Led2 está encendido, active otro pulso corto con el pulsador SW2.
5.3 Contador UP/DOWN de 4 bits con valor inicial, utilizando C.I. 74LS192
: Implemente en el Proteus Isis, el circuito de la siguiente figura:
7. BIBLIOGRAFÍA
*Guía de laboratorio; Proteus y el Floyd.