“AÑO DE LA LUCHA CONTRA LA CORRUPCION E IMPUNIDAD”

UNIVERSIDAD NACIONAL DE TRUJILLO

FACULTAD DE INGENIERIA

ESCUELA ACADEMICO PROFESIONAL DE INGENIERIA MECATRONICA

TEMA:
CARACTERÍSTICAS DE TRANSFERENCIA Y NIVELES
DE TENSION
CURSO:
ELECTRONICA DIGITAL I
INTEGRANTES:
BECERRA PEREZ MARCO ANTONIO
COLUMNA ZAVALETA CRISTIAN
FERNANDEZ DOMINGUEZ D’ANGELO
IPARRAGUIRRE MONZON MAURICIO
CATEDRATICO(S):
Ing. EDGAR ANDRE MANZANO RAMOS
CICLO:
V CICLO

TRUJILLO- PERÚ
2019
 CARACTERISTICAS DE TRANSFERENCIAS Y NIVELES LOGICOS
A. CARACTERISTICAS DE TRANSFERENCIA Y NIVELES LOGICOS
a. Definición

b. Características generales:
Según (FLoyd, 2016)
i. TTL (T2L)
 Valor nominal de tensión de alimentación continua: +5V
ii. CMOS
 Valor nominal de tensión de alimentación continua: +5V; +3.3V;
+2.5V; +1.8V.
c. Características de transferencia:
(“Esquematizar los siguientes conceptos”) - INFIEL
 VILMAX (tensión máxima de entrada a nivel bajo):

 VIHMIN (tensión mínima de entrada a nivel alto):

 VOLMAX (tensión máxima de salida a nivel bajo):

 VOHMIN (tensión máxima de salida a nivel bajo):

B. Niveles lógicos: Según (FLoyd, 2016):

i. CMOS:
1. VIL: 0 – 1.5 V (+5 V)
VIL: 0 – 0.8 V (+3.3 V)
2. VIH: 3.5 – 5 V (+5 V)
VIH: 2 – 3.3 V (+3.3 V)
3. VOL: 0 – 0.33 V (+5 V)
VOL: 0 – 0.4 V (+3.3 V)
4. VOH: 4.4 – 5 V (+5 V)
VOH: 2.4 – 3.3 V (+3.3 V)
ii. TTL
1. VIL: 0 – 0.8 V (+5 V)
2. VIH: 2 – 5 V (+5 V)
3. VOL: 0 – 0.4 V (+5 V)
4. VOH: 2.4 – 5 V (+5 V)
C. Familias:
a. Familia lógica TTL
i. Subfamilias

Cristian

b. Familia lógica CMOS

 i. Definición
Llamada como lógica MOS complementaria, debido a que combina en
un mismo circuito integrado transistores de efecto de campo de canal
N, NMOS, y de canal P, PMOS, obteniendo ventajas sobre las
tecnologías individuales de los CI NMOS y PMOS.
ii. Características
 Bajo consumo de potencia
 Alta impedancia de entrada
 Altas velocidad de integración
 Densidades de integración de circuitos en desarrollo (LSI: 100 -
1000)
iii. Compuertas
1. INVERSOR
Este circuito CMOS, obedece a una configuración en donde el
transistor PMOS y NMOS compartes los pines de Gate (G) y
Drain (D); de manera que puedan tener voltaje positivo 𝑉𝐺𝑆
para el transistor PMOS y voltaje negativo 𝑉𝐺𝑆 , o conectado a
masa, para el transistor NMOS. (Sáez, 2019)
Figura 1. Circuito Inversor CMOS

(FLoyd, 2016)

Se aprecia que los transistores operan de manera

complementaria; ya que, al tener una entrada de 1 lógico el
transistor NMOS entra en conducción mientras que el PMOS
entra en corte, como consecuencia la salida será de 0 lógico.

2. NAND
Se forma adicionando MOSFET; canal P en Paralelo y uno canal
N en serie al INVERSOR CMOS. Cabe resaltar que una señal de
1 lógico lleva a los NMOS a zona de conducción, mientras que
un 0 lógico lleva a los PMOS a zona de conducción. (Sáez,
2019)
Figura 2. Circuito de una Compuerta CMOS NAND
 (FLoyd, 2016)

3. NOR
La compuerta NOR se forma de manera similar a la NAND,
pero esta vez el PMOS va en serie y el NMOS en paralelo, al
INVERSOR.
Figura 3. Circuito de una Compuerta CMOS NOR

(FLoyd, 2016)

iv. Subfamilias
C = CMOS
H = alta velocidad
A = alta velocidad avanzada
T = compatibilidad TTL (niveles lógicos de entrada)
1. Serie CD4000/14000:
 Niveles de tensión:
 o 0 V para 0 Lógico
o 𝑉𝐷𝐷 para 1 Lógico
o 𝑉𝐷𝐷 de 3 a 15 V
2. Serie 74CXX
 Compatibilidad total con TTL
 Niveles de tensión de 0 a 5 V
3. Serie 74HCXX / 74HCTXX
 Compatibilidad eléctrica con TTL (serie HCT)
 Longitud de canal de 3 um.
 Tensión de alimentación de 2 a 6 V
 Frecuencia de 40 MHz.
4. Serie 74ACXX / 74ACTXX
 Mejor velocidad que HCMOS
 Longitud de canal de 1 um
 Tensión de alimentación 3 a 5.5
 Compatibilidad eléctrica con TTL (serie ACMOS )
 Frecuencia de 125 MHz.
5. Serie 74LVCXX
 Alimentación de 3.3 V
 Frecuencia de 125 MHz
 Disipa menos potencia que la serie AC / ACT.
6. Serie 74ALVCXX
 Alimentación de 3.3 V
 Mayor velocidad
7. Serie 74AVCXX
 Longitud de canal de 0.35 um.
 Frecuencia de 200 MHz
 Alimentación de 2.5 V pero admite el rango de 1.8 V a
3.3 V

D. Análisis comparativo

E. Información adicional

F. Conclusiones

G. Referencias bibliográficas
H.

C. J. Savant, M. S. (2012). Familias Logicas Digitales, Circuitos Integrados digitales. En

M. S. C. J. Savant, DISEÑO ELECTRONICO: Circuitos y Sistemas. ADDISON - WESLEY.

FLoyd, T. L. (2016). Tecnologías de Circuitos Integrados. En T. L. FLoyd, Fundamentos de

Sistemas Digitales. PEARSON.
Noriega, S. (2006). Familia Lógica CMOS. Buenos Aires, Argentina: MDC Machine.

Sáez, J. A. (2019). Research Gate. Obtenido de https://www.researchgate.net/