Universidad Nacional Mayor de San Marcos

(Universidad del Perú, DECANA DE AMÉRICA)

FACULTAD DE INGENIERÍA ELECTRÓNICA Y ELÉCTRICA

MICROELECTRONICA
MsC. LUZ ADANAQUÉ

LABORATORIO DIRIGIDO NRO 01

Hidalgo Vargas Hans Kevin

14190012

20 de Abril del 2019

TÍTULO
Caracterización de circuitos basados en BJT y MOSFET en LTSpice. Diseño de máscaras en
Microwind.

OBJETIVO
El objetivo principal de esta experiencia de laboratorio es interactuar con el software
simulador de circuitos LTspice a través del diseño, la caracterización de compuertas lógicas y la
verificación de su comportamiento cuando se somete a cambios.

HERRAMIENTAS
Estación de trabajo.

Software de simulación LTSpice. Librería

cmosedu_models.txt

PROCEDIMIENTO
PARTE 1. Crear una carpeta llamada MyLTspice.
1. Diseñar un inversor en LTSPICE (MyInversor_HIDALGO)
INVERSOR
Model: nmos4 - pmos4
Fuente DC: Voltage
Fuente de entrada: Vin
.dc Vin 0 1
.include cmosedu_models.txt

SOLUCION:

2. Diseñar un NAND en LTSPICE

NAND (MyNAND_HIDALGO)

Model: nmos4 - pmos4

Fuente DC:Voltage

Fuentes de entrada: VA y VB (pulse 1 0 0.5 0.01 0.01 1 2)

.tran 6

.include cmosedu_models.txt
PARTE 2. ESTUDIO DE LA LIBRERÍA

¿Qué incluye la librería?

a) .MODEL
.MODEL N_1u NMOS LEVEL = 3
b) .MODEL
.MODEL P_1u PMOS LEVEL = 3
c) .model
.model N_50n nmos level = 54
d) .model
model P_50n pmos level = 54

Completar la siguiente tabla:

Modelo A) B) C) D)
Channel LONG LONG SHORT SHORT

Level 3 3 54 54

VDD 5 5 1 1

Cjs 300E-12 300E-12 5e-010 5e-010

PARTE 3. Colocar los modelos a) y b) en el inversor y en el NAND

3.1 Agregar en la pestaña .op la siguiente línea : .include cmosedu_models.txt

3.2 Guardar el cmosedu_models.txt en la carpeta MyLTspice_Apellido.

3.3 Guardar el MOS con el mismo nombre del modelo.

3.4 Configurar el VDD correspondiente (5V o 1V) 3.5 Simular

3.6 Seleccionar Vout y Id(M2) como señales a visualizar. Guardar la gráfica como Apellido_lc
 3.7 Grafica y completa la siguiente tabla

Señal Vout Id(M2)

Vinversión 0.48 V 0.3uA

Vmáx 1V 0.5uA

Vcruce 0.5 4uA

Comente sus resultados.

Podemos apreciar que el cruce de las graficas Vout y Id(M2) esta en 0.6 V y 4uA, además de
que el inversor no genera erros a la salida, el diseño funciona perfectamente a esta escala, 50n

3.8 Cambiar el valor de VDD a 2V y repetir los pasos 3.6 y 3.7 En el NAND
cambiar los valores de VA y VB también.
Señal Vout Id(M2)
Vinversión 0.01V 11.3uA

Vmáx 1.8V 5uA

Vcruce 1.6V 10uA

Comente sus resultados.

Se puede apreciar en la gráfica que se distorsiona demasiado la señal esperada para un

inversor incluso llega a generar un falso estado de 1 lógico.

3.9 Cambiar el valor de VDD a 0.75V y repetir los pasos 3.6 y 3.7 En el
NAND cambiar los valores de VA y VB también.
Señal Vout Id(M2)
Vinversión 0V 0A

Vmáx 0.75V 0A

Vcruce 0.6V 1.2uA

Comente sus resultados.

Se puede apreciar que aunque el voltaje no es suficiente mente alto el dispositivo no tiene
errores en su función.

PARTE 4: Colocar los modelos c) y d) en el inversor y en el NAND

(waveforms como Apellido_sc)

PARTE 5: Modificar los valores de W y L

Colocar tres circuitos

El primero W/L = 30/1 (pmos) W/L = 10/1 (nmos) Bn/Bp = 1

El segundo W/L = 10/1 (pmos) W/L = 10/1 (nmos) Bn/Bp = 3

El tercero W/L = 90/1 (pmos) W/L = 10/1 (nmos) Bn/Bp = 0.3333

PARTE 6: RESULTADOS

¿Qué modelo ofrece mejores prestaciones?

En las simulaciones se muestran corrientes negativas lo que muestra que los transistores
no están trabajando como conmutadores.

Aunque se estabilizan al final estas demoran dependiendo de los parámetros que

cambiemos.

¿Cuál de las dos soluciones es más rápida?

La más rápida resulto ser la primera ya que en las demás el transistor no trabaja en la
zona de conmutación.