SN 74 LVC H 16 2 244 A DGG R RANGOS DE ALIMENTACION VCC POR FAMILIA FAMILIAS DE CI DE BAJA TENSION (LV) FAMILIAS GENERALES DE CI (TTL

RANGOS DE ALIMENTACION VCC POR FAMILIA FAMILIAS DE CI DE BAJA TENSION (LV) FAMILIAS GENERALES DE CI (TTL y CMOS)
1 2 3 4 5 6 7 8 9 10 6v Nótece el cambio de escala para CMOS 4000 (4K) 74 ALB Advanced Low Voltage – BiCMOS TTL (74xx) TTL (Original)
1 - Prefijo estandarizado 8 – Revisión del dispositivo
18v 74 CBTLV Low-Voltage Crossbar Technology 74 L Low power
SNJ – Conforme a MIL-PRF-38535 (QML) Blanco = Sin Revision 5,50v 74 LV (U) Low Voltage – LV-A (5v) 74 S Schottky
Letra de la A–Z inrementa revisiones
2 – Rango de Temperatura 5,25v 74 LVC (R) (U) Low Voltage CMOS 74 H High speed
9 – Empaquetado 5v 74 LVCH Low Voltage CMOS Bus Hold 74 LS Low power - Schottky
54 – Militar
74 - Comercial D, DW : Small-Outline Integrated Circuit (SOIC) 15v 74 ALVC (R) Advanced Low Voltage - CMOS 74 AS Advanced - Schottky
DB, DL : Shrink Small-Outline Package (SSOP) 4,5v 74 LVT (R) (U) Low Voltage / TTL 74 ALS Advanced - Low power - Schottky
3 - Familia DBB, DGV : Thin Very Small-Outline Package (TVSOP) 74 LVTZ Low Voltage / TTL - High Impedance power-up 74 F(AST) Fast - (Advanced - Schottky)
Blanco : Transistor-Transistor Logic (TTL) DBQ : Quarter-Size Outline Package (QSOP) 74 ALVCH Advanced Low Voltage CMOS Bus Hold 74 C CMOS (check Vcc levels)
DBV, DCK : Small-Outline Transistor Package (SOT)
DGG, PW : Thin Shrink Small-Outline Package (TSSOP) 74 LCX LV - CMOS (operates with 3v & 5v supplies) 74 HC (U) High speed - CMOS (Unbuffered output)
(*) Ver Identificación de familia en CI (*)
FK : Leadless Ceramic Chip Carrier (LCCC) 3,6v 74 VCX LV - CMOS (operates with 1.8v & 3.6v supplies 74 HCT High speed - CMOS - TTL inputs
4 – Características especiales FN : Plastic Leaded Chip Carrier (PLCC) 3,3v (U) : Unbuffered Output (Salida sin buffer) 74 AHC Advanced - High speed - CMOS
GB : Ceramic Pin Grid Array (CPGA) (R) : Damping Resistor (Resitencia Amortiguadora) 74 AHCT Advanced - High speed - CMOS - TTL inputs
Blanco = No Special Features

AS ALS F S LS TTL ABT ACT HCT AHCT

HFP, HS, HT, HV : Ceramic Quad Flat Package (CQFP)
D – Level-Shifting Diode (CBTD) 9v 74 FCT (-A) Fast - CMOS - TTL inputs (speed variations)
J, JT : Ceramic Dual-In-Line Package (CDIP)
H – Bus Hold (ALVCH) N, NP, NT : Plastic Dual-In-Line Package (PDIP) LOGICA ACOPLADA POR EMISOR (ECL) 74 FCT (-T, -AT) Fast - CMOS - TTL inputs (speed variations)
R – Damping Resistor on Inputs/Outputs (LVCR) PAG, PAH, PCA, PCB, PM, PN, PZ : 2,50v 74 AC Advanced - CMOS
S – Schottky Clamping Diode (CBTS) 2,25v MEC I 8nS*
Thin Quad Flat Package (TQFP) MEC II 2nS* 74 ACT Advanced - CMOS - TTL inputs

ALVT ALVC CBTLV SSTL

5 – Ancho de Bit PH, PQ, RC : Quad Flat Package (QFP) 2v 74 FACT AC, ACT (Q) series
W, WA, WD : Ceramic Flat Package (CFP) 1,8v MEC III (16XX)1nS*.......* = Rise & Fall Times
Blanco = Gates, MSI, and Octals 5v 101xx 100 series 10K ECL, 3.5nS* 74 ACQ Advanced - CMOS - Quiet outputs

LV-A LVC ALVC

1G – Single Gate 10 – Fabricación, distribución 1,5v 102xx 200 series 10K ECL, 2.5nS* 74 ACTQ Advanced - CMOS - TTL inputs - Quiet outputs
8 – Octal IEEE 1149.1 (JTAG)

LVT`LVCZ

CMOS 4K
Los nuevos dispositivos encapsulados en tipos DB y 0,8v 3v 108xx 800 series 10K ECL, volt compensated, 3.5nS* 4000 (4K) CMOS (Original) (no compatible TTL)
16 – Widebus. (16, 18, and 20 bit)

LV-A
10Hxxx 10K - High speed, volt compensated, 1.8nS*

AHC
PW incluyen una designacion R (reel). Los

AVC
18 – Widebus IEEE 1149.1 (JTAG)

HC

AC
FAMILIAS DE BUS DRIVER
32 – Widebus+. (32 and 36 bit) encapsulados LE mantienen la designación pero 10Exxx 10K - ECLinPS, voltage compensated, 800pS*
serán convertidos a R en un futuro. 100xxx 100K, temperature compensated 74 ABT Advanced BiCMOS Technology
6 – Opciones Ejemplo: 74 ABTE ABT - Enhanced Transceiver Logic
Para un dispositivo SN74LVTxxxDBLE, la nueva NIVELES DE TENSION LOGICOS POR FAMILIAS 100Hxxx 100K - High speed, temperature compensated
Blank = No Options 100Exxx 100K - ECLinPS, temp, voltage comp., 800pS* 74 ABTH Advanced BiCMOS Technology - bus Hold
2 – Series-Damping Resistor on Outputs designación será SN74LVTxxxADBR. 5v
LE – Left Embossed (valido sólo para encapsulados 74 BCT BiCMOS - TTL inputs
4 – Level Shifter VOH
25 – 25-Ù Line Driver DB and PW) 4,4v 74 BTL Backplane Transceiver Logic
R – Standard (válido para encapsulados surface- 74 FB Backplane Transceiver Logic/Futurebus+
7 – Funciones mount excepto DB and PW devices). 4,1v IOH IOL POR FAMILIA
VOH VCC tPD %VM 74 GTL Gunning Transceiver Logic
mA
Ejemplos: 50 74 GTLP GTL Plus
Control 3,5v VIH

máxima de ingreso p/nivel bajo

244 – Noninverting Buffer/Driver

mínima de ingreso p/nivel alto

74 HSTL High-Speed Transceiver Logic

máxima de salida p/nivel bajo

mínima de salida p/nivel alto
374 – D-Type Flip-Flop 3,3v 40 Carga VOP ICC
573 – D-Type Transparent Latch Entrada 3,1v 74 SSTL Stub Series-Terminated Logic
tPD VIH 20
640 – Inverting Transceiver VCC = 2,5v
Salida
2,4v 10
tPHL tPLH VOH VOH VOH
VIH
tPZL tPLZ 2v VIH ICC vs FRECUENCIA PROPAGACION POR FAMILIA (nS)
QH fmax = tPD / 2 VOHP VIH
VOH VIL VIL -20
VOHV 1,5v ICC (mA)
6,0 3,6 ‘244
VMH 600
6,0 3,6 ‘245 ABT

CBTLV
TPZ
VIH

ALVC

ALVT
6,5 4,0 ‘374

Tensión
Tensión
Tensión
Tensión

AUC
Inválido

AVC
ALB

LVC

LVT
VIL VOL LVT

LV
VML 0,9v VIL=0,8v 4,5 3,5 ‘244 LVT (8)
VOL VIL VIL
t PD 5,0 3,5 ‘244
LVT (16)
VOLP

VIL =
VIH =
VOL =
VOH =
0,5v TPD
VOLV VOL VOL VOL VOL 400 3,9 3,2 ‘244
LVC ALVC
SALIDA 2,6 2,2 ‘244
tTHL QL tTLH 2,1 1,7 ‘244
CD4K HC AHC

ALVC LV-A
TTL L S H
HS LS ALS

LV LVT LV1T
AC LV-A LV1T
LV4T

ALVC LVC ALVT

LV1T LV4T
HCT ACT AHCT
Mega328P

LV4T ALVT LVC

AVR (5v)

AUC AUP AVC

LVT LV-AT

HC AHC
ALVC
(50pf)
5,5 4,5 ‘244 LVC
200

ALVC
LVC

TTL
12,3 10,6 ‘244

LV
Retardo de Propagación Tipico Tpd (ns)

14,5 10,1 ‘245 LV

LV ALVC
(30pf) 13,2 14,1 ‘374
LVC 9,5 7,5 ‘244

ENTRADA
AHC/AHCT FCT ALVC 10 30 50 70 90 10,0 7,0 ‘245 AC
LV-A AC-ACT f (Mhz) 12,5 10,5 ‘374
LV ABT HC-HCT
LVT LV-AT
10,5 10,0 ‘244
CVT BCT TTL 11,0 9,0 ‘245 ACT
ALVC HC AHC 12,5 11,5 ‘374
CD4000
®
CBTLV
ALVT
TVC
AVC
ALS
F
Compatible en tensión y corriente
Si se cumplen condiciones de tensión:
SisPat
T E C N O L O G I A S I NF OR M A T I C A S
9,5
10,0
10,0
6,5
7,0
9,0
‘244
‘245
‘374
ACQ
AS www.sispat.com.ar 10,0 7,0 ‘244
LS
VOHmaxTTL < VIHmaxLV , patagonia - argentina 10,5 7,5 ‘245 ACTQ
GTLP Little Logic Bipolar
S
sino resistencia pull-down. Technote: Jul 2017 AA
10,5 9,5 ‘374
SSTV CMOS Divisor de tensión
TTL 10,5 8,5 ‘244
VME AUC BiCMOS Interfaz con integrado LVT o LVC 12,0 8,5 ‘245 AHC
CB3T/Q Resistencia Pull-up a 5v 11,0 11,5 ‘374
SSTU Interfaz con compuerta HCT
AUP 38,0 25,0 ‘244
CBT-C Interfaz desplazador de nivel 53,0 29,0 ‘245 HC-HCT
Introducción Jóven Madurez Declinamiento
Tensión de Alimentación Vcc (v) 2010 2003 1995 1985 1975 1965
45,0 37,0 ‘374