Documente Academic
Documente Profesional
Documente Cultură
(UNTELS)
Código: 2017120005
COMPUERTA OR.
En este tipo de compuerta, si una o las dos entradas están a un "1" lógico (5 voltios), pasará
corriente a través de uno o los dos diodos. Esta corriente atravesará la resistencia que a su
vez tendrá una voltaje alto entre sus terminales obteniéndose así un "1" lógico a la salida.
Con este arreglo se obtiene un "0" lógico a la salida, solamente cuando ambas entradas
están en nivel bajo ("0" lógico). Así, ninguno de los dos diodos conduce, no hay corriente
por la resistencia y tampoco hay caída de voltaje.
El uso de diodos para este tipo de compuertas es especial ya que el diodo de acuerdo a su
polarización se puede encontrar en un estado de cerrado o abierto o, también podemos decir
de manera lógica, que puede estar en 0 o en 1. Por esa razón se trabajan con diodos para
implementar compuertas lógicas como la vista anteriormente.
SIMULACIÓN DE LA COMPUERTA OR (A=0 Y B=0)
COMPUERTA AND.
Cuando en esta compuerta lógica las dos entradas están en nivel alto ("1"), los dos diodos
están polarizados en reversa y no conducen corriente y por lo tanto en la salida hay un nivel
lógico alto ("1") Compuerta AND de dos entradas implementada con diodos Si una de las
entradas está en nivel bajo, entonces la salida será de nivel bajo ("0"), pues pasará corriente
a través de la resistencia y el diodo cuyo cátodo este puesto a tierra.
De esta manera el ánodo del diodo (la salida) estará a nivel bajo. Este método funciona muy
bien cuando estos circuitos son sencillos. Pero aparece un problema cuando se realiza una
interconexión de compuertas.
Para esta representación de la compuerta and, empleamos tres diodos, dos diodos que van a
alas entradas A y B y un diodo que se encuentra entre las dos, que hará que se requiera que
ambas estén en nivel alto para que la salida este en alto, empleamos de esta manera los
diodos ya que son componentes digitales de cierta manera, porque se encuentran en dos
valores (1 o 0) de acuerdo como lo polaricen.
El sistema numérico binario utiliza solo dos dígitos: 1 y 0, por lo que es perfecto para
representar relaciones lógicas. Los circuitos lógicos digitales utilizan intervalos de voltaje
predefinidos para representar estos estados binarios.
LA SALIDA ESTA EN 1
CASO 2: A=1
COMPUERTA NAND
El comportamiento de una compuerta NAND se observa que la salida estará en nivel lógico
“0” cuando todas las entradas tengan un nivel lógico “1”. Cualquier otra combinación de
entradas (“0” y “1”) causará que la salida tenga un nivel lógico “1”. Del diagrama se puede
observar que el circuito utiliza dos transistores que trabajan en corte (no conduce corriente)
o en saturación (conduce corriente).
COMPUERTA NOR
Del mismo modo, la puerta NOR es equivalente a una puerta OR seguida de un inversor.
Cualquiera de los diodos base-emisor entran en conducción suficiente para llevarlo a la
saturación, el voltaje del colector respecto a tierra es menor de un voltio y se puede usar
como lógica baja (0 ó low).
Al igual que hicimos con la simulación anterior lo haremos con esta reemplazaremos la
salida de la compuerta ORT con la función NOT dándonos como salida resultante la
compuerta NOR.
COMPUERTA XOR
El Diseño consiste en cuatro transistores dispuestos como se muestra en la Figura 1. Como la lógica de una
compuerta XOR, el bombillo (representado por la resistencia R3) solo encenderá cuando los dos
interruptores estén en estados diferentes. Cuando los dos interruptores están simultáneamente en tierra, los
transistores Q3 y Q4 entran en un estado de saturación y causan el mismo potencial sobre R3 y no fluye
corriente por esta, en caso contrario, si los dos interruptores están simultáneamente puestos a V1, los
transistores Q1 y Q2 se saturan y Q3 y Q4 están en corte debido a esto no hay corriente porR3. Cuando los
interruptores están en estados diferentes, Q1 y Q4 ó Q3 y Q2 están en saturación causando que en la
resistencia R3 haya una caída de potencial de aproximadamente1V, de modo que el bombillo se encenderá
con una corriente de aproximadamente 100mA.
SIMULACIÓN DE LA COMPUERTA XOR