1

Universidad de San Buenaventura. Delgado. Ramírez. Laboratorio#2 Circuitos Digitales.

Práctica de Laboratorio 2: Análisis combinatorio de

circuitos lógicos
Delgado Gálvez, Valeria Andrea 33799, Ramírez Barona, Alejandro 34455
valeria.delgado99@gmail.com, alejitop_99@hotmail.com
Universidad San Buenaventura

INTRODUCCIÓN:
Los circuitos combinatorios son un conjunto de varias compuertas
lógicas, estos pueden ser representados por tablas de verdad o S 𝐼0 𝐼1 𝑓(𝑆, 𝐼0 , 𝐼1 )
también funciones. En este laboratorio lo que se desea lograr es
implementar un circuito el cual previamente nos es dado, partiendo 0 0 0 0
de su función.
0 0 1 0
MARCO TEÓRICO:
Circuito Integrado: contiene en su interior circuitos electrónicos en 0 1 0 1
pequeña escala, se encuentran en la mayoría de equipos electrónicos.
0 1 1 1
Quartus II: es un software creado por Altera con el fin de crear y
analizar diseños creados en HDL. Esta herramienta también permite 1 0 0 0
montar los diseños en la tarjeta DE0.
1 0 1 1
FPGA: es un dispositivo electrónico programable el cual funciona
con lógica y algoritmia booleana y se puede decir que es el 1 1 0 0
componente principal de las tarjetas DE0.
1 1 1 1
Compuerta lógica: Circuito electrónico que entrega 0 o 1 según la
Tabla 1.1 - Tabla de verdad del diseño del circuito a utilizar en la práctica.
operación que realice (multiplicación, suma, negación) y su entrada,
sirve para trabajar binariamente.
Como se observa de la tabla 1.1, cuando la entrada S tiene como
Circuito Digital: es un sistema formado por dispositivos electrónico valor cero, la salida de la función es igual a la entrada 𝐼0 y cuando el
el cual transforma una cantidad N de señales digitales de entrada en valor de S es uno, la salida de la función es igual a la entrada 𝐼1 . Esto
una o muchas señales digitales de salida, estos circuitos sólo trabajan sucede debido a que la entrada S que se opera con 𝐼0 se encuentra
con los valores binarios 0 y 1. negada, lo que permite que cuando el valor de la entrada S sea cero,
en la operación AND esta se tome se como un uno haciendo que la
PROCEDIMIENTO: entrada 𝐼0 sea la que determine el valor de la salida y al estar S en sus
valores de cero, la operación AND entre S e 𝐼1 es igual a cero
haciendo que el operador OR arroje el valor del AND S𝐼0 , lo opuesto
sucede cuando el valor de S se vuelve uno, ya que cuando esto sucede
1. Para el montaje en la protoboard se utilizó el siguiente diseño que el operador AND entre S e 𝐼0 se vuelve cero mientras que el otro
satisface la función lógica 𝑆𝐼0 + 𝑆𝐼1 : operador AND arroja los valores dados por 𝐼1 .

Para este montaje se utiliza un dip switch para controlar las entradas
y como salida un diodo led el cual sirve para observar de manera
clara los valores que toma la salida.

Para realizar el montaje de este circuito se utilizaron los implementos

mostrados en la siguiente tabla.

Elementos Precio (USD)

Imagen 1.1 - Diseño de circuito que corresponde a la función 𝑆𝐼0 + 𝑆𝐼1 . 1 integrado SN74LS08N $0.65

El funcionamiento de este circuito es mostrar como salida una de las 1 integrado SN74LS04N $0.73
entradas dependiendo del valor que tome la entrada más significativa
la cual es S, esto se logra apreciar mejor al revisar su tabla de verdad. 1 integrado SN74LS32N $0.61
2
Universidad de San Buenaventura. Delgado. Ramírez. Laboratorio#2 Circuitos Digitales.

1 LED 5mm CLB300CTP $0.50

1 Dip switch A6FR-2101 $0.77

5 resistores de 1kΩ $5.75

Total $9.01 Imagen 2.1 - Diagrama de bloques del programa.

Tabla 1.2 - Lista de implementos a utilizar en el montaje.
Ahora en la ventana de pines se asignan los suiches de entrada de la
2. Se programó en VHDL para el montaje sobre la FPGA del circuito, FPGA y un led como salida (Imagen 2.2)
lo primero es “llamar” a las librerías que se usarán, luego teniendo en
cuenta que el circuito debe tener tres entradas y una salida, estas se
declaran en el apartado “entity”, lo siguiente es la arquitectura del
programa, en donde declaramos las conexiones internas y luego se
realizan las operaciones que requiera el programa.
Imagen 2.2 - Asignaciones de los pines de entrada y salida.
--LIBRERÍA

library IEEE;
RESULTADOS:
use IEEE.STD_LOGIC_1164.ALL;
1. Después de implementar el diseño propuesto en la protoboard se
obtuvo un resultado acorde a lo esperado, en otras palabras, se logró
--ENTIDAD
la misma tabla de verdad al accionar los interruptores de tal manera
que concordaron con la tabla de verdad.
entity LABORATORIO is
Port (
--Señales de entrada
S : in STD_LOGIC;
I0 : in STD_LOGIC;
I1 : in STD_LOGIC;
--Señal de salida
Y: out STD_LOGIC
);
end LABORATORIO;
Imagen 3.1 - Implementación del circuito diseñado con todas las entradas en
-- ARQUITECTURA cero.

architecture Behavioral of LABORATORIO is

-- Conexiones internas
signal AND_UNO: STD_LOGIC;
signal AND_DOS: STD_LOGIC;

begin
-- Procesos

PROCESO_AND_UNO: process (S, I0) begin Imagen 3.2 - Circuito implementado con entrada S en cero y entrada 𝐼0 en
AND_UNO <= (NOT S) AND I0; uno.
end process;

PROCESO_AND_DOS: process (S, I1) begin

AND_DOS <= S AND I1;
end process;

-- Salida
Y <= AND_UNO OR AND_DOS;

end Behavioral;
Luego se convierte el programa en un integrado en Quartus, como se
puede ver posee las tres entradas que definimos y una salida, en el
apartado de diagramas de bloques se hacen las conexiones necesarias
(Imagen 2.1)
Imagen 3.3 - Circuito implementado con entrada S en uno y entrada 𝐼1 en uno.
2. Según la tabla de verdad del circuito, cuando tengamos todas las
entradas la salida será 0 también (Imagen 4.1)), si la entrada S está en
0, la salida tomará el valor de 1 si la entrada I0 toma también este
valor (Imagen 4.2), mientras que si tenemos S en 1, solo será 1 la
3
Universidad de San Buenaventura. Delgado. Ramírez. Laboratorio#2 Circuitos Digitales.
salida cuando I2 sea 1 (Imagen 4.3). Si la salida es 0 el LED estará
apagado, si es 1, el LED se encenderá.
Imagen 4.1 - Prueba del programa en la FPGA, todas las entradas en 0
Imagen 4.2 - Prueba del programa en la FPGA, solo la entrada I0 en uno.
Imagen 4.3 - Prueba del programa en la FPGA, entrada S e I1 en uno.
Preguntas:
1. Una de las grandes ventajas de la FPGA es que podemos realizar
diversos circuitos en ella, de cierta forma es “programar el
hardware”, sin embargo los picos de rendimiento y las frecuencias de
operación de reloj son más bajas a comparación de una CPU aunque
esto puede mejorarse cuando se usa en aplicaciones específicas.
Cada vez son más populares las FPGA por sus diversas aplicaciones
y las mejoras que han tenido con el paso de los años, además de su
alta eficiencia energética.
El precio de las FPGA es una barrera para adquirirlas ya que un
microcontrolador puede resultar más barato, sin embargo la FPGA
posee diversos elementos que los microcontroladores no.
2. Las principales compañías que producen las FPGA son las
siguientes:
- Xilinx:
Xilinx es la compañía líder en la producción de las FPGA,
ésta cuenta con una amplia gama de FPGA en términos de
costo y rendimiento cubriendo mayor parte del mercado de
las FPGA.
- Altera:
Altera es la segunda compañía más importante en la
producción y desarrollo de las FPGA teniendo un valor en
mercado incluso mayor al de Xilinx, esto se puede deber a
las buenas herramientas de software con las que cuenta
Altera, siendo este un factor clave a la hora de obtener una
FPGA.
- Lattice Semiconductor:
Lattice Semiconductor a diferencia de Altera y Xilinx le
apunta a las FPGA de bajo poder y bajo costo dando al
mercado las FPGA de “mejor relación costo beneficio”. Es
claro que si se desea una FPGA de alto o medio poder,
Lattice no es una opción.
- Microsemi:
Microsemi al igual que Lattice se especializa en las FPGA
de bajo poder, solo que esta compañía también se
especializa en FPGA de señal mixta.
- QuickLogic:
QuickLogic a diferencia de las otras compañías
mencionada anteriormente se especializa en la industria de
los dispositivos móviles dando así al mercado FPGA de
muy bajo poder.
CONCLUSIONES:
Se logró cumplir con los objetivos de la práctica tanto en el montaje
en la protoboard como en la FPGA, esto lo podemos ver en el
apartado de resultados ya que al realizar las pruebas, estas
concordaban con la tabla de verdad que se hizo previamente.
El circuito físico se pudo haber realizado solo con dos integrados
(74ls04 y 74ls08), ya que era posible reemplazar el 74ls32 que hace
la vez de OR en el circuito, utilizando un AND y negando sus
entradas y salidas, sin embargo esto implicaba mayor cableado.
REFERENCIAS:
-
- https://es.wikipedia.org/wiki/Circuito_integrado
- www.logicbus.com.mx/compuertas-logicas.php
- https://www.terasic.com.tw/cgi-
bin/page/archive_download.pl?Language=China&No=364
&FID=0c266381d75ef92a8291c5bbdd5b07eb
- https://es.wikipedia.org/wiki/Quartus_II
4
Universidad de San Buenaventura. Delgado. Ramírez. Laboratorio#2 Circuitos Digitales.

- http://www.planetasaber.com/theworld/gats/seccions/cards/
default.asp?pk=782&art=59
- http://sedici.unlp.edu.ar/bitstream/handle/10915/64231/Doc
umento_completo.pdf-PDFA.pdf?sequence=1
- http://circuitos-
combinatorios.blogspot.com/2013/03/circuitos-
combinatorios.html
- http://www.fpgadeveloper.com/2011/07/list-and-
comparison-of-fpga-companies.html