Curso Máster:

Microelectrónica Digital .
Leopoldo García Franquelo
Departamento de Tecnología Electrónica.
Tema 2

Dispositivos Programables
por el usuario (I)
 Introducción a los Dispositivos
Programables por el Usuario
Circuitos Completamente a medida

Células Estándar (Fab. Predifundidos (Fab.

Todas las máscaras) Últimas máscaras)

Dispositivos Programables
por el usuario

25/10/2006 Curso Master: Microelectrónica Digital. Tema II 2

 Tipos de dispositivos
programables por el usuario

SPLD CPLD
FPGA
25/10/2006 Curso Master: Microelectrónica Digital. Tema II 3
 Modelo de FPGAs
Bloques Bloques de
Lógicos Entrada/Salida

Programabilidad

Recursos de
Conexionado
25/10/2006 Curso Master: Microelectrónica Digital. Tema II 4
 Programación: SRAM

Proceso CMOS
Estándar

Volátil (ROM ext.)

(reprogramable)
Area!

25/10/2006 Curso Master: Microelectrónica Digital. Tema II 5

 Programación: SRAM
Vcc

NC 47k
47k 47k 47k 47k
47k
M0 M1 M0 M1 M0 M1 PWRDN
M2 NC M2 M2

DOUT DIN DOUT DIN DOUT

XC4000E/X Vcc CCLK CCLK

MASTER Vcc XC4000E/X, XC3100A

47k SLAVE
SERIAL XC1700D XC5500
CCLK CLK VPP
SLAVE
DIN DATA

PROGRAM LDC CE CEO PROGRAM RESET

DONE INIT RESET/O E DONE INIT D/P INIT

PROGRAM

25/10/2006 Curso Master: Microelectrónica Digital. Tema II 6

 Modo de Configuración

D Q D Q

Funcionamiento Normal
CCLK

D Q D Q

CCLK

25/10/2006 Curso Master: Microelectrónica Digital. Tema II 7

 Programación: ANTIFUSIBLES (1)
OXIDO
SILICIO AMORFO
METAL2

VIALINK
METAL1

POLISILICIO
OXIDO
DIELECTRICO
ONO

PLICE

DIFUSION n+

25/10/2006 Curso Master: Microelectrónica Digital. Tema II 8

 Programación: ANTIFUSIBLES (2)
METAL2
PLICE:
Programable
METAL1
Low Impedance
Circuit Element
ANTIFUSIBLE

POLISILICIO
DIFUSION n+

25/10/2006 Curso Master: Microelectrónica Digital. Tema II 9

 Resistencia de programación
de un antifusible
Sin programar: 1 GigaOhm
Resistencia del antifusible
1.2

1
en Kohms

0.8

0.6

0.4

0.2

0 2 4 6 8 10 12 14 16 18 20

Corriente de programación en mA

25/10/2006 Curso Master: Microelectrónica Digital. Tema II 10

 Características del antifusible
n Se programa cada antifusible mediante la
aplicación de una tensión de 16V durante 1ms.
n Se añaden tres capas en el proceso de fabricación
CMOS estándar.
n Durabilidad de 40 años

25/10/2006 Curso Master: Microelectrónica Digital. Tema II 11

 Programación: EPROM (1)

Óxido
Metal
Línea de Puerta de
palabra control

Puerta
Flotante

Difusión n

25/10/2006 Curso Master: Microelectrónica Digital. Tema II 12

 Programación: EPROM (2)

Característica de
transferencia con
la puerta flotante Característica de
descargada iD transferencia con
la puerta flotante
cargada

DVT

DVT=-Q/CFC

VT0 VT VG
5V

25/10/2006 Curso Master: Microelectrónica Digital. Tema II 13

 Programación: FLASH (1)
Contacto
Puerta de
Drenador Oxido
control

B’
inter-poly
Puerta de
Oxido de Puerta
control
Puerta Flotante
A A’
Fuente Drenad.
Puerta
Flotante Sustrato p
Contacto
Fuente B Sección BB’
Puerta
Puerta de Flotante
control
Oxido
inter-poly
Oxido de
Puerta Sustrato p
Sección AA’

25/10/2006 Curso Master: Microelectrónica Digital. Tema II 14

 Programación: FLASH (2)

12 V GND

GND 5V 12 V Flotante

Fuente Drenador Fuente Drenador

Sustrato p Sustrato p

Programación: inyección Borrado: Efecto Fowler-

de electrones desde el Nordheim (Túnel) hacia
drenador la fuente

25/10/2006 Curso Master: Microelectrónica Digital. Tema II 15

 Programación: EPROM (2)
+5 V

linea de selección
RESISTENCIA
PULL-UP

linea de bit

PUERTA DE
SELECCION

PUERTA gnd
FLOTANTE
TRANSISTOR EPROM
25/10/2006 Curso Master: Microelectrónica Digital. Tema II 16
 Programación: EPROM (2)
+5 V

linea de selección
RESISTENCIA
PULL-UP

linea de bit

PUERTA DE
SELECCION ¿Qué
queda?
PUERTA gnd
FLOTANTE
TRANSISTOR EPROM
25/10/2006 Curso Master: Microelectrónica Digital. Tema II 17
 Programación: Resumen (1)

Técnica Volátil Reprogr. Área R (Ohm) C (fF)

SRAM SI Interna Grande 1-2K 10-20
Pequeña Antifusible.
PLICE NO NO 300-500 3-5
Grande Programación
Pequeña Antifusible.
VIALINK NO NO 50-80 1-3
Grande Programación
EPROM NO Externa Pequeña 2-4K 10-20
EEPROM NO Externa 2*EPROM 2-4K 10-20

25/10/2006 Curso Master: Microelectrónica Digital. Tema II 18

 Programación: Resumen (2)

Area Num. Ciclos Tiempo de

Técnica Celda f2
tacceso (ns)
de Escritura Retención
RAM 10-15 80-100 >1014 Volátil
EPROM 9 100-150 1-10 30 años
EEPROM 40-60 100-150 106 10 años
FLASH 7-10 80-120 105 10 años

25/10/2006 Curso Master: Microelectrónica Digital. Tema II 19

 Modelo de FPGAs
Bloques Bloques de
Lógicos Entrada/Salida

Recursos de
Conexionado
25/10/2006 Curso Master: Microelectrónica Digital. Tema II 20
 Bloques Lógicos: Multiplexor (1)
Y1 00

Y2 01 If (X1,X2=0,0) F=Y1
If (X1,X2=0,1) F=Y2
If (X1,X2=1,0) F=Y3
Y3 10 If (X1,X2=1,1) F=Y4

Y4 11
Y1

Y2

Y3
X1 X2
F

/X1./X2

X1./X2

/X1.X2
25/10/2006 Curso Master: Microelectrónica Digital. Tema II 21
 Bloques Lógicos: Multiplexor (2)
X1 X2 F
0 0 1 Y1 00

0 1 0 Y2 01 If (X1,X2=0,0) F=1
If (X1,X2=0,1) F=0
If (X1,X2=1,0) F=0
1 0 0 Y3 10 If (X1,X2=1,1) F=1

1 1 1 Y4 11
X1
F
X2

F=X1X2+X1X2 X1 X2

25/10/2006 Curso Master: Microelectrónica Digital. Tema II 22

 Bloques Lógicos: Multiplexor (3)
X1 X2 F
0 0 1 Y1 00

0 1 0 Y2 01 If (X1,X2=0,0) F=1
If (X1,X2=0,1) F=0
If (X1,X2=1,0) F=0
1 0 0 Y3 10 If (X1,X2=1,1) F=0

11
1 1 0 Y4 X1
F
X2

X1 X2

25/10/2006 Curso Master: Microelectrónica Digital. Tema II 23

 Bloques Lógicos: Multiplexor (4)
X1 X2 F
0 0 0 Y1 00

0 1 1 Y2 01 If (X1,X2=0,0) F=0
If (X1,X2=0,1) F=1
If (X1,X2=1,0) F=1
1 0 1 Y3 10 If (X1,X2=1,1) F=0

1 1 0 Y4 11
X1
F
X2

X1 X2

25/10/2006 Curso Master: Microelectrónica Digital. Tema II 24

 Bloques Lógicos: Ejemplo (1)
Y5
X1
F
Y1
Y8
Y6
X2

Y2

Y7
X3

Y3

X4

Y4

25/10/2006 Curso Master: Microelectrónica Digital. Tema II 25

 Bloques Lógicos: Ejemplo (2)
0
X1

0
0
0
X2 F=/(X1.X2.X3.X4)

0
X3

X4

25/10/2006 Curso Master: Microelectrónica Digital. Tema II 26

 Bloques Lógicos: Ejemplo (3)
0
X1

0
1
0
X2 F=(X1.X2.X3.X4)

0
X3

X4

25/10/2006 Curso Master: Microelectrónica Digital. Tema II 27

 Bloques Lógicos: Ejemplo (4)
0
X1

1
0
0
X2 F=X1+X2+X3+X4

0
X3

X4

25/10/2006 Curso Master: Microelectrónica Digital. Tema II 28

 Bloques Lógicos: Ejemplo (5)
0
X1

1
1
0
X2 F=/(X1+X2+X3+X4)

0
X3

X4

25/10/2006 Curso Master: Microelectrónica Digital. Tema II 29

 Bloques Lógicos: Ejemplo (6)
0
X1

1
1
0
X2 F=/(X1+X2+/X3+/X4)

0
X3

X4

25/10/2006 Curso Master: Microelectrónica Digital. Tema II 30

 Bloques Lógicos: Ejemplo (7)
1
X1

?
1
0
X2 F=/(X2+/X3+/X4)

0
X3

X4

25/10/2006 Curso Master: Microelectrónica Digital. Tema II 31

 Bloques Lógicos: Grano fino
(CROSSPOINT)

a b c

Buen aprovechamiento de los transistores/ Muchas interconexiones

25/10/2006 Curso Master: Microelectrónica Digital. Tema II 32
 Bloques Lógicos: Grano Grueso.
Ejemplo: ACTEL (ACT-1)
w 0 1 0

x 1 1 1

0 0
s1 f 0 f
1 1

y 0 0 0

z 1 a 1

s3 s4 c 0
s2 b

a) b)

Bloque programable ejemplo de función lógica f= /(/(a.b).c)

25/10/2006 Curso Master: Microelectrónica Digital. Tema II 33
 Bloques Lógicos: Grano Grueso.
Ejemplo: ACTEL (ACT-2)

D00 D00

D01 D01
Z Z

D10 D10

D11 D11

A1 B1 A1 B1 A0 B0
A0 B0

a) Bloque C a) Bloque S

25/10/2006 Curso Master: Microelectrónica Digital. Tema II 34

 Bloques Lógicos: Grano Grueso.
Ejemplo: ACTEL (ACT-3)

D00
D Q
D01
Z
D10

D11

Clear
A1 B1 A0 B0

Clock Select

25/10/2006 Curso Master: Microelectrónica Digital. Tema II 35

 Bloques Lógicos: Grano Grueso.
Ejemplo: Xilinx. Concepto de LUT
a b c f
0 0 0 1
0 0 1 0
a 0 1 0 1
MEMORIA f
b 0 1 1 0 f
c 8x1
1 0 0 1
1 0 1 0
1 1 0 1
1 1 1 1
b)
DECODIFICADOR 3:8
a)

a b c c)

Bloque programable y ejemplo de función lógica f= /(/(a.b).c)

25/10/2006 Curso Master: Microelectrónica Digital. Tema II 36
 Concepto de LUT
7-LUT

3-LUT 4-LUT
2-LUT

Diferentes tamaños de LUT´s

25/10/2006 Curso Master: Microelectrónica Digital. Tema II 37

 Construcción de LUT (1)
SRAM
Tabla de x
0
1
f = xy + z verdad y
Decodif. 0 f
3®8
x z 1
y xyz f 1

000 0
z f
001 1
010 0 Equivalentes
011 1
100 0
101 1 0
1
x 110 1
0
y 3-LUT f 111 1 f
z 1
1

SRAM

25/10/2006 Curso Master: Microelectrónica Digital. Tema II 38

 Construcción de LUT (2)
SRAM
x
x
x
SRAM x
x x
SRAM x
x
x x x
x x x
f f
x x x f
x x x
x x
x x
2-LUT x
x
3-LUT x
x

LUTs de 2, 3 y 4 Entradas 4-LUT

Si sube número de entradas, sube área y retraso,
pero pueden realizarse funciones más complejas
25/10/2006 Curso Master: Microelectrónica Digital. Tema II 39
 Efecto del número de entradas en LUTs
Ejemplo: F=a.b.d+b.c./d+/a./b./c
Realización con Realización con Realización
7*2-LUT 3*3-LUT con 1*4-LUT
a
d b
c a a
d c f
d b f
c
b d
f a
a c
c Retraso= 1*4-LUT
b
Retraso= 4*2-LUT Retraso= 2*3-LUT
El tamaño de las LUTs lo define el fabricante a priori
25/10/2006 Curso Master: Microelectrónica Digital. Tema II 40
 Bloques Lógicos: Grano Grueso.
Xilinx. Serie 4000
C1 C2 C3 C4
Entradas Salidas

selector

G4 state
S
G3 Lookup
D Q Q2
G2 Table

G1
E R R
Lookup
Table G

F4 state
S
F3
Lookup D Q Q1
F2 Table
F1
E R
Vcc

Reloj F

25/10/2006 Curso Master: Microelectrónica Digital. Tema II 41

 Bloques Lógicos: Grano Grueso.
Altera Max-5000

25/10/2006 Curso Master: Microelectrónica Digital. Tema II 42

 Bloques Lógicos: Grano Grueso.
Altera Max-7000

25/10/2006 Curso Master: Microelectrónica Digital. Tema II 43

 Modelo de FPGAs
Bloques Bloques de
Lógicos Entrada/Salida

Recursos de
Conexionado
25/10/2006 Curso Master: Microelectrónica Digital. Tema II 44
 Interconexionado

25/10/2006 Curso Master: Microelectrónica Digital. Tema II 45

 Interconexionado

1 2 3 4 5

6 7 8 9 10

11 12 13 14 15

16 17 18 19 20

25/10/2006 Curso Master: Microelectrónica Digital. Tema II 46

 Interconexionado (Xilinx)
CONEXIONES DE BLOQUE BLOQUE
PROPOSITO
INTERC. INTERC.
GENERAL

CONEXIONES
DIRECTAS BLOQUE BLOQUE

LOGICO LOGICO
CONEXIONES
L ARGAS

BLOQUE BLOQUE
INTERC. INTERC.

BLOQUE BLOQUE

LOGICO LOGICO

25/10/2006 Curso Master: Microelectrónica Digital. Tema II 47

 Interconexionado (Xilinx)
Interruptores entre segmentos Interruptores entre líneas ortogonales

25/10/2006 Curso Master: Microelectrónica Digital. Tema II 48

 Arquitectura de ALTERA
LAB
Matriz de Macroceldas (16)
Expansor de términos producto
Un bloque asociado de I/O

PIA

25/10/2006 Curso Master: Microelectrónica Digital. Tema II 49

 Interconexionado (Altera)
PIA I/O EXPS

LAB PIA LAB

BLOQUE
LOGICO

BLOQUE
LOGICO

BLOQUE
LOGICO

BLOQUE
LOGICO

a) b)

25/10/2006 Curso Master: Microelectrónica Digital. Tema II 50

 Interconexionado (Actel)
SEGMENTO SEGMENTO DE
DE ENTRADA SALIDA

BLOQUE BLOQUE BLOQUE BLOQUE BLOQUE BLOQUE

LOGICO LOGICO LOGICO LOGICO LOGICO LOGICO

SEGMENTO PISTA VERTICAL

BLOQUE BLOQUE BLOQUE BLOQUE BLOQUE BLOQUE

LOGICO LOGICO LOGICO LOGICO LOGICO LOGICO
LINEAS DE RELOJ INTERRUPTORES

BLOQUE BLOQUE BLOQUE BLOQUE BLOQUE BLOQUE

LOGICO LOGICO LOGICO LOGICO LOGICO LOGICO

25/10/2006 Curso Master: Microelectrónica Digital. Tema II 51

 Decisiones sobre Interconexionado

n Cuántos segmentos por Canal

n Cómo de largos
n Cuantos interruptores de rutado
n Compromiso entre velocidad y área
n Herramientas de rutado optimizadas para
arquitectura
n Se requiere más investigación

25/10/2006 Curso Master: Microelectrónica Digital. Tema II 52

 Modelo de FPGAs
Bloques Bloques de
Lógicos Entrada/Salida

Recursos de
Conexionado
25/10/2006 Curso Master: Microelectrónica Digital. Tema II 53
 Bloque de E/S: Xilinx-4000
P a s s iv e
S le w R a t e
P u ll- U p /
C o n tro l
P u ll- D o w n

D Q
Out Output
CE Buffer Pad
Flip-Flop/
O u tp u t latch
C loc k

I1

Input
Buffer
I2
Q D
D e la y

C loc k CE
E na ble
Flip-Flop/
latch
Inp u t
C loc k

25/10/2006 Curso Master: Microelectrónica Digital. Tema II 54

 Comparación PLD-ASIC (1)
n Tamaño:
– ASIC: 8 Transistores/puerta (rutado)
– FPGA: 100 Transistores/puerta
(rutado+programabilidad)
n Velocidad: Aprox. 1/3
n No máscaras:
– No coste de NRE (muy interesante si hay que
rediseñar Þ Flexibilidad)
– No espera fabricación de máscaras y prototipos
25/10/2006 Curso Master: Microelectrónica Digital. Tema II 55
 Comparación PLD-ASIC (2)
n Tecnología “última generación” (65 nm,
estructuras muy repetitivas)
n Hasta 25 M. Puertas.
n Diseño con las mismas herramientas que ASIC.
n Integración HW/SW se retrasa en los ASICs hasta
que no se reciben muestras “buenas”
n Tiempo de llegada al mercado menor que ASIC.

25/10/2006 Curso Master: Microelectrónica Digital. Tema II 56

 Comparación PLD-ASIC (3)
n Futura Investigación:
– Mejora de arquitecturas para reducir 100
Tr./Puerta.
– Mejora algoritmos síntesis... (optimizar uso de
recursos internos)
– Diseño de Dispositivos con módulos
especializados (Tratamiento de señal,
Comunicaciones...)

25/10/2006 Curso Master: Microelectrónica Digital. Tema II 57

 Comparación PLD-ASIC (4)
25M
Tamaño
F u l l C u s to m
(N. Puertas)
1M

FPG A
100K
50K A S IC
10K
5K
CPLD
1K

100
SPLD

100 1 ,0 0 0 1 0 ,0 0 0 1 0 0 ,0 0 0

V o lu m e (c h ip s s o ld )
Volumen (chips vendidos)
25/10/2006 Curso Master: Microelectrónica Digital. Tema II 58
 Comparación PLD-ASIC (5)
•Los costes de NRE suben:
•Coste por máscara
•Número de máscaras
•Sube pedido mínimo:
•Sube número de CIs
“buenos” al bajar la
regla de diseño
•El tamaño de las obleas
sube
Evolución con el tiempo del límite de •Cada vez quedan menos
rentabilidad entre ASICs y FPGAs fabricantes activos
25/10/2006 Curso Master: Microelectrónica Digital. Tema II 59
 Comparación PLD-ASIC (6)

n Las FPGAs pueden sustituir ASICs por:

– Capacidad adecuada.
– Suficientes prestaciones.
– Costo unitario no muy superior.
– Son productos estándar.

25/10/2006 Curso Master: Microelectrónica Digital. Tema II 60

 Uso de FPGAs
n Inicialmente como “Glue Logic”: Uniendo
bloques VLSI compejos (baja capacidad).
n Actualmente realizando subsistemas
digitales completos (alta capacidad).
– Realizando diseños que se hubiesen tenido que
hacer con ASICs.
– Emulando partes de ASICs muy complejos.
n En el futuro inmediato, realizando sistemas
digitales/analógicos completos (capacidad
muy elevada).
25/10/2006 Curso Master: Microelectrónica Digital. Tema II 61
 Gasto en I+D (Xilinx) ( Mill. $)
700 Ventas
Gasto en I+D
600
500
400
300
200
100
0
1995 1996 1997 1998 1999 2004 2005 2006

25/10/2006 Curso Master: Microelectrónica Digital. Tema II 62

 Evolución del mercado de
Dispositivos Lógicos Programables
25
Rápido crecimiento del mercado
1900 M$ en 2005 20
2750 M$ en 2010
15
Coste por puerta bajandoÞ
10

Coste relativo por 5

puerta (en 2004=1)
0
1999 2001 2002 2004

25/10/2006 Curso Master: Microelectrónica Digital. Tema II 63