Subiecte pVLSI

C1
1. Caracterizati sumar etapele evolutive ale circuitelor integrate
2. Descrieti succint principalele categorii de structuri logice programabile: PLA/PAL, CPLD, ASIC FPGA
3. Descrieti asemanarile si deosebirile dintre FPGA si ASIC
4. Marcati conexiunile care trebuie realizate intr-o structura PLA in scopul implementarii functiei de 3 variabile
f(a, b, c) =

5. Caracterizati circuitele FPGA (structura interna, blocuri functionale)

6. Caracterizati circuitele ASIC (structura interna, blocuri functionale)
7. Explicati principiul LUT de implementare a functiilor logice in FPGA
8. Definiti continutul registrului LUT pentru implementarea functiei F (x1, x2, x3) =

9. Explicati functionarea blocului logic programabil din structura FPGA:

a
b 4-input
y
c LUT
mux
d flip-flop
q
e
clock

10. Descrieti programabilitatea conexiunilor realizate cu anti-fuzibile

11. Descrieti programabilitatea conexiunilor realizate cu tranzistoare cu poarta flotanta (EPROM)
12. Descrieti programabilitatea conexiunilor folosind celule SRAM
13. Explicati functionarea memoriei NOR Flash
14. Explicati functionarea memoriei NAND Flash
15. Explicati functionarea si utilitatea circuitului de mai jos pornind de la tabelul valorilor de adevar

16. Explicati solutia de interconectare a magistralelor folosind matrici de comutatoare (PSM)

17. Care sunt etapele proiectarii unui sistem digital VLSI si in ce constau acestea?

C2

18. Tehnologia de implementare a circuitelor CMOS. Desenati structura substratului de Si pentru tranzistorul NMOS
si PMOS
19. Desenati mastile utilizate pentru realizarea unui inversor CMOS
20. Definiti parametrul Lambda – λ utilizat in exprimarea nivelului de integrare VLSI
21. Identificati funtia logica generata de schema cu tranzistoare CMOS de mai jos

22. Descrieti cateva avantaje si dezavantaje ale circuitelor BiCMOS

23. Aspecte de baza ale integrarii VLSI: tensiunea de prag, consumul de putere, frecventa maxima de lucru, puterea
disipata
24. Consumul de putere creste cu: frecventa, dimensiunea (lamda), tipul incapsularii (bifati raspunsurile corecte)
25. Evaluarea eficientei integrarii folosind costul per chip. Explicati marimile care intervin in calculul costului
a
c C
Aa f

26. Descrieti fenomenul de elctro-migrare in circuitele VLSI

27. Realizarea rezistoarelor in circuitele VLSI
28. Realizarea capacitoarelor in circuitele VLSI
29. Fenomene specifice interconectarii portilor logice in circuitele VLSI si modele RC utilizate. Explicati.

30. Explicati modul de compensare a sarcinii capacitive cu dimensiunea tranzistorului de comanda

31. Liniile lungi si comanda liniilor lungi in circuitele VLSI

32. Utilizarea portilor de transmisie pentru generarea „0”, „1”, „HZ”, „Enable”
33. Implementarea MUX folosind porti de transmisie. Exemplifcati pentru MUX 2:1 si MUX INVERSOR 2:1
34. Explicati realizarea CBB utilizand porti de transmisie
35. Scrieti tabelul valorilor de adevar pentru schema si ecuatia logica de functionare pentru schema de mai jos.
Identificati functia logica:

36. Prezentati modul de realizarea a CLC cu MUX (LUT). Exemplificati pentru MUX 4:1
37. Proiectarea cu PLA (arii logice programabile). Exemplificati pentru f(A,B,C) = …
38. Construiti tabelul de adevar si identificati functia logica obtinuta pentru structura CMOS dinamica:
39. Explicati functionarea circuitului CMOS dinamic de mai jos si explicati posibilele probleme de sincronizare

40. Explicati principiul implemenatrii CMOS dinamice tip „domino”

41. Generati tabelul valorilor de adevar considerand variabilelel logice din circuitul CMOS dinamic tip „domino” de mai
jos

42. Explicati functionarea circuitului:

43. Definiti arhitectura pipe-line si explicati modul de implementare a acesteia bazat pe tehnologia CMOS dinamica
44. Identificati componentele (tranzistoare CMOS) pe amprenta de mai jos
 V
X D
D
x X x
X

G
45. Reprezentarea cu segmenten (stick diagram) a elementelor VLSI
46. Identificati functia logica pentru reprezentarile cu segmente (stick diagrams) de mai jos
d

47. Descrieti generic, la nivel de schema bloc, arhitectura dispozitivelor CPLD (Xilinx)
48. Descrieti generic, la nivel de schema bloc, arhitectura dispozitivelor programabile FPGA (Xilinx)
49. Explicati functionarea unui CLB (Configurable Logic Block) din arhitectura FPGA Xilinx

50. Explicati functionarea unui element LUT

51. Explicati functionarea unui bloc de intrare iesire (IOB Xilinx)

52. Prezentati modul de implementare a matricii de comutatoare programabile PSM (programmable switch matrix)
53. Caracterizati elementul CLB (Configurable Logic Block) din arhitectura FPGA Xilinx

54. Explicati modul de interconectare interna pentru FPGA Xilinx:

55. Explicati arhitectura dispozitivelor Flex 10K (Altera) pornind de ls schema de principiu de mai jos.

56. Explicati arhitectura EAB (Embedded Array Block) din structura arhitectura FPGA Flex 10K (Altera)
57. Explicati arhitectura LAB (Logic Array Block) din structura arhitectura FPGA Flex 10K (Altera)

58. Descrieti elementul logic (LE) utilizat de familia Flex 10k (Altera)
59. Descrieti resursele de interconectare ale unui LAB (Logic Array Block) Flex 10k / Cyclone II (Altera)

60. Descrieti functionarea elementului de intrare-iesire IOB Flex 10k / Cyclone II (Altera)
61. Descrieti generic arhitectura macrocelulelor PAL (Vantis)

Macrocelula I/O a
circuitului PAL22V10

62. Prezentati cateva configuratii de conectare VLSI nerecomandate si solutiile posibile.