Scribd Logo
Încărcați

Bine ați venit la Scribd!

  • Diseño divisor binario

    Încărcat de

    Cuba Y. Jessy
    175 vizualizări6 pagini
    El documento describe el diseño de un circuito divisor binario combinacional para dividir números de 2n bits entre números de n bits. Se muestra el diseño de un divisor para dividir números de 4 bits entre números de 2 bits usando bloques restadores. El diseño general consta de cuatro bloques principales: restador, bloque de cociente Q, y bloques de residuos r1 y r0. Se realizaron simulaciones en DSCH y Microwind que muestran divisiones correctas con diferentes números de entrada.

    Descriere originală:

    DEDE

    Titlu original

    Previo 3 Pregunta 2

    Drepturi de autor

    © © All Rights Reserved

    Formate disponibile

    DOCX, PDF, TXT sau citiți online pe Scribd

    Vi se pare util acest document?

    Este necorespunzător acest conținut?

    Raportați acest document
    El documento describe el diseño de un circuito divisor binario combinacional para dividir números de 2n bits entre números de n bits. Se muestra el diseño de un divisor para dividir números de 4 bits entre números de 2 bits usando bloques restadores. El diseño general consta de cuatro bloques principales: restador, bloque de cociente Q, y bloques de residuos r1 y r0. Se realizaron simulaciones en DSCH y Microwind que muestran divisiones correctas con diferentes números de entrada.

    Drepturi de autor:

    © All Rights Reserved
    Descărcați ca DOCX, PDF, TXT sau citiți online pe Scribd
    Indicator pentru conținut neadecvat
    175 vizualizări6 pagini

    Diseño divisor binario

    Încărcat de

    Cuba Y. Jessy
    El documento describe el diseño de un circuito divisor binario combinacional para dividir números de 2n bits entre números de n bits. Se muestra el diseño de un divisor para dividir números de 4 bits entre números de 2 bits usando bloques restadores. El diseño general consta de cuatro bloques principales: restador, bloque de cociente Q, y bloques de residuos r1 y r0. Se realizaron simulaciones en DSCH y Microwind que muestran divisiones correctas con diferentes números de entrada.

    Drepturi de autor:

    © All Rights Reserved
    Descărcați ca DOCX, PDF, TXT sau citiți online pe Scribd
    Indicator pentru conținut neadecvat
    din 6

    2. Diseñe un circuito divisor expandible para números en binario natural: A (2n bits) / B (n bits).

    Diseño solo con circuitos combinacionales (sin reloj).


    Se debe mostrar el cociente y el residuo. Realice la simulación del Layout automático.
    a) Para números en binario natural.
    b) Para números con signo en complemento a DOS.

    El divisor expandible diseñado es un divisor completo, el cual consta de las siguientes etapas:
    Restador, Cociente Q y residuo (r1, r0).

    Como paso inicial diseñaremos el divisor expandible con n=2, es decir, A (4bits)/ B (2bits) con un
    circuito combinacional partiendo del siguiente diagrama de bloques:

    El diagrama de bloques representa en el fondo el proceso de la división tal como la conocemos.

    El bloque base es un restador de 5 entradas y 3 salidas:


    El funcionamiento de este se describe a continuación:
    Si 𝐵 < 𝑏 entonces 𝑟 =< 𝐵1 𝐵0 > y 𝑄 = 0
    Sino 𝑟 =< 𝐵2 𝐵1 𝐵0 > −< 𝑏1 𝑏0 > y 𝑄 = 1
    Entonces realizamos un mapa de Karnaught:

     Para 𝑄:

    𝐵1 𝐵0 𝐵1 𝐵0
    00 01 11 10 00 01 11 10
    𝑏1 𝑏0 00 1 1 1 1 𝑏1 𝑏0 00 1 1 1 1
    01 0 1 1 1 01 1 1 1 1
    11 0 0 1 0 11 1 1 1 1
    10 0 0 1 1 10 1 1 1 1
    ̅̅̅
    𝐵2 𝐵2

    𝑄 = ̅̅̅̅
    𝐵2 (𝑏̅̅̅̅̅̅̅ ̅̅̅ ̅̅̅ ̅̅̅
    1 𝑏0 + 𝐵 1 𝐵 0 + 𝑏1 𝐵 0 + 𝑏1 𝐵 1 + 𝐵 1 𝑏0 ) + 𝐵 2

     Para 𝑟0 :

    𝐵1 𝐵0 𝐵1 𝐵0
    00 01 11 10 00 01 11 10
    𝑏1 𝑏0 00 0 1 1 0 𝑏1 𝑏0 00 0 1 1 0
    01 0 0 0 1 01 1 0 0 1
    11 0 1 0 0 11 1 0 0 1
    10 0 1 1 0 10 0 1 1 0
    ̅̅̅
    𝐵2 𝐵2

    𝑟0 = ̅̅̅ ̅̅̅0 𝐵0 + 𝑏1 ̅̅̅


    𝐵2 (𝑏 𝐵1 𝐵0 + 𝑏̅1 𝑏0 𝐵1 ̅̅̅ ̅̅̅0 𝐵0 + 𝑏0 ̅̅̅
    𝐵0 ) + 𝐵2 (𝑏 𝐵0 )
     Para 𝑟1 :

    𝐵1 𝐵0 𝐵1 𝐵0
    00 01 11 10 00 01 11 10
    𝑏1 𝑏0 00 0 0 1 1 𝑏1 𝑏0 00 0 0 1 1
    01 0 0 1 0 01 1 0 1 0
    11 0 0 0 1 11 0 1 0 1
    10 0 0 0 0 10 1 1 0 0
    ̅̅̅
    𝐵2 𝐵2

    𝐵2 (𝑏̅1 𝐵1 𝐵0 + 𝑏̅1 ̅̅̅


    𝑟1 = ̅̅̅ 𝐵0 ) + 𝐵2 (𝑏̅1 𝑏0 ̅̅̅
    𝑏0 𝐵1 + 𝑏1 𝑏0 𝐵1 ̅̅̅ 𝐵1 + ̅̅̅ 𝐵1 𝐵0 + 𝑏̅1 𝑏0 𝐵1 ̅̅̅
    𝑏0 𝐵0 + 𝑏1 ̅̅̅ 𝐵0 )

    Cociente Q
    Residuo

    Residuo

    El bloque principal quedaría de la siguiente manera:


    El diseño general del divisor binario seria la agrupación de cuatro bloques principales:

    Simulación en DSCH

    Se muestra la división de:


    • B=11 y d=3 entonces Q= 3 y r= 2
    • B=10 y d=3 entonces Q=3 y r=1
    • B=8 y d=3 entonces Q=2 y r=2

    Simulación en Microwind

    Se muestra la división de:


    • B=7 y d=1 entonces Q=7 y r= 0
    • B=6 y d=1 entonces Q=6 y r=0
    • B=5 y d=2 entonces Q=2 y r=1
    • B=4 y d=2 entonces Q=2 y r=0
    Frecuencia máxima de operación: 98 MHz

    S-ar putea să vă placă și