Tarea2 - Grupo243004 - 7 - 4

ELECTRÓNICA DIGITAL
Unidad 2: Circuitos Combinacionales
Curso_ 203004A_612
Grupo_7
Presentado a: Tutor
UNIVERSIDAD NACIONAL ABIERTA Y A DISTANCIA

ESCUELA DE CIENCIAS BÁSICAS TECNOLOGÍA E INGENIERÍA
PROGRAMA DE INGENIERÍA DE TELECOMUNICACIONES
CAD ZONA CENTRO SUR -POPAYÁN CAUCA - MAYO DEL 2019
Universidad Nacional Abierta y a Distancia - UNAD
Vicerrectoría Académica y de Investigación - VIACI
Escuela: Ciencias Básicas, Tecnología e Ingeniería.
Programa: Ingeniería de Telecomunicaciones
Curso: Electrónica Digital Código: 203004A_612 Grupo 7
Introducción
En el trabajo analizaremos la programación por medio del programa xilins de aplicación de

multiplexores, uso de compuertas lógicas operaciones matemáticas las cuales nos llevan al
diseño de de circuitos lógicos a nuestra necesidad.
pág. 2
OBJETIVOS
General
Analizar circuitos digitales combinacionales mediante la descripción de hardware y herramientas
computacionales para su modelamiento.
Específicos
 Investigar conceptos teóricos en el entorno de conocimiento de la Unidad 2.
 Resolver ejercicios de circuitos digitales combinacionales.
 Describir los circuitos digitales combinacionales en VHDL.
pág. 3
Desarrollo Tarea-2 Sistemas Combinacionales

Aporte Sergio Manzo
1. Describa en VDHL tres multiplexores utilizando la sentencia with-select. Los
tres multiplexores deben tener un tamaño diferente (2 a 1, 8 a 1, etc.) y cada
entrada un número de bits diferente.
Multiplexor 2 a 1
Pantallazo de la descripción en VHDL.
pág. 4
Pantallazo del resultado (diagrama) de la simulación.
pág. 5
Multiplexor 4 a 1
pág. 6
Multiplexor 8 a 1
pág. 7
pág. 8
2. Describa en VDHL un decodificador de 3 entradas utilizando la sentencia

with-select.
pág. 9
Pantallazo de la simulación, en el cual se debe evidenciar el correcto funcionamiento

del diseño.
pág. 10
3. Describa en VDHL un codificador de 4 entradas, sin prioridad, utilizando la

sentencia with-select.
a- Un pantallazo de la descripción en VHDL.
pág. 11
b- Un pantallazo de la simulación, en el cual se debe evidenciar el correcto

funcionamiento del diseño.
pág. 12
4. Describa en VDHL el circuito que se muestra en la siguiente figura:
Figura 1 Utilizando la sentencia with-select.
pág. 13
Utilizando la sentencia when-else. / RTL with-select.
pág. 14
RTL when-else.
Simulación.
pág. 15
5. Describa en VDHL el circuito que se muestra en la siguiente figura, utilizando

la sentencia when-else.
Figura 2
El diseño debe contener:
a. Un pantallazo de la descripción en VHDL.
b. Un pantallazo de la simulación, en el cual se debe evidenciar el

correcto funcionamiento del diseño.
pág. 16
pág. 17
6. Describa en VDHL el circuito que se muestra en la siguiente figura. El diseño

debe contener tres módulos diferentes (tres COMPONENTs) y un archivo de
alto nivel, tal como se muestra en la siguiente figura.
Figura 3
b. Un pantallazo con el RTL del alto nivel.
pág. 18
Módulo 1
pág. 19
Módulo 2
Módulo 3 Valor multiplexor.vhd
pág. 20
c. Un pantallazo de la simulación, en el cual se debe evidenciar el

correcto funcionamiento del diseño
pág. 21
Aporte LUIS ALBERTO CELORIO MINA
7. Describa en VDHL tres multiplexores utilizando la sentencia with-select. Los tres

multiplexores deben tener un tamaño diferente (2 a 1, 8 a 1, etc.) y cada entrada un número de
bits diferente.
Multiplexor 2 a 1
Figura 1: Pantallazo de la descripción en VHDL
pág. 22
Figura 2: Pantallazo del RTL generado por el software
Figura 3: Pantallazo Simulación generado por el software
Multiplexor 4 a 1
pág. 23
I Figura 4: Pantallazo de la descripción en VHDL
Multiplexor 8 a 1
pág. 24
pág. 25
8. Describa en VDHL un decodificador de 3 entradas utilizando la sentencia with-select.

pág. 26
pág. 27
b. Un pantallazo de la simulación, en el cual se debe evidenciar el correcto

funcionamiento del diseño.
9. Describa en VDHL un codificador de 4 entradas, sin prioridad, utilizando la sentencia with-

select.
pág. 28
pág. 29
b. Evidencia del correcto funcionamiento del diseño.
a. Utilizando la sentencia with-select.
pág. 30
Figura
Figura 17:
18: Pantallazo
Pantallazo del RTL generado
Simulación porpor
generado el software
el software
pág. 31
b. Utilizando la sentencia when-else.
pág. 32
11. Describa en VDHL el circuito que se muestra en la siguiente figura, utilizando la sentencia
when-else.
Figura 2

Figura
Figura23:
22:Pantallazo
Pantallazodel
de RTL
la descripción
generado en
porVHDL
el software
pág. 33
b. Evidenciar el correcto funcionamiento del diseño.

12. Describa en VDHL el circuito que se muestra en la siguiente figura. El diseño debe contener
tres módulos diferentes (tres COMPONENTs) y un archivo de alto nivel, tal como se muestra
en la siguiente figura.
Figura 3
Figura 25: Pantallazo de la descripción en VHDL sumador
pág. 34
Figura 26: Pantallazo de la descripción en VHDL Restador
Figura 27: Pantallazo de la descripción en VHDL multiplexor
pág. 35
pág. 36
Figura 28: Pantallazo de la descripción en VHDL alto nivel
pág. 37
b. Un pantallazo con el RTL del alto nivel.
c. Un pantallazo de la simulación, en el cual se debe evidenciar el correcto funcionamiento

del diseño.
pág. 38
APORTE JAVIER BOCANEGRA

Multiplexor 4 a 2
Figura 1: Pantallazo con la descripción de VHDL Multiplexor 4 a 1
pág. 39
Figura 2: Pantallazo del RTL generado por el software.
Figura 3: Pantallazo Simulación generado por el software.
pág. 40
Aporte JOSE ALEXANDER RUIZ
13. Describa en VDHL tres multiplexores utilizando la sentencia with-

select. Los tres multiplexores deben tener un tamaño diferente (2 a 1, 8 a
1, etc.) y cada entrada un número de bits diferente.
a. Un pantallazo de la descripción en VHDL (Ver la advertencia al
final de la guía, con respecto a las impresiones de pantallas
válidos)
b. Un pantallazo del resultado (diagrama) de la simulación, en el cual se
debe evidenciar el correcto funcionamiento del diseño. NO se debe
incluir el código VHDL de la simulación.
ESQUEMATICO MULTIPLEXOR 2 A 1
pág. 41
PROGRAMACION
SIMULACION
pág. 42
PROGRAMACION
pág. 43
SIMULACION
pág. 44
PROGRAMACION
pág. 45
SIMULACION
14. Describa en VDHL un decodificador de 3 entradas utilizando la

sentencia with-select.
ESQUEMATICO DECODIFICADOR DE 3 ENTRADAS
pág. 46
PROGRAMACION
SIMULACION
pág. 47
15. Describa en VDHL un codificador de 4 entradas, sin prioridad,

utilizando la sentencia with-select.
ESQUEMATICO DECODIFICADOR DE 3 ENTRADAS
pág. 48
PROGRAMACION
SIMULACION
pág. 49

a. Utilizando la sentencia with-select.
b. Utilizando la sentencia when-else.
Figura 1

correcto funcionamiento del diseño
ESQUEMATICO
PROGRAMACION
pág. 50
PROGRAMACION
pág. 51
SIMULACION
17. Describa en VDHL el circuito que se muestra en la siguiente figura,

utilizando la sentencia when-else.
Figura 2

pág. 52
pág. 53

Tarea2 - Grupo243004 - 7 - 4

Încărcat de

Informații document

Titlu original

Drepturi de autor

Formate disponibile

Partajați acest document

Partajați sau inserați document

Opțiuni de partajare

Vi se pare util acest document?

Este necorespunzător acest conținut?

Drepturi de autor:

Formate disponibile

Tarea2 - Grupo243004 - 7 - 4

Încărcat de

Drepturi de autor:

Formate disponibile

ELECTRÓNICA DIGITAL

Unidad 2: Circuitos Combinacionales

UNIVERSIDAD NACIONAL ABIERTA Y A DISTANCIA

En el trabajo analizaremos la programación por medio del programa xilins de aplicación de

Desarrollo Tarea-2 Sistemas Combinacionales

Pantallazo de la descripción en VHDL.

Pantallazo del resultado (diagrama) de la simulación.

Pantallazo del resultado (diagrama) de la simulación.

Pantallazo de la descripción en VHDL.

Pantallazo del resultado (diagrama) de la simulación.

2. Describa en VDHL un decodificador de 3 entradas utilizando la sentencia

Pantallazo de la simulación, en el cual se debe evidenciar el correcto funcionamiento

3. Describa en VDHL un codificador de 4 entradas, sin prioridad, utilizando la

b- Un pantallazo de la simulación, en el cual se debe evidenciar el correcto

4. Describa en VDHL el circuito que se muestra en la siguiente figura:

Figura 1 Utilizando la sentencia with-select.

Utilizando la sentencia when-else. / RTL with-select.

5. Describa en VDHL el circuito que se muestra en la siguiente figura, utilizando

b. Un pantallazo de la simulación, en el cual se debe evidenciar el

6. Describa en VDHL el circuito que se muestra en la siguiente figura. El diseño

Módulo 3 Valor multiplexor.vhd

c. Un pantallazo de la simulación, en el cual se debe evidenciar el

Aporte LUIS ALBERTO CELORIO MINA

7. Describa en VDHL tres multiplexores utilizando la sentencia with-select. Los tres

Figura 1: Pantallazo de la descripción en VHDL

Figura 2: Pantallazo del RTL generado por el software

Figura 3: Pantallazo Simulación generado por el software

I Figura 4: Pantallazo de la descripción en VHDL

Figura 5: Pantallazo del RTL generado por el software

Figura 7: Pantallazo de la descripción en VHDL

Figura 8: Pantallazo del RTL generado por el software

Figura 9: Pantallazo Simulación generado por el software

8. Describa en VDHL un decodificador de 3 entradas utilizando la sentencia with-select.

a. Un pantallazo de la descripción en VHDL.

Figura 10: Pantallazo de la descripción en VHDL

Figura 11: Pantallazo del RTL generado por el software

b. Un pantallazo de la simulación, en el cual se debe evidenciar el correcto

Figura 12: Pantallazo Simulación generado por el software

9. Describa en VDHL un codificador de 4 entradas, sin prioridad, utilizando la sentencia with-

a. Un pantallazo de la descripción en VHDL.

Figura 13: Pantallazo de la descripción en VHDL

Figura 14: Pantallazo del RTL generado por el software

b. Evidencia del correcto funcionamiento del diseño.

Figura 15: Pantallazo Simulación generado por el software

10. Describa en VDHL el circuito que se muestra en la siguiente figura:

a. Utilizando la sentencia with-select.

Figura 16: Pantallazo de la descripción en VHDL

Figura 17: Pantallazo del RTL generado por el software

b. Utilizando la sentencia when-else.

Figura 19: Pantallazo de la descripción en VHDL

Figura 20: Pantallazo del RTL generado por el software

Figura 21: Pantallazo Simulación generado por el software

El diseño debe contener:

b. Evidenciar el correcto funcionamiento del diseño.

Figura 24: Pantallazo Simulación generado por el software

Figura 25: Pantallazo de la descripción en VHDL sumador

Figura 26: Pantallazo de la descripción en VHDL Restador

Figura 27: Pantallazo de la descripción en VHDL multiplexor

Figura 28: Pantallazo de la descripción en VHDL alto nivel

b. Un pantallazo con el RTL del alto nivel.

Figura 29: Pantallazo del RTL generado por el software

c. Un pantallazo de la simulación, en el cual se debe evidenciar el correcto funcionamiento

Figura 30: Pantallazo Simulación generado por el software