Curs 2:

Circuite &
Layout
 Cuprins
❑ O scurtă istorie
❑ Proiectarea unei porți CMOS
❑ Tranzistori de trecere
❑ Bistabile
❑ Layout-ul unei celule standard
❑ Diagrame

1: Circuits & Layout CMOS VLSI Design 4th Ed. 2

 O scurtă istorie
❑ 1958: Primul circuit integrat
– Bistabil utilizând 2 tranzitoare
– Dezvoltat de Jack Kilby la
Texas Instruments
❑ 2010 Courtesy Texas Instruments

– Intel Core i7 mprocessor

• 2.3 miliarde transistori
– Memora Flash 64 Gb
• > 16 miliarde transistori
[Trinh09]
© 2009 IEEE

1: Circuits & Layout CMOS VLSI Design 4th Ed. 3

 Rata de creștere
❑ Rata de creștere 53% anuală – peste 50 ani
– Nici o lată tehnologie nu a cunoscut o asemnea creștere
rapidă pe termen lung.
❑ Efectele miniaturizării tranzistorilor
– Mai mic este mai ieftin, mai rapid, putere consumată mai
mică
– Efect revoluționar în societate

[Moore65]
Electronics Magazine

1: Circuits & Layout CMOS VLSI Design 4th Ed. 4

 Vânzările anuale
❑ >1019 tranzistoare fabricate in 2008
– 1 miliard pentru fiecare om de pe planetă

1: Circuits & Layout CMOS VLSI Design 4th Ed. 5

 Inventarea tranzistorului
❑ Tuburile cu vaccum apărute în prima jumătate a
secolului 20th - mari, scumpe, consumatoare de
putere
❑ 1947: primul tranzistor de contact
– John Bardeen și Walter Brattain la Bell Labs
– A sevedea Crystal Fire
de Riordan, Hoddeson

AT&T Archives.
Reprinted with
permission.

1: Circuits & Layout CMOS VLSI Design 4th Ed. 6

 Tipuri de tranzistoare
❑ Tranzistoare bipolare
– npn sau pnp structură de silicon
– Curent mic într-un layer de bază foarte subțire
controlează curenți mari între emitor și colector
– Curenții de bază limitează densitatea de integrare
❑ Metal Oxide Semiconductor Field Effect Transistors
– nMOS și pMOS MOSFETS
– Tensiunea aplicată porții controlează curentul
între sursă și drenă
– Puetrea mică permite o integrare foarte mare

1: Circuits & Layout CMOS VLSI Design 4th Ed. 7

 Circuite integrate MOS
❑ În 1970’s procesoarele aveau doar tranzistoare nMOS
– Preț mic, se consumă curent în starea idle

Intel
Museum.
[Vadasz69]
Reprinted
© 1969 IEEE. with
permission.

Intel 1101 256-bit SRAM Intel 4004 4-bit mProc

❑ 1980s-prezent: Procese CMOS pentru putere mică în starea
idle
1: Circuits & Layout CMOS VLSI Design 4th Ed. 8
 Legea lui Moore
❑ 1965: Gordon Moore – tranzistori pe fiecare chip
– Creșterea este o linie draptă
– Numărul tranzistorilor se dublează la 26 luni

Nivelele de integrare

SSI: 10 porți
MSI: 1000 porți
LSI: 10,000 porți
VLSI: > 10k porți
[Moore65]
Electronics Magazine

1: Circuits & Layout CMOS VLSI Design 4th Ed. 9

 Actualmente

1: Circuits & Layout CMOS VLSI Design 4th Ed. 10

 Mărime
❑ Dimensiunea minimă a caracteristicii scade cu 30% la 2-3 ani

1: Circuits & Layout CMOS VLSI Design 4th Ed. 11

 Corolar
❑ Mulți alți factori cresc exponențial
– Ex: frecvența ceasului, performanța procesorului

1: Circuits & Layout CMOS VLSI Design 4th Ed. 12

 Proiectarea unei porți CMOS
❑ Activitate:
– Poarta NOR cu 4 intrări în CMOS

A
B
C
D
Y

1: Circuits & Layout CMOS VLSI Design 4th Ed. 13

 CMOS complementar
❑ Porți logice complementare CMOS
– Rețea trage-jos nMOS pMOS

– Rețea trage-sus pMOS pull-up

network
inputs
– static CMOS output

nMOS
pull-down
network
Pull-up OFF Pull-up ON
Pull-down OFF Z (float) 1

Pull-down ON 0 X (crowbar)

1: Circuits & Layout CMOS VLSI Design 4th Ed. 14

 Serie și Paralel
❑ nMOS: 1 = ON a a a a a
0 0 1 1
g1

❑ pMOS: 0 = ON
g2
0 1 0 1
b b b b b
(a) OFF OFF OFF ON

❑ Serie: amândouă ON a a a a a

❑ Paralel: fiecare poate fi ON g1

g2
0

0
0

1
1

0
1

1
b b b b b
(b) ON OFF OFF OFF

a a a a a

g1 g2 0 0 0 1 1 0 1 1
b b b b b

(c) OFF ON ON ON

a a a a a

g1 g2 0 0 0 1 1 0 1 1
b b b b b

(d) ON ON ON OFF

1: Circuits & Layout CMOS VLSI Design 4th Ed. 15

 Conducție complementară
❑ Porțile complementare CMOS întotdeauna produc 0 sau 1
❑ Ex: poarta NAND
– Serie nMOS: Y=0 când ambele intrări sunt 1
– Deci Y=1 când orice intrare este 0
– Necesită pMOS paralel Y
A
B
❑ Reguli
– Rețeaua trage-sus este complementul lui trage-
jos
– Paralel -> serie, serie -> paralel

1: Circuits & Layout CMOS VLSI Design 4th Ed. 16

 Porți compuse
❑ Pot realiza orice funcție inversată
❑ Ex: Y = A B + C D (AND-AND-OR-INVERT, AOI22)
A C A C
B D B D
(a) (b)

C D
A B C D
A B
(c)
(d)

C D
A
A B
B
Y Y
C
A C
D
B D
(f)

(e)

1: Circuits & Layout CMOS VLSI Design 4th Ed. 17

 Exemplu: O3AI
❑ Y = (A+ B +C) D

A
B
C D
Y
D
A B C

1: Circuits & Layout CMOS VLSI Design 4th Ed. 18

 Puterea semnalului
❑ Puterea semnalului
– Cât de bine se poate aproxima sursa de tensiune
ideală
❑ VDD și GND sunt puternice pentru 1 și 0
❑ nMOS conduce bine 0
– Dar conduce slab pe 1
❑ pMOS conduce bine 1
– Dar conduce slab pe 0
❑ deci nMOS sunt foarte bune ca rețele trage-jos

1: Circuits & Layout CMOS VLSI Design 4th Ed. 19

 Tranzistoare de trecere
❑ Tranzistoarele pot fi utilizate ca și
comutatoare
g=0 Input g = 1 Output
g
s d 0 strong 0
s d g=1 g=1
s d 1 degraded 1

g=0 Input Output

g=0
g s d 0 degraded 0

s d g=1
g=0
s d 1 strong 1

1: Circuits & Layout CMOS VLSI Design 4th Ed. 20

 Porți de transmisie
❑ Tranzistoarele de trecere produc ieșiri degradate
❑ Porțile de transmisie conduc bine atât 0 cât și 1
Input Output
g = 0, gb = 1 g = 1, gb = 0
g
a b 0 strong 0
a b g = 1, gb = 0 g = 1, gb = 0
a b 1 strong 1
gb

g g g
a b a b a b
gb gb gb

1: Circuits & Layout CMOS VLSI Design 4th Ed. 21

 Tristate
❑ Un buffer tristate produce Z când nu este activat

EN
EN A Y
0 0 Z A Y
0 1 Z
1 0 0
EN
1 1 1
A Y

EN

1: Circuits & Layout CMOS VLSI Design 4th Ed. 22

 Tristate fără restaurare
❑ Porțile de transmisie acționează ca buffer tristate
– Doar două tranzistoare
– Dar nonrestoring
• Zgomotul de pe A se propagă către Y

EN

A Y

EN
1: Circuits & Layout CMOS VLSI Design 4th Ed. 23
 Inversor tristate
❑ Inversorul tristate produce ieșirea restaurată
– Contrazice regula conducției complementare
– Dorim ca și ieșire Z
A A
A
EN
Y Y Y
EN

EN = 0 EN = 1
Y = 'Z' Y=A

1: Circuits & Layout CMOS VLSI Design 4th Ed. 24

 Multiplexoare
❑ MUX 2:1 alege între două intrări

S
S D1 D0 Y
0 X 0 0 D0 0
0 X 1 1
Y
D1 1
1 0 X 0
1 1 X 1

1: Circuits & Layout CMOS VLSI Design 4th Ed. 25

 Proiectarea unui MUX
❑ Y = SD1 + SD0 (too many transistors)
❑ Câte tranzistoare sunt necesare? 20

D1
S Y
D0

D1 4 2
S 4 2 Y
D0 4 2
2

1: Circuits & Layout CMOS VLSI Design 4th Ed. 26

 MUX cu porți de transmitere
❑ MUX-urile fără restaurare utilizează 2 porți de
transmitere
– Doar 4 tranzistori S

D0
S Y
D1

1: Circuits & Layout CMOS VLSI Design 4th Ed. 27

 MUX inversat - negat
❑ MUX Inversat
– Utilizează AOI22
– Sau o pereche de tristate-uri inversate
– În esența același lucru
❑ MUX neinversat – se adaugă un inversor

D0 S D0 D1 S
S D1 S S
Y Y D0 0
S S S S Y
D1 1

1: Circuits & Layout CMOS VLSI Design 4th Ed. 28

 Multiplexor 4:1
❑ MUX 4:1 alege una din cele 4 intrări folosind 2 intrări
de selecție
– Două nivele de MUX 2:1 S1S0 S1S0 S1S0 S1S0

– sau 4 trista-uri
D0
S0 S1

D0 0
D1
D1 1
0
Y Y
1
D2 0 D2
D3 1

D3

1: Circuits & Layout CMOS VLSI Design 4th Ed. 29

 Latch D
❑ Când CLK = 1, bistabilul este transparent
– D se propagă la Q ca un buffer
❑ Când CLK = 0, bistabilul este închis
– Q menținea vechea valoare independent de
valoarea lui D

CLK CLK

D
Latch

D Q
Q

1: Circuits & Layout CMOS VLSI Design 4th Ed. 30

 Proiectare latch D
❑ Multiplexorul alege D or old Q

CLK
CLK
D Q Q
1
Q D Q
0
CLK CLK

CLK

1: Circuits & Layout CMOS VLSI Design 4th Ed. 31

 Operarea latch-ului D
Q Q
D Q D Q

CLK = 1 CLK = 0

CLK

1: Circuits & Layout CMOS VLSI Design 4th Ed. 32

 Bistabilul D
❑ Când avem front pozitiv pe CLK, D este copiat la Q
❑ La orice alt moment de timp, Q își menține valoarea

CLK
CLK
D
Flop

D Q
Q

1: Circuits & Layout CMOS VLSI Design 4th Ed. 33

Proiectarea bistabilului D
❑ Construit cu latch-uri de tip D master-slave

CLK CLK
CLK QM
D Q
CLK CLK CLK CLK
CLK
Latch

Latch

QM
D Q
CLK CLK

1: Circuits & Layout CMOS VLSI Design 4th Ed. 34

 Operarea bistabilului D
QM Q
D

CLK = 0

QM
D Q

CLK = 1

CLK

1: Circuits & Layout CMOS VLSI Design 4th Ed. 35

 Condiții RACE
❑ Poate apărea o funcționare eronată datorită alunecării ceasului
- clock skew
– Al doilea bistabil se activează târziu
– Primul bistabil schimbă și memorează rezultatul său
– Denumit eroare hold-time sau condiție race

CLK1
CLK1 CLK2 CLK2

Q1 Q1
Flop

Flop

D Q2
Q2

1: Circuits & Layout CMOS VLSI Design 4th Ed. 36

 Ceasuri nesuprapuse
❑ Nesuprapunerea ceasurilor poate evita apariția unui race
– Cât timp nu sunt suprapuse se evită clock skew
❑ Le vom utiliza pentru o proiectare sigură
– În industrie se utilizează metode mult mai elaborate

2 1
QM
D Q

2 2 1 1

2 1

1

2

1: Circuits & Layout CMOS VLSI Design 4th Ed. 37

 Layout-ul porților
❑ Layout-ul poate fi consumator de timp
– Construirea unei librării de celule standard
❑ Metodologia proiectării unei celule standard
– VDD și GND trebuie să aibă o înălțime standard
– Porțile adiacente trebuie să satisfacă regulile de
proiectare
– nMOS în partea de jos și pMOS în partea de sus
– Toate porțile vor include un strat well și un
substrat pentru contacte

1: Circuits & Layout CMOS VLSI Design 4th Ed. 38

 Exemplu: Inversorul

1: Circuits & Layout CMOS VLSI Design 4th Ed. 39

 Exemplu: NAND3
❑ Benzi orizontale pentru N-diffusion și p-diffusion
❑ Porți verticale polysiliciu
❑ Metal1 VDD sus
❑ Metal1 GND jos
❑ 32 l - 40 l

1: Circuits & Layout CMOS VLSI Design 4th Ed. 40

 Diagrame (Stick)
❑ Diagramele Stick ajută la construcția unui layout rapid
– Nu este necesar să le scalăm
– Se desenează cu culori

VDD VDD
A A B C
metal1
c poly
ndiff
pdiff
Y
Y contact

GND GND
INV NAND3

1: Circuits & Layout CMOS VLSI Design 4th Ed. 41

 Cablarea
❑ O cablare implică determinarea spațiului necesar firelor
– Lățime 4 l, 4 l spațiu pentru vecini = 8 l
❑ Tranzistoare consumă un spațiu de cablare

1: Circuits & Layout CMOS VLSI Design 4th Ed. 42

 Spațierea pentru well
❑ Straturile well trebuie să înconjoare tranzistorii pe 6 l
– 12 l între tranzistorii opuși
– Spațiu pentru un fir de cablare

1: Circuits & Layout CMOS VLSI Design 4th Ed. 43

 Estimarea ariei NAND 3
❑ Aria estimată se determină prin numărarea
traseelor cu fire
– Înmulțim cu 8 pentru a exprima în l

40 l

32 l

1: Circuits & Layout CMOS VLSI Design 4th Ed. 44

 Exemplu: O3AI
❑ Diagrama pentru O3AI și aria estimată
–
Y = (A+ B +C) D

VDD
A B C D

6 tracks =
48 l
Y

GND
5 tracks =
40 l

1: Circuits & Layout CMOS VLSI Design 4th Ed. 45