Planteamiento de un problema real.

En el proceso de envasado de refresco en la línea 1 de la planta "Embotelladora -Coca Cola- de Colima S.A.
de C.V.", ubicada en la colonia "El Moralete" de la ciudad de Colima, Col. los envases son transportados por
medio de diez bandas transportadoras impulsadas por motores de corriente directa de imanes permanentes.
A cada motor se le regula la velocidad a través de un PWM en un esquema de lazo abierto. De los diez
motores, seis son de la misma potencia ( 18 HP ), y el resto de 14 HP , pero todos tiene el mismo voltaje nominal
de alimentación de 80 V olts. El voltaje que proporciona la fuente de alimentación (100 V olts) está regulado
de forma e…ciente, por lo que se puede con…ar plenamente en él. La masa de la banda, engranes, y rodillos,
se puede considerar constante en cada tramo. Sin embargo, las condiciones de operación (velocidad y carga
debido a los envases) son diferentes en diversos tramos de la línea, por ejemplo cuando están vacíos y cuando
están llenos, antes de las llenadoras, en la zona de las llenadoras, en la zona de la coronación, y después de la
coronación. Por tal motivo la referencia en cada PWM es diferente. Hacer el ajuste manual de las referencias
en cada PWM consume cierto tiempo y depende de la habilidad de los operadores.
Para incrementar la e…ciencia del proceso, se pretende realizar el control de lazo cerrado de la velocidad de los
motores empleando equipo de cómputo digital, como una PC.
El jefe de mantenimiento, ha solicitado que le presentemos un proyecto de diseño del sistema de control para
los diez motores de la línea 1.
Sugerencias para el inicio.

Proponer un esquema de control supervisor o distribuido, para …jar la referencia en cada motor.
Usar en cada motor el control digital directo.
Establecer la posibilidad de emplear control de lazo abierto.
Establecer la posibilidad de emplear control de lazo cerrado.
Determinar la importancia del empleo de los retenedores.

1
1 Unidad 4: SISTEMAS DISCRETOS EN LAZO ABIERTO
1.1 Introducción
Una parte importante del diseño de controladores es el análisis de la planta por si sola, para estudiar el comportamiento
de su salida respecto a variaciones en la señal de entrada, o en presencia de perturbaciones. Es conocido que la relación
matemática entre la salida y la entrada de una planta, se llama función de transferencia (FT) de lazo abierto. La
representación a bloques de un sistema tal, se muestra a continuación.

Sin embargo, en presencia de perturbaciones, es necesario disponer de controlador automático que pueda corregir
errores en la salida de la planta sin intervención de un operador humano. El diseño de un sistema de control automático
implica comparar la salida de la planta con una señal de referencia o consigna, por lo que el trabajo de análisis y modelado
matemático, involucra a todos los elementos que componen al sistema de control junto con la planta. A la relación
matemática entre la salida de la planta y la señal de referencia de un sistema retroalimentado se conoce como función de
transferencia de lazo cerrado. A continuación se presenta el diagrama de bloques de un sistema de control automático
también conocido como sistema de control en lazo cerrado.

En el diagrama anterior, el dispositivo empleado para comparar la señal de referencia con el valor medido de la señal
de salida de la planta y el bloque que calcula la ley de control componen al controlador. El controlador basado en el error
entre el valor deseado y el valor de salida de la planta, determina la acción de control necesaria para llevar a la planta al
valor deseado de operación.

1.1.1 Muestreo de la señal de entrada de la planta

Los diagramas mostrados hasta ahora, corresponden a sistemas de control en tiempo continuo, sin embargo, nuestro interés
esta centrado en sistemas de tiempo discreto, en los cuales el controlador es un dispositivo digital. La entrada a dicho
controlador es una señal analógica que tiene que ser muestreada. En la siguiente …gura se observa un diagrama a bloques

2
donde la señal de entrada u(t) es una función continua en el tiempo, y la señal de salida y (t) es una función discreta en
el tiempo.

La señal de entrada u (t) al pasar por el muestreador se discretiza, obteniéndose

u (t) = p (t) u (t) (1)

k=1
X
= (t kT ) u (t)
k=0

Pk=1
donde p (t) = k=0 (t kT ) es la conocida función de muestreo. La transformada de Laplace (TL) de la señal
muestreada (1) es
k=1
X
ksT
U (s) = u (kT ) e (2)
k=0

la cual por un simple cambio de variable

z = esT
se convierte en
k=1
X
k
U (z) = u (kT ) z :
k=0

la ya conocida transformada z (TZ) de la la señal discreta en el tiempo u (kT ).

La expresión de la salida
Y (s) = G (s) U (s)
cuya transformada inversa de Laplace es
1
y (t) = L fY (s)g
1
= L fG (s) U (s)g (3)
Pk=1
puesto que u (t) = k=0 (t kT ) u (t) entonces (3) es equivalente a obtener la respuesta en el dominio del tiempo a
una serie de entradas impulso de un sistema continuo en el tiempo.

Observación 1 La respuesta (3) no es aceptable. Una solución para este problema es agregar después del muestreador
un circuito conocido como retenedor de señal, que en esencia puede ser un simple capacitor eléctrico, para que los pulsos
del muestreador se conviertan en señales continuas en pequeños periodos de tiempo (señal continua en tramos).

3
1.2 Ventaja al agregar un retenedor de orden cero
Para justi…car la importancia de agregar un retenedor, partiremos analizando la respuesta de una planta de primer orden,
en el dominio del tiempo continuo sin muestreador ni retenedor; posteriormente se incorporará únicamente un muestreador
y …nalmente se añadirá un retenedor al circuito con muestreador.
Ejemplo 1 Sea una planta de primer orden compuesta de un …ltro pasivo RC. Supongamos que la entrada u (t) al …ltro,
es una señal escalón unitario y nos interesa analizar el comportamiento del voltaje y (t) en el capacitor C cuando la señal
de entrada cambia.

Solución 1 Para determinar la respuesta y (t), primero obtendremos el modelo matemático que relaciona a la entrada
u (t) con dicha salida y (t) de la planta (es decir la FT), mediante la ley de voltajes de Kircho¤
u (t) = Ri (t) + y (t) (4)
donde i (t) es la corriente eléctrica ‡uyendo en el circuito RC y la salida y (t) es el voltaje en el capacitor
Z
1
y (t) = idt (5)
C
La TL de (4) y (5) son
U (s) = RI (s) + Y (s) (6)
y
1
Y (s) = I (s)
Cs
de donde
I (s) = CsY (s) (7)
Sustituyendo (7) en (6) resulta
U (s) = RCsY (s) + Y (s)
= [RCs + 1] Y (s)
por lo que la FT es
Y (s) 1
=
U (s) RCs + 1
En el problema se plantea determinar el voltaje del capacitor y (t) cuando la entrada al …ltro es un voltaje escalón unitario
1
u (t) = u 1 (t) cuya TL es U (s) = entonces
s
1
Y (s) = U (s)
RCs + 1
1 1
=
RCs + 1 s
De tablas, obtenemos la transformada inversa de Laplace de la respuesta en el dominio del tiempo.
t
y (t) = 1 e RC
donde el producto de la resistencia por el capacitor es conocido como constante de tiempo ( = RC)
t
y (t) = 1 e
Suponiendo una constante de tiempo = 1 seg. Entonces la salida del voltaje en el capacitor.es
t
y (t) = 1 e
la cual se muestra en la siguiente grá…ca.

4
 Respuesta del …ltro del ejemplo (1)

Observación 2 El voltaje en el capacitor cambia desde y (0) = 0V ! y (1) = 1V . Notese que aproximadamente en el
tiempo t = 5s, el voltaje y (5) ' 1 se mantiene practicamente sin cambios.

5
Ejemplo 2 Ahora analizaremos la respuesta del mismo …ltro pasivo RC del ejemplo anterior cuando la entrada u (t) esta
siendo muestreada con periodo de muestreo T = 0:1s:

Solución 2 Se sabe que la TZ de lazo abierto es

Y (z) = G (z) U (z) : (8)

y que la TZ de la entrada escalón unitario u (t) es

z
U (z) = (9)
z 1
Por otro lado la TL de la planta es
1
G (s) =
RCs + 1
sabiendo que = RC = 1 seg
1
G (s) =
s+1
cuya TZ (la obtenemos de tablas) es
z
G (z) = (10)
z e T
puesto que el periodo de muestreo es T = 0:1s y sustituyendo (9) y (10) en (8) obtenemos

z z
Y (z) =
z 0:90484 z 1
z2
=
(z 0:90484) (z 1)
Ahora, por el método de los residuos, encontramos la respuesta en el dominio del tiempo discreto
X
y (kT ) = residuos de Y (z) z k 1 (11)
pi

donde
residuoi = (z pi ) Y (z) z k 1
z=pi

el primer residuo lo asociamos al factor (z 0:90484)

z k+1
residuo1 =
(z 1) z=0:90484
k+1
(0:90484)
=
(0:90484 1)
k
= 9:5086 (0:90484)

el segundo residuo lo asociamos al factor (z 1)

z k+1
residuo2 =
(z 0:90484) z=1
k+1
(1)
=
(1 0:90484)
k
= 10:509 (1)

6
por lo tanto sustituyendo en (11)
k k
y (0:1k) = 9:5086 (0:90484) + 10:509 (1)
o escrito de otro modo h i
k
y (0:1k) = 10:509 1 0:90481 (0:90484)

Observación 3 El voltaje en el capacitor cambia desde y (0) ' 1V ! y (1) ' 10:51V . Notese que aproximadamente en
el tiempo t = 0:1 (50) s, el voltaje y (5) ' 10:51V se mantiene practicamente sin cambios. Comparando con la respuesta
del sistema sin muestreador donde y (1) ! 1, cuando t ! 1, se concluye que al agregar el muestreador se provoca una
respuesta de estado estable errónea.

Ejercicio 1 ¿Cómo se podria corregir este error?, ¿De que manera el periodo de muestreo afecta a la respuesta y (kT )?

7
Ejemplo 3 Ahora analizaremos la respuesta del mismo …ltro pasivo con = RC = 1s con la entrada u (t) muestreada
con periodo de muestreo T = 0:1s y además se le ha agregado un retenedor de orden cero cuya FT es
Ts
1 e
b0 (s) = (12)
s

Solución 3 La respuesta Y (s) (al lado izquierdo del muestreador de la salida) es

Ts
1 1 e
Y (s) = U (s)
s+1 s
| {z }| {z }
f iltro retenedor

mientras que la salida muestreada Y (s) es

Ts
1 1 e
Y (s) = U (s) (13)
s+1 s
Ts
1 1 e
= (U (s))
s+1 s

las funciones muestreadas Y (s) y U (s) se pueden representar como Y (z) y U (z). Por otro lado, sabiendo que z = esT
y observando y reacomodando (13), resulta primero

Y (z) Ts 1
= 1 e
U (z) s (s + 1)

por lo tanto
Y (z) 1 1
= 1 z Z
U (z) s (s + 1)
de donde por medio de tablas obtenemos

1 z 1 e T
Z = T)
s (s + 1) (z 1) (z e
z
= 0:09516
(z 1) (z 0:90484)

por lo tanto

Y (z) 10:09516z
= 1 z
U (z) (z 1) (z 0:90484)
z 1 0:09516z
=
z (z 1) (z 0:90484)
0:09516
=
(z 0:90484)

Para la entrada escalón unitario (9), entonces

0:09516 z
Y (z) =
(z 0:90484) z 1
0:1z
'
(z 0:9) (z 1)

8
Aplicando el método de los residuos (11) para obtener la respuesta en el dominio del tiempo discreto tenemos

0:1z k
residuo1 =
(z 1) z=0:9
k
0:1 (0:9)
=
(0:9 1)
k
= (0:9)

0:1z k
residuo2 =
(z 0:9) z=1
k
0:1 (1)
=
(1 0:9)
k
= (1)

por lo tanto
k k
y (0:1k) = (1) (0:9)
cuya grá…ca es

Observación 4 Al introducir el retenedor se recupera el funcionamiento similar al sistema continuo en el tiempo (sin
muestreador ni retenedor) ya que en ambos casos y (1) ! 1 cuando k ! 1 y t ! 1 y y (0) = 0. Notese que aproxi-
madamente en el tiempo t = 0:1 (50) s = 5s, el voltaje y (5) ' 1V se mantiene practicamente sin cambios.

Ejercicio 2 ¿Afectara el periodo de muestreo a la respuesta y (kT )?¿En caso de que la respuesta sea a…rmativa, que
criterios debemos tomar en cuenta para tener una respuesta adecuada?

9
1.3 Función de transferencia pulso.
Sea una planta cuya señal de entrada u (t) esta siendo muestreada y retenida, como se observa en el siguiente diagrama a
bloques:

Figura 1. Planta en cascada con un muestreador y retenedor

Donde u (t) es la señal muestreada de la entrada, T es el periodo de muestreo y y (t) es la salida sin muestrear de la
planta. En el dominio de la frecuencia s la FT de la planta se puede representar como Gp (s), y para el retenedor de orden
cero la conocida FT (12). Entonces el diagrama anterior se puede representar como se muestra en la siguiente …gura:

Figura 2. Sistema de control digital en lazo abierto.

De aqui en adelante, consideraremos a las FT de la planta Gp (s) y la del retenedor de orden cero b0 (s), como una
sola, es decir

Ts Gp (s)
b0 (s) Gp (s) = 1 e (14)
s
= G (s)

por lo tanto el diagrama se puede reducir a un solo bloque:

o simplemente

De la última …gura, se observa que, la TL de la salida Y (s) de la planta es

Y (s) = G (s) U (s) (15)

Por lo que la señal muestreada de la salida (15) es

Y (s) = [G (s) U (s)] (16)

es decir el producto G (s) U (s) se estrella o muestrea. Aquí surge una interrogante, ¿Cómo le afecta el doble muestreo a
la señal U (s) que ya fue previamente muestreada?.

10
Observación 5 De lecciones anteriores, se sabe que la TL de una función muestreada H (s) se puede de…nir como
1
1 X
H (s) = H (s + jk! T ) (17)
T
k= 1

Entonces, aplicando (17) en (16)

1
1 X
Y (s) = G (s + jk! T ) U (s + jk! T ) (18)
T
k= 1

Por otro lado veamos la siguiente propuesta.

Proposición 1 Si se considera que la entrada u (t) esta siendo muestreada idealmente, entonces se cumple que la salida
del muestreador se puede representar como

U (s + jk! T ) = U (s) 8k 2 Z [ ;:

Bajo la proposición (1), la salida muestreada (18) queda entonces como:

1
1 X
Y (s) = G (s + jk! T ) U (s)
T
k= 1
" 1
#
1 X
= G (s + jk! T ) U (s) :
T
k= 1

Ahora, usando (17), " #

1
1 X
G (s + jk! T ) = G (s)
T
k= 1

la salida muestreada Y (s) queda expresada como

Y (s) = G (s) U (s) : (19)

Proposición 2 Una señal muestreada h (t) con periodo de muestreo T , es el producto de la señal sin muestrear h (t) por
la función de muestreo (ideal) impulso (delta de Dirac)
k=1
X
h (t) = h (t) (t kT )
k=0

ksT
por lo que su TL H (s) contiene términos e
Ts 2T s kT s
H (s) = h0 + h1 e + h2 e + ::: + hk e

De…niendo z = esT , podemos establecer que

H (s)jesT =z = H (z) :

Entonces, bajo la proposición 2 todas las funciones muestreadas en (19) se pueden expresar en el dominio de la
frecuencia z como
Y (z) = G (z) U (z) (20)
La FT G (z), es conocida como función de transferencia pulso (FTP) y es la función de transferencia entre la
entrada muestreada y la salida en los instantes de muestreo.

Observación 6 La FTP no proporciona información sobre la naturaleza de la salida entre los instantes de muestreo.

11
Proposición 3 Supongamos que una función H (s) se puede expresar como el producto de dos funciones

H (s) = B (s) F (s)

donde F (s) es la TL de la señal f (t) que se esta muestreando. Por otro lado, si se muestrea H (s) y bajo la proposición
1 tenemos
H (s) = B (s) F (s) :
Por lo tanto usando la proposición 2 su Transformada Z puede representarse como

H (z) = B (z) F (z)

= F (z) B (z)

donde F (z) se podrá obtener directamente sustituyendo eT s = z:

F (z) = F (s)jeT s =z

y, puesto que la función B (s) no contiene términos eT s entonces tendrá que ser calculada de tablas de TZ

B (z) = Z fB (s)g

Aplicando la proposición (3) a la FT de la planta con retenedor (14) tenemos

G (s) = Gp (s) b0 (s)

Gp (s)
= 1 e Ts
s
Por lo tanto al pasar por el muestreador (estrellando la función G (s))

Ts Gp (s)
G (s) = 1 e
s

vemos claramente que la TZ de

Ts 1
1 e =1 z
haciendo esT = z, por lo que
1 Gp (s)
G (z) = 1 z Z
s
n o
Gp (s) Gp (s)
donde Z s es la TZ de s que se tiene que calcular usando tablas de TZ. Finalmente se puede calcular (20)
como
1 Gp (s)
Y (z) = 1 z Z U (z) (21)
s

1 e Ts
Ejemplo 4 Encontrar la TZ de una función compuesta M (s) = .
s (s + 1)

Solución 4 La función se puede separar como

Ts 1
M (s) = 1 e
s (s + 1)
= (s) (s)

La TZ del primer factor es

(s) = 1 eT s
1
(z) = 1 z
z 1
=
z

12
mientras que la TZ del segundo factor se obtiene mediante las tablas de TZ

1
(z) = Z
s (s + 1)
T
1 e z
=
(z 1) (z e T)
entonces

M (z) = (z) (z)

" #
T
1 e z z 1
=
(z 1) (z e T) z
T
1 e
= T)
(z e

13
1.4 Ganancia de estado estable.
Para los sistemas de control con entrada constante la ganancia de estado estable es muy importante y es conocida como
ganancia dc (dc gain). Sea el conocido diagrama de lazo abierto

donde la planta Gp (s) se alimenta con la entrada digital pasada por un retenedor de orden cero, y TZ de G (s) es

1 Gp (s)
G (z) = 1 z Z :
s

Entonces la respuesta al escalón unitario (entrada constante) es

z
Y (z) = G (z) U (z) ; ! U (z) =
z 1
z
Y (z) = G (z) :
z 1
Aplicando el teorema del valor …nal podremos obtener la ganancia de estado estable
z
lim y (k) = lim (z 1) G (z)
k!1 z!1 z 1
= lim G (z) z
z!1
= G (1)

que es la conocida
Ganancia de dc = G (z)jz=1

Ejercicio 3 Determinar la ganancia de estado estable del circuito con RC = 1, con retenedor de orden cero y periodo de
muestreo T = 0:1s:

14
1.5 Conexiones en cascada.
A continuación se obtendrán FT de sistemas en cascada en lazo abierto, analizando casos donde los muestreadores estan
conectados en diversos lugares del diagrama de bloques.

Caso 1 Muestreador en la entrada, entre la conexión de dos bloques y en la salida. Los bloques G1 (s) y G2 (s) contienen
ambos a un retenedor.

La relacion salida - entrada en cada bloque es

Y2 (s) = G2 (s) Y1 (s)

y
Y1 (s) = G1 (s) U (s) :
De la proposición 2 tenemos

Y2 (z) = G2 (z) Y1 (z)

Y1 (z) = G1 (z) U (z)

La relación entre la salida y la entrada de todo el sistema en el dominio de tiempo discreto es

Y2 (z) = G2 (z) G1 (z) U (z)

por lo tanto
Y2 (z)
= G2 (z) G1 (z)
U (z)
La FT total es el producto de las FTP individuales.

Caso 2 Muestreador en la entrada y en la salida. El bloque G2 (s) no contiene un retenedor

Es evidente que primero se deben simpli…car los dos bloques en cascada G1 (s) y G2 (s) cuyo producto se denota como

G1 (s) G2 (s) = G1 G2 (s) (22)

despues obtenemos la relación entrada - salida de todo el sistema

Y1 (s) = G1 G2 (s) U (s)

Y1 (z) = Z G1 G2 (s) U (z)

Notese que primero se realiza el producto de los bloques (22) y despues usando tablas se obtiene la TZ de dicho producto.

Y1 (z) = G1 G2 (z) U (z)

por lo tanto
Y1 (z)
= G1 G2 (z)
U (z)
Nótese que G1 G2 (z) 6= G1 (z) G2 (z)

15
Caso 3 Muestreador entre la conexión de bloques y en la salida. El bloque G1 (s) no contiene retenedor

Y2 (z) = G2 (z) Y1 (z)

por analogia con el caso anterior

Y1 (s) = G1 (s) U (s)

= G1 U (s)

por lo que
Y1 (z) = G1 U (z)
Como en el caso anterior, primero se realiza el producto de G1 (s) U (s) y después se obtiene su TZ.

Y2 (z) = G2 (z) G1 U (z)

En este caso no se representa la FT en la forma acostumbrada porque no se puede factorizar U (z) de G1 U (z) :

Caso 4 Muestreador en la salida. Los bloques G1 (s) y G2 (s) no contienen retenedor.

Y (s) = Z G2 G1 U (s)
Y (z) = G2 G1 U (z)

16
1.6 Respuesta en el dominio del tiempo de un sistema de lazo abierto que contiene …ltros
digitales
Ejemplo 5 Obtener la respuesta en el dominio del tiempo del siguiente sistema conformado por una planta analógica
Gp (s), y un …ltro digital D (z). La entrada al …ltro es una señal escalón unitaria analógica. El convertidor A/D en la
entrada del …ltro digital, convierte la señal continua en el tiempo u (t) en una secuencia numérica u (kT ), el …ltro digital
procesa esta secuencia numérica u (kT ) y genera una secuencia numérica de salida m (kT ), la cual a su vez es convertida
en una señal continua en el tiempo m (t) por el convertidor D/A.

Solución 5 La FTP de todo el bloque es

Y (z) = G (z) D (z) U (z) (23)
Supongamos que la planta es de primer orden (como la del circuito RC) con FT
1
Gp (s) =
s+1
Entonces la FTP de G (s) que incluye a la planta Gp y al retenedor del DAC es

1 1
G (z) = 1 z Z
s (s + 1)
T
1 e
= T
z e
Supongamos que la salida del …ltro digital se representa por

m (kT ) = 2u (kT ) u ((k 1) T )

entonces aplicando la propiedad de traslación real la FTP del …ltro digital es

U (z)
D (z) =
M (z)
= 2 z 1
2z 1
=
z
Finalmente la TZ de la entrada que es el escalón unitario es
z
U (z) =
z 1
Entonces de (23) la salida queda como

Y (z) = G (z) D (z) U (z) (24)

1 e T 2z 1 z
=
z e T z z 1

Para encontrar su respuesta temporal usaremos el método de las fracciones parciales, resultando

Y (z) 1 e T (2z 1)
=
z z (z e T ) (z 1)
1 e T 1 2 e T
= + T
z z 1 z e

17
 T 2 e T z z
Y (z) = 1 e +
z 1 z e T
Nota: Favor de comprobar que el resultado presentado es correcto. Usando las tablas de TZ

T T k
y (k) = 1 e (0) + 1k + e T
2 e

Supongamos que T = 0:1

k
y (k) = 0:1 (0) + 1k 1:1 (0:9) (25)
Aplicando los teoremas del valor inicial y …nal a (24)

1 e T (2z 1)
y (0) = lim
z!1 (z e T ) (z 1)
1 e T 1
2
z z
= lim
z!1 e T 1
1 1
z z
= 0

e T (2z 1) 1
y (1) = lim (z 1)
z!1 e T ) (z 1) (z
1 e T (2z 1)
= lim
z!1 (z e T )
= 1

vemos que coinciden con la evaluación de la respuesta (25)

y (0) = 0:1 + 1 1:1

= 0

y (1) = 0+1 1:1 (0)

= 1

18
1.7 Discretización de sistemas representados en espacio de estados continuos.
Existen diversos métodos o técnicas de diseño de controladores digitales por ejemplo, el método del lugar de las raíces
desde el enfoque del control clásico o el método de retroalimentación de los estados desde el enfoque del control moderno.
Es claro que en el proceso de diseño se requiere conocer las características mas importantes de la planta que se desea
controlar, cual es su comportamiento ante diversos tipos de señal de entrada, por ejemplo como es su respuesta cuando
hay variaciones en sus parámetros o en presencia de perturbaciones. Es evidente que las técnicas de análisis y diseño de
controladores digitales, exigen que el modelo de la planta se presente en forma discreta y no analógica o continua. A
continuación se presenta una forma de convertir el modelo de una planta continua en espacio de estados en un modelo
discreto en espacio de estados.
Sea una planta continua Gp (s) la cual tiene a la entrada un muestreador y un retenedor, como se muestra en la
siguiente …gura.

El modelo de la planta en variables de estados es

x_ (t) = Ac x (t) + Bc u (t) (26)

y (t) = Cc (t) x (t) + Dc u (t)

usamos el subíndice c para denotar que las matrices corresponden al modelo continuo de la planta, mas adelante, usaremos el
subíndice d para denotar que corresponden al sistema discretizado. Es conocido que el vector solución del sistema continuo
(26) se escribe como
Z t
x (t) = c (t t0 ) x (t0 ) + c (t ) Bc u ( ) d (27)
t0

donde c (t t0 ) se conoce como matriz de transición y se de…ne como

c (t t0 ) = eA(t t0 )
X1 k
Akc (t t0 )
=
k!
k=0

Para discretizar (26) de…nir el periodo

t t0 = T (28)
y
t0 = kT (29)
entonces
t = (k + 1) T 8k 2 Z+ [ ;: (30)
Sustituyendo (28), (29) y (30) adecuadamente en (27)
"Z #
(k+1)T
x ((k + 1) T ) = c (T ) x (kT ) + c ((k + 1) T ) Bc d u (kT ) (31)
kT

es posible sacar u (kT ) de la integral puesto que es constante debido al retenedor de orden cero (b0 ). Omitiendo el periodo
T (haciendo T = 1), podemos representar a la solución (31) como el sistema discreto siguiente cuya ecuación de estados es

x (k + 1) = Ad x (k) + Bd u (k)

donde
Ad = c (T ) = eAc T
Z (k+1)T
Bd = c ((k + 1) T ) Bc d (32)
kT

19
y la ecuación de salida del sistema es
y (k) = Cd x (k) + Dd u (k)
donde

Cd = Cc
Dd = Dc

Nota por simplicidad, de aqui en adelante, cuando tratemos con sistemas discretos, omitiremos el subíndice d para
referirnos a las matrices discretizadas, usandose unicamente en situaciones donde sea necesario. Para cálcular la matriz
Si = kT; entonces =0
B, defínase kT = ) , entonces c ((k + 1) T ) = c (kT + T) =
Si = (k + 1) T; entonces =T
c (T ) por lo que (32) se simpli…ca como
Z T
B= c (T ) Bc d :
0

Por otro lado, teniendo en cuenta que

A2c s2 A3 s3
c (s) = I + Ac s + + c + :::
2! 3!
y de…niendo T = s, se tiene que = 0 cuando s = T ; y, = T cuando s = 0 entonces
Z T Z 0 Z T
c (T ) B c d = c (s) B c ( ds) = c (s) Bc ds
0 T 0
Z T Z T
A2c s2 A3 s3
c (T ) Bc d = I + Ac s + + c + ::: Bc ds
0 0 2! 3!
Z T
T2 T3
c (T ) Bc d = IT + Ac + A2c + ::: Bc
0 2! 3!
2 3
T T
llamando F = IT + Ac + A2c + ::: entonces
2! 3!
A = I + Ac F
B = F Bc

Ejemplo 6 Obtener la representación discreta del siguiente modelo en espacio de estados de la siguiente planta continua

x_ 1 (t) 0 1 x1 (t) 0
= + u (t)
x_ 2 (t) 0 1 x2 (t) 10
x1 (t)
y (t) = 1 0
x2 (t)

la cual esta conectada en cascada con un retenedor de orden cero y un muestreador con T = 0:1s, como se muestra en la
…gura siguiente

Solución 6 Primero obtendremos la matriz de transición

n o
1 1
c (t) = $ (sI A)

la cual resulta en el dominio de la frecuencia

0 1
1
1 1
1 s 1 B s s + s2 C
c (s) = (sI A) = =@ 1 A
0 s+1 0
s+1

20
ahora, aplicando la TIL, obtenemos la respuesta en el dominio del tiempo
80 19
> 1 1 >
< = t
1 B s s (s + 1) C 1 1 e
c (t) = $ @ 1 A = t :
>
: 0 >
; 0 e
s+1
Para la función discreta, consideramos T = 0:1. Primero obtenemos A
T 0:1
1 1 e 1 1 e 1 0:095163
A= c (T ) = = 0:1 =
0 e T 0 e 0 0:90484
después calculamos B = F Bc
Z T Z T s T
1 1 e s s+e s
c (s) ds = s ds =
0 0 0 e 0 e s 0
Z T T
T T 1+e 0:1 0:0048374
c (s) ds = =
0 0 1 e T 0 0:095163
0:1 0:0048374 0:1 0:0048374 0 0:048374
B= Bc = =
0 0:095163 0 0:095163 10 0:95163

x1 (k + 1) 1 0:095163 x1 (k) 0:048374

= + u (k)
x2 (k + 1) 0 0:90484 x2 (k) 0:95163
x1 (k)
y (k) = 1 0
x2 (k)
La representación en diagrama de simulación es

Ejemplo 7 Sea el siguiente sistema continuo de segundo orden (con doble integrador)

al cual se le agregarón un retenedor y un muestreador con periodo T

encontrar su represntación discreta, y su diagrama de simulación.

21
Solución 7
0 1
Ac = ! A2c = A3c = ::: = 0
0 0
T2 T3
c (T ) = eAc T = I + Ac T + A2c + A3c + :::
2! 3!
El sistema discretizado es entonces
1 0 0 T 1 T
A= c (T ) = I + Ac T = + =
0 1 0 0 0 1
2 3
Z T Z T T2
1 s 0 s
B= ds = ds = 4 2 5
0 0 1 1 0 1 T
La otra forma de obtener la matriz de transición es usando la conocida expresión
80 19
n o < 1 1
> >
=
1 1 1 B s s2 C 1 t
c (t) = $ (sI A) =$ @ 1 A = :
>
: 0 >
; 0 1
s

Observese que en este caso en el que A2c = A3c = ::: = 0, la serie de potencias resulto mas sencilla. Su diagrama de
simulaciójn es

22
1.8 Representación de estados de sistemas con retardo en la entrada.
Sea el sistema

La representación de estados correspondiente para Gp (s) es:

x_ (t) = Ac x (t) + Bc u (t )

donde es el retardo, así para el escalón con retardo se tiene

Recordando la solución del estado continuo para x_ (t) = Ac x (t) + Bc u (t)

Z t
x (t) = c (t t0 ) x (t0 ) + c (t s) Bc u (s) ds
t0

Para el caso con retardo Z t

x (t) = c (t t0 ) x (t0 ) + c (t s) Bc u (s ) ds
t0

Nota: la parte que se integra forma una convolución.

Caso 5 Retardo menor que el periodo de muestreo ( < T )

Para encontrar el modelo discreto hacemos t0 = kT; t = (k + 1) T

Z (k+1)T
x ((k + 1) T ) = c (T ) x (kT ) + c ((k + 1) T s) Bc u (s ) ds
kT

entre kT y kT +
u (s ) u ((k + 1) T )
entre kT + y (k + 1) T
u (s ) u (kT )
"Z #
kT +
x ((k + 1) T ) = c (T ) x (kT ) + c ((k + 1) T s) Bc ds u ((k + 1) T )
kT
"Z #
(k+1)T
+ c ((k + 1) T s) Bc ds u (kT )
kT +

x ((k + 1) T ) = Ax (kT ) + B0 u (kT ) + B1 u ((k 1) T )

"Z #
(k+1)T
B0 = c ((k + 1) T s) ds Bc
kT +

23
Para resolver esta matriz se introduce ahora s = (k + 1) T s; ) ds = ds; s = kT + ) s = T ; s = (k + 1) T ) s = 0
Z "Z #
0 T
B0 = c (s) ds Bc = c (s) ds Bc
T 0

"Z #
kT +
B1 = c ((k + 1) T s) ds Bc
kT

ahora se considera T + s = (k + 1) T s ) ds = ds; s = kT ) s = ; s = kT + )s=0

Z 0 Z
B1 = c (T + s) ds Bc = c (T + s) ds Bc
0
Z
B1 = c (T ) c (s) ds Bc
0

A partir de

x (k + 1) = Ax (k) + B0 u (k) + B1 u (k 1)
y (k) = Cx (k) + Du (k)

obtenemos su Transformada en Z
1
zX (z) = AX (z) + B0 U (z) + z B1 U (z)
1
X (z) = (zI A) B0 + z 1 B1 U (z)
h i
1
Y (z) = C (zI A) B0 + z 1 B1 + D U (z)

Reconsiderando que
x (k + 1) = Ax (k) + B0 u (k) + B1 u (k 1)
no es representación de estado
x1 (k + 1) = Ax1 (k) + B0 u (k) + B1 u (k 1)
de…nimos arbitrariamente de manera conveniente

x2 (k + 1) = u (k) ) x2 (k) = u (k 1)

tal que obtenemos

x1 (k + 1) A B1 x1 (k) B0
= + u (k)
x2 (k + 1) 0 0 x2 (k) I
x1 (k)
y (k) = C 0 + Du (k)
x2 (k)
De esta representación también se puede obtener su Función de Transferencia.

24
Ejemplo 8 Sea el sistema de doble integrador donde <T

1 t 1 T
c (t) = )A=
0 1 0 1
Z Z
B1 = c (T ) c (s) ds Bc = c (T ) c (s) Bc ds
0 0
2 3
Z Z 2
1 s 0
c (s) Bc ds = ds = 4 2 5
0 0 0 1 1
2 3
2
1
1 T 4 2 5= T 2
B1 =
0 1
2 3
Z T Z T (T )
2
1 s 0
B0 = c (s) Bc ds = ds = 4 2
5
0 0 0 1 1
T
El sistema se representa con retardo como

x (k + 1) = Ax (k) + B0 u (k) + B1 u (k 1)

y su representación de estado es
0 1
0 1 0 1
10 1 (T
2
)
x11 (k + 1) 1 T T 2 x11 (k) B C
@ x12 (k + 1) A = @ 0 1 A @ x12 (k) A + B 2 C u (k)
@ T A
x2 (k + 1) 0 0 0 x2 (k)
1
0 1
x11 (k)
y (k) = 1 0 0 @ x12 (k) A + Du (k)
x2 (k)

Ejercicio 4 Obtener la Función de Transferencia de esta representación.

25
Caso 6 El retardo es mayor que el tiempo de muestreo > T , 9d 2 Z+ j (d 1) T < < dT; por lo tanto 9 0
j =
(d 1) T + 0

El análisis es exactamente el mismo solo que ahora:

"Z 0
#
T
B0 = c (s) ds Bc
0

" Z 0
#
0
B1 = c (T ) c (s) ds Bc
0

Observese que el Caso 1, se puede obtener del presente considerando d = 1:

A partir de
x (k + 1) = Ax (k) + B0 u (k (d 1)) + B1 u (k d)
obtenemos la Transformada en Z
(d 1) d
zX (z) = AX (z) + z B0 U (z) + z B1 U (z)
1
X (z) = (zI A) z (d 1) B0 + z d B1 U (z)
h i
1
Y (z) = C (zI A) z (d 1) B0 + z d B1 + D U (z)

Considerando que la representación

x (k + 1) = Ax (k) + B0 u (k (d 1)) + B1 u (k d)

no es de estado, de…nimos arbitrariamente de manera conveniente

x0 (k) = x (k)
x1 (k) = u [(k d) T ]
x2 (k) = u [(k (d 1)) T ]
..
.
xd (k) = u [(k 1) T ]

tal que obtenemos 0 1 0 10 1 0 1

x0 (k + 1) A B1 B0 0 x0 (k) 0
B x1 (k + 1) C B 0 0 I CB 0 C B x1 (k) 0 C
B C B CB C B C
B x2 (k + 1) C B .. .. .. .. CB .. C B x2 (k) .. C
B C=B . . . . CB . C+B . C u (k)
B .. C B CB C B .. C
@ . A @ 0 0 0 I A @ A @ 0 . A
xd (k + 1) 0 0 0 0 xd (k) I
0 1
x0 (k)
B x1 (k) C
B C
B C
y (k) = C 0 0 0 B x2 (k) C + Du (k)
B .. C
@ . A
xd (k)

26
Ejemplo 9 Sea el sistema
x_ (t) = x (t) + u (t 2:5)
y (t) = x (t)
0
con T = 1; d = 3; = 2:5; =2 1 + 0:5 ) = 0:5
x (k + 1) = Ax (k) + B0 u (k 2) + B1 u (k 3)
t 1
c (t) = e )A=e = 0:37
"Z 0
# Z
T 0:5
s
B0 = c (s) ds Bc = e ds = 0:39347
0 0
: " Z 0
# Z 0:5
0 0:5 s
B1 = c (T ) c (s) ds Bc = e e ds = 0:23865
0 0

x (k + 1) = 0:37x (k) + 0:39347u (k 2) + 0:23865u (k 3)

la Transformada en Z es
2 3
zX (z) = 0:37X (z) + 0:39347z U (z) + 0:23865z U (z)
1 2 3
X (z) = (z 0:37) 0:39347z + 0:23865z U (z)
2 3
Y (z) 0:39347z + 0:23865z 0:39347z + 0:23865
= =
U (z) (z 0:37) z 3 (z 0:37)
ahora de…nimos
x0 (k) = x (k)
x1 (k) = u [(k 3) T ]
x2 (k) = u [(k 2) T ]
x3 (k) = u [(k 1) T ]
tal que obtenemos
0 1 0 10 1 0
1
x0 (k + 1) 0:37 0:23865 0:39347 0 x0 (k) 0
B x1 (k + 1) C B 0 0 1 0 C B x1 (k) C B 0 C
B C B CB C + B C u (k)
@ x2 (k + 1) A = @ 0 0 0 1 A @ x2 (k) A @ 0 A
x3 (k + 1) 0 0 0 0 x3 (k) 1
0 1
x0 (k)
B x1 (k) C
y (k) = 1 0 0 0 B @ x2 (k) A
C

x3 (k)

0
considerese ahora = 2:95 ) d = 3; = 0:95
"Z 0
# Z
T 0:05
s
B0 = c (s) ds Bc = e ds = 0:048771
0 0

27
 " Z 0
# Z 0:95
0 0:05 s
B1 = c (T ) c (s) ds Bc = e e ds = 0:58335
0 0

x (k + 1) = 0:37x (k) + 0:048771u (k 2) + 0:58335u (k 3)

0
ahora con = 2:05 ) d = 3; = 0:05
"Z 0
# Z
T 0:95
s
B0 = c (s) ds Bc = e ds = 0:61326
0 0

" Z 0
# Z 0:05
0 0:95 s
B1 = c (T ) c (s) ds Bc = e e ds = 0:018862
0 0

x (k + 1) = 0:37x (k) + 0:61326u (k 2) + 0:018862u (k 3)

28
Caso 7 Retardo exactamente igual a un multiplo del periodo de muestreo
En este caso

A= c (t)
0 0
= dT; = (d 1) T + ; =T "Z #
T
B0 = c (s) ds Bc 0
0
" Z # "Z #
T T
B1 = c (T ) c (s) ds Bc = c (s) ds Bc
0 0

De

x (k + 1) = Ax (k) + B1 u (k d)
y (k) = Cx (k) + Du (k)

obtenemos la Transformada en Z
d
zX (z) = AX (z) + z B1 U (z)
1
X (z) = (zI A) z d B1 U (z)
h i
1
Y (z) = z d C (zI A) B1 + D U (z)

para representar en variables de estado

x0 (k) = x (k)
x1 (k) = u [(k d) T ]
x2 (k) = u [(k (d 1)) T ]
..
.
xd (k) = u [(k 1) T ]

tal que obtenemos 0 1 0 10 1 0 1

x0 (k + 1) A B1 0 0 x0 (k) 0
B x1 (k + 1) C B 0 0 I 0 CB C B
x1 (k) 0 C
B C B CB C B C
B x2 (k + 1) C B .. .. .. .. ..CB C B
x2 (k) .. C
B C=B . . . . .CB C+B . C u (k)
B .. C B CB C B
.. C
@ . A @ 0 0 0 I A@ A @ 0
. A
xd (k + 1) 0 0 0 0 xd (k) I
0 1
x0 (k)
B x1 (k) C
B C
B x2 (k) C
y (k) = C 0 0 0 B C + Du (k)
B .. C
@ . A
xd (k)

29
Ejemplo 10 Sea de nuevo el sistema

x_ (t) = x (t) + u (t)

y (t) = x (t)

con T = 1; d = 5
t 1
c (t) = e )A=e = 0:37
Z 1
s
B1 = e ds = 0:63212
0

x (k + 1) = 0:37x (k) + 0:63212u (k)

y (k) = x (t)

x_ (t) = x (t) + u (t 5)
x (k + 1) = 0:37x (k) + 0:63212u (k 5)
ahora de…nimos

x0 (k) = x (k)
x1 (k) = u [(k 5)]
x2 (k) = u [(k 4)]
x3 (k) = u [(k 3)]
x4 (k) = u [(k 2)]
x5 (k) = u [(k 1)]

y obtenemos 0 1 0 10 1 0 1
x0 (k + 1) 0 0:63212 0 0 0 0 x0 (k) 0
B x1 (k + 1) C B 0 0 1 0 0 0 C B x1 (k) C B 0 C
B C B CB C B C
B x2 (k + 1) C B 0 0 0 1 0 0 C B x2 (k) C B 0 C
B C=B CB C B C u (k)
B x3 (k + 1) C B 0 0 0 0 1 0 C B x3 (k) C + B 0 C
B C B CB C B C
@ x4 (k + 1) A @ 0 0 0 0 0 1 A @ x4 (k) A @ 0 A
x5 (k + 1) 0 0 0 0 0 0 x5 (k) 1
0 1
x0 (k)
B x1 (k) C
B C
B x2 (k) C
y (k) = 1 0 0 0 0 0 B C
B x3 (k) C
B C
@ x4 (k) A
x5 (k)

30
1.9 Comportamiento entre muestras.

El modelo continuo de Gp (s) es:

x_ (t) = Ac x (t) + Bc u (t)

y (t) = Cc x (t) + Dc u (t)
Z t
x (t) = c (t; t0 ) x (t0 ) + c (t ) Bc u ( ) d
t0

Si está alimentada por una señal muestreada y retenida el comportamiento para

kT < t (k + 1) T; 8k 2 Z+ [ ;
Z t
x (t) = c (t; kT ) x (kT ) + c (t )d Bc u (kT )
kT

t = s; d = ds; = kT; s = t ;s=t kT; =t=s=0

"Z #
t kT
x (t) = c (t; kT ) x (kT ) + c (s) ds Bc u (kT )
0

c (t; kT ) = eAc (t kT )

Así se puede encontrar el comportamiento del estado del sistema.

31
Ejercicio 5 Resolver todos los problemas del capitulo 4, paginas 162-172, del libro: Digital Control System Analysis and
Design. Charles L. Phillips / H. Troy Nagle. 3a Ed.

32