Sunteți pe pagina 1din 51

Organización y Arquitectura

de Computadores
ESCUELA: CIENCIAS DE LA COMPUTACIÓN

PONENTE: Ing. Greyson Alberca Prieto

BIMESTRE: I BIMESTRE

CICLO: Octubre – Febrero 2009


CAPÍTULO II
“Componentes del Computador y Bus
del Sistema”

ulo 2
Organización y Arquitectura
de Computadores
CAPÍTULO II
“Componentes del Computador y Bus
del Sistema”

Por: Greyson Alberca

ulo 3
Contenidos
1. Organización del Computador
2. Componentes de computador y Buses
3. Memoria
4. Entrada/Salida

Bibliografía・Organización y Arquitectura de
Computadores, William Stalling

Capítulo II Arquitectura de Computadores 4


Alternativas HW y SW

Capítulo II Arquitectura de Computadores 5


Registros del procesador
Dentro de la CPU hay un conjunto de registros que ofrecen
un nivel de memoria mas rapido y pequeño que la memoria
principal.
•Registros visible al usuario.
•Registros de control y de estado.
El registro visible al usuario es aquel que puede ser
referenciado por medio del lenguaje maquina que ejecuta el
procesador; accesible a todos los programas tanto los de
aplicación como los del sistema; los registros normalmente
disponibles son:
•Registro de datos.
•Registros de direccion.
•Registro indice
•Puntero de segmento.
•Puntero
Capítulo II depila Arquitectura de Computadores 6
Componentes de Alto nivel

Capítulo II Arquitectura de Computadores 7


Registros del procesador(cont.)
Los registros de control y de estado se emplean para controlar las
operaciones del procesador, la mayor parte de estos registros no son
visibles para los usuarios , algunos pueden ser accesibles a las
instrucciones de maquina ejecutadas en un modo de control.
MAR: Memory Address Register.
MBR: Memory Buffer Register.
IOAR: Input Output Address Register.
IOBR: Input Output Buffer Register.
Ademas de estos los siguientes registros son esenciales en la ejecucion
de instrucciones.
•Contador de programa(PC).
•Registro de instrucción(IR)
•Program status word(PSW) contiene codigos de condicion junto con
otras informaciones de estado.
•Signo. Supervisor
•Cero. Igualdad.
Acarreo. Se produce acarreo mas alla del bit mas significativo.
•Desbordamiento.
•Habilitar/Inhabilitar interrupciones.

Capítulo II Arquitectura de Computadores 8


Registros del procesador(cont.)
El procesador lee una instrucción de la memoria(se
incrementa el PC).
La instrucción se carga en un registro del procesador
(IR)
• Procesador- memoria: Se transfiren datos a
memoria o viceversa.
• Procesadro-A/S: Se transfieren datos desde o hacia
un dispositivo de periferico(entre el procesador y un
modulo de E/S).
• Tratamiento de datos:El procesador realiza alguna
operación artmetica o logica sobre los datos.
• Control: La instrucción pide se altere la secuencia de
ejecucion.
Ejemplo: El uP lee una instrucción 149 (PC=150) esta
especifica que la siguienteinstruccion sea la de la
ubicación 182, el UP debe ajustar entonces el PC=182
Capítulo II Arquitectura de Computadores 9
Ejemplo
Sea una maquina hipotetica cuyas caracteristicas son :
• El procesador tiene un unico registro de datos el
Acumulador(AC).
• Tanto las instrucciones como los datos son de 16 bits de
longitud.
• El formato de instrucción dedica 4 (16 codigos de
operación diferentes)bits para el codigo de operación y
12(4096=4K palabras) bits para direccionar la memoria
directamente.
0 3 4 15
Cod . Op. Direccion
0 1 15
S Magnitud
•Registros internos de la CPU:
•Contador de progarma(PC):direccion de la instrucción a ser leida.
•Registro de instrucción(IR):Instrucción que esta ejecutandose
•Acumulador(AC): Almacenamiento temporal
Capítulo II Arquitectura de Computadores 10
Ejemplo(cont.)
•Lista parcial de los codigos de operación:
• 0001 = Cargar de la memoria la acumulador.
• 0010 = Almacenar el AC en memoria.
• 0101 = Sumar al AC el contenido de la memoria
Registros de la CPU
Memoria
300 1 9 4 0 3 0 0 PC
301 5 9 4 1 AC
302 2 9 4 1 1 9 4 0 IR
.. ..
. .
940 0 0 0 3
941 0 0 0 2

El procesador contiene 300, la direccion de la


primera instrucción.
Capítulo II Arquitectura de Computadores 11
Ejemplo(cont.)
•Los primeros 4 bits del IR indican que se cargara el AC,
los 12 bits restantes indican la direccion.

Registros de la CPU
Memoria
300 1 9 4 0 3 0 0 PC
301 5 9 4 1 0 0 0 3 AC
302 2 9 4 1 1 9 4 0 IR
.. ..
. .
940 0 0 0 3
941 0 0 0 2

Capítulo II Arquitectura de Computadores 12


Ejemplo(cont.)
Se incrementa el PC y se lee la instrucción siguiente

Registros de la CPU
Memoria
300 1 9 4 0 3 0 1 PC
301 5 9 4 1 0 0 0 3 AC
302 2 9 4 1 5 9 4 1 IR
.. ..
. .
940 0 0 0 3
941 0 0 0 2

Capítulo II Arquitectura de Computadores 13


Ejemplo(cont.)
El contenido anterior del acumuladory el contenido dela
ubicación 941 se suman y el resultado se almacena en el
AC
Registros de la CPU
Memoria
300 1 9 4 0 3 0 1 PC
301 5 9 4 1 0 0 0 5 AC
302 2 9 4 1 1 9 4 0 IR
.. ..
. .
0003 + 0002 = 0005
940 0 0 0 3
941 0 0 0 2

Capítulo II Arquitectura de Computadores 14


Ejemplo(cont.)
Se incrementa el PC y se lee la instrucción siguiente.

Registros de la CPU
Memoria
300 1 9 4 0 3 0 2 PC
301 5 9 4 1 0 0 0 5 AC
302 2 9 4 1 2 9 4 1 IR
.. ..
. .
940 0 0 0 3
941 0 0 0 2

Capítulo II Arquitectura de Computadores 15


Ejemplo(cont.)
El contenido de AC se almacena en la ubicación 941.
Son 3 ciclos de instrucción (c/u consta de un ciclo de
lectura y otro de ejecucion)
Registros de la CPU
Memoria
300 1 9 4 0 3 0 2 PC
301 5 9 4 1 0 0 0 5 AC
302 2 9 4 1 1 9 4 0 IR
.. ..
. .
940 0 0 0 3
941 0 0 0 5

Capítulo II Arquitectura de Computadores 16


Funcionamiento del
Computador

Capítulo II Arquitectura de Computadores 17


Tipos de Instrucciones
La instrucción captada se almacena en el registro de instrucción
(IR). El CPU interpreta la instrucción que puede ser en general del
siguiente tipo:

 CPU-Memoria Transferir datos del CPU a la memoria o


viceversa.
 CPU-ES Transferir datos a o desde el exterior mediante
transferencias entre el CPU y un módulo de E/S.
 Procesamiento de datos El CPU debe realizar alguna
operación aritmética o lógica con los datos.
 Control Alteración de la secuencia de ejecución.

Una instrucción puede implicar una combinación de las


acciones anteriores.
Capítulo II Arquitectura de Computadores 18
Ejecución de un Programa

Capítulo II Arquitectura de Computadores 19


Diagrama de Estados ciclos de
instrucción

Capítulo II Arquitectura de Computadores 20


Interrupciones
 Programa Generada por alguna condición como resultado de la
ejecución de una instrucción (desbordamiento, división por
cero, instrucción no existente o acceso fuera del espacio de
memoria).
 Termporización Generada por un temporizador interno al
procesador para realizar una función de manera regular.
 E/S Generada por un controlador de E/S para indicar fin de
operación sin error o avisar una condición de error.
 Fallo del hardware Generada por un fallo como deficiencia en
alimentación o error de paridad.

Capítulo II Arquitectura de Computadores 21


Ejecución de Interrupciones

Capítulo II Arquitectura de Computadores 22


Ejecución de I. con E/S corta

Capítulo II Arquitectura de Computadores 23


Ejecución de I con E/S larga

Capítulo II Arquitectura de Computadores 24


Ejecución de I. con
Interrupciones

Capítulo II Arquitectura de Computadores 25


Estados del ciclo de Inst. con
interrupción

Capítulo II Arquitectura de Computadores 26


Tratamiento de
Interrupciones

Capítulo II Arquitectura de Computadores 27


Interrupciones múltiples
Deshabilitar interrupciones

Definir Prioridades

Capítulo II Arquitectura de Computadores 28


Secuencia temporal con
varias interrupciones

Capítulo II Arquitectura de Computadores 29


Estructuras de Interconexión
Una computadora está constituida por un conjunto de unidades
o módulos de 3 tipos elementales (CPU, memoria y E/S) que se
comunican entre sí.
Los conjuntos de líneas que conectan los diversos módulos se
denomina estructura de interconexión. El diseño de la
estructura depende de los intercambios que se deban producir.
 Memoria Está constituido por palabras de la misma longitud,
cada una de ellas con una única dirección numérica.
 Módulo de E/S Funcionalmente es similar a la memoria. Hay
dos tipos de operaciones (lectura y escritura), puede controlar
más de un dispositivo externo.
 CPU Lee instrucciones y datos, escribe datos una vez que los
ha procesado, y utiliza ciertas señales para controlar el
funcionamiento del sistema.

Capítulo II Arquitectura de Computadores 30


Tipos de transferencias
La estructura de interconexión debe dar cobertura a los siguientes
tipos de transferencias:

 Memoria - CPU El CPU lee una instrucción o dato desde la


memoria.
 CPU - Memoria El CPU escribe un dato en la memoria.
 E/S - CPU El CPU lee datos de un dispositivo de E/S a través de
un módulo de E/S.
 CPU - E/S El CPU envío datos al dispositivo de E/S.
 Memoria - E/S y vicersa Se utiliza el acceso directo a memoria
(DMA), no se pasa a través del CPU.

Capítulo II Arquitectura de Computadores 31


Módulos de la Computadora

Capítulo II Arquitectura de Computadores 32


Interconexión con Buses
 Un bus es un mecanismo de interconexión
entre distintas unidades funcionales
 Medio de transmisión compartido
 Está compuesto por varias líneas donde cada
línea es capaz de transmitir señales binarias
“1” o “0”
 El bus principal es el “Bus del sistema” que
conecta CPU con memoria y con módulos de
E/S

Capítulo II Arquitectura de Computadores 33


Estructura del Bus
Líneas/bus de datos: camino para transferir datos
entre el resto de componentes de un computador.
Su anchura (número de líneas eléctricas) suele ser
una potencia de dos (8=2^3, 16=2^4, 32=2^5, 64=2^6, ...).
Líneas/bus de direcciones: designan la
posición/dirección de los datos. Son salidas de la
CPU/procesador y determinan capacidad de
direccionamiento.
Líneas/bus de control: controlan el acceso y uso de
las líneas/buses anteriores.

Capítulo II Arquitectura de Computadores 34


Capítulo II Arquitectura de Computadores 35
Jerarquía de Buses
 Las prestaciones de un bus van
disminuyendo a medida que se van
conectando un mayor número de
dispositivos.

 Para optimizar el rendimiento de un bus


se utilizan los buses organizados
jerárquicamente, es por ello que
tenemos:

 キBus de arquitectura tradicional


 キBus de altas prestaciones.
Capítulo II Arquitectura de Computadores 36
Tradicional

Capítulo II Arquitectura de Computadores 37


Tradicional

Capítulo II Arquitectura de Computadores 38


Elementos de diseño del bus
T ip o s d e b u s es

L a s l ín ea s de l o s bu se s se d iv id e n en :
 De di ca d as .- Us a lí n ea s se p a ra d a s p a ra d irec cion e s y d a to s
 M ul t ip le x a das .- U sa l a s m ism a s lí n e as

Mét od o d e a rb it ra je .- e l con tr o l d e l bu s p ue d e n e ce sita r m as de u n


m ódu lo

 C e n t ral iz ad o .- U n ú n ic o d isp o s it iv o as ign a tiem po s e n e l bu s

 D ist rib u id o .- C a d a mód u lo p u e de c o nt ro la r el a c c e s o a l bu s

Te mp o r izac ió n .- f o rm a d e c o n tr o la r lo s t ie m po s e n el bu s

 S in cróni co .- la p re senc ia d e u n ev e n t o e st á de t e r m in a d a p o r l a
pr ese n c ia d e u n r e lo j
 A sin crón ic o .- la p re sen cia de un ev en to en e l bu s e s
c on sec u en cia y d ep en de de q ue se p rod u z c a u n e ve n t o p r ev io
Capítulo II n o p reci sa n laArquitectura
ex isten ciade d
Computadores
e u na se ñ a l d e re lo j 39
Conti…
Anchura del bus
 Dirección.-el ancho de este bus afecta a la capacidad del
sistema
 Datos.- mientras mas ancho es el bus de datos, mayor es el
número de bits que se transmiten a la vez
Tipo de transferencia de datos:
 Lectura
 Escritura
 Lectura-modificación-escritura
 Lectura después de escritura
 Bloque
Capítulo II Arquitectura de Computadores 40
Temporización Síncrona

Capítulo II Arquitectura de Computadores 41


Temporización Asíncrona

Capítulo II Arquitectura de Computadores 42


Temporización Asíncrona

Capítulo II Arquitectura de Computadores 43


Arbitraje

CENTRALIZADO

DISTRIBUIDO

Capítulo II Arquitectura de Computadores 44


Transferencia datos

Capítulo II Arquitectura de Computadores 45


Ancho

Capítulo II Arquitectura de Computadores 46


Multiplexado/demultiplexado

Capítulo II Arquitectura de Computadores 47


Opciones del Bus

Capítulo II Arquitectura de Computadores 48


Ancho de Banda del Bus

Capítulo II Arquitectura de Computadores 49


Capítulo II Arquitectura de Computadores 50