Universidad Tecnológica Nacional

Facultad Regional Haedo

Título
Guía de Ejercitación
(Circuitos Combinacionales)

Cátedra
Técnicas Digitales I

Autor
Facundo S. Larosa

Año 2007
 Universidad Tecnológica Nacional – Facultad Regional Haedo
Guía de Ejercitación
Cátedra: Técnicas Digitales I

1) Expansión de decodificadores
Cumpla con las especificaciones indicadas utilizando como circuito base al
decodificador 74LS138 que tiene una estructura como se muestra.

a) Implemente un decodificador 5 a 32
utilizando sólo negadores.
b) Implemente un decodificador 6 a 64
sin utilizar compuertas adicionales.
c) Implemente un decodificador 4 a 16
sin utilizar compuertas adicionales.

2) Diseño de circuitos con codificadores y decodificadores

a) Utilizando un decodificador 4 a 16, un codificador 16 a 4 y compuertas

construya un circuito que reciba en su entrada BCD Aiken y devuelva
BCD XS-3. Si alguna de las combinaciones de entrada no pertenecen al
BCD Aiken indique a la salida la combinación 1111.
b) En una industria se fabrican explosivos mediante la combinación de
mezclas que se efectúan bajo estrictas condiciones de seguridad. Una
placa conectada a los sensores de los tanques de mezcla procesa la
información y la envía codificada de la siguiente manera:
• T2-T0 : Número de tanque donde se produjo la falla
• P2-P0: Tipo de falla
000: No hay falla
001: Falla en el mezclado
010: Sobrecalentamiento
100: Nivel de mezcla bajo

Construya el circuito incógnita usando decodificadores y compuertas de

tal forma que:

• Incendio=1 sólo si el tanque 2,3 o 5 presentan una alarma de

sobrecalentamiento.
• Operación normal=1 sólo si no hay ningún tipo de falla
• Proceso detenido=1 si hay falla en el mezclado de los tanques 3 o 4

Facundo S. Larosa Página 1

 Universidad Tecnológica Nacional – Facultad Regional Haedo
Guía de Ejercitación
Cátedra: Técnicas Digitales I

d) Un rudimentario sistema
de seguridad permite abrir
una puerta siempre que se
indique la combinación
correcta.
Un teclado codificado en
BCD Natural transmite su
información a través de un
circuito que toma el código
original y le suma 4. En la
recepción otro circuito
incógnita toma el dato y
activa el actuador (mediante
un uno lógico) si el número
ingresado es el 8.
Implemente los circuitos
incógnita utilizando sólo codificadores y decodificadores.

3) Expansión de multiplexores. Diseño de circuitos con multiplexores.

Construya los circuitos indicados.

a) Implemente un multiplexor simple de dieciséis canales y cuatro líneas

de control utilizando:
• Multiplexores simples de dos canales y una línea de control
• Multiplexores simples de cuatro canales y dos líneas de control
• Multiplexores simples de ocho canales y tres líneas de control
No utilice compuertas adicionales.

b) Implemente la función f ( A, B, C , D) = ABC + ( A ⊕ B ) C D utilizando:

• Un multiplexor simple de 16 canales y cuatro líneas de control.
• Un multiplexor simple de 8 canales y cuatro vías de control y
negadores.
• Un multiplexor simple de 4 canales y dos vías de control y
compuertas.
• Un multiplexor simple de 2 canales y una vía de control y
compuertas.
• Un circuito lógico de dos niveles de expresión mínima.

c) Un sistema de análisis digital está

compuesto como se indica en la
figura. Se ingresan tres números
binarios de dos bits que son
comparados poniéndose en uno
lógico la condición que se cumple.
Diseñe los circuitos comparadores y
el circuito incógnita:
• Usando multiplexores de
cualquier tamaño.
• Un circuito lógico de dos
niveles de expresión
mínima.

Facundo S. Larosa Página 2

 Universidad Tecnológica Nacional – Facultad Regional Haedo
Guía de Ejercitación
Cátedra: Técnicas Digitales I

d) Un sistema sencillo para el manejo de un ascensor está implementado

como se indica en la figura.
Se compone de:
• Límites de carrera: Indican la ubicación actual del ascensor.
o L2 L1 L0 = 0 0 1 Planta baja
o L2 L1 L0 = 0 1 0 Primer piso
o L2 L1 L0 = 1 0 0 Segundo piso
• Botonera: Retiene el número del último botón apretado.
o B1 B0 = 0 0 Planta baja
o B1 B0 = 0 1 Primer piso
o B1 B0 = 1 0 Segundo piso
• Motor: Desplaza el ascensor.
o Sube=0 Baja=0 Ascensor detenido
o Sube=0 Baja=1 Ascensor desciende
o Sube=1 Baja=0 Ascensor asciende
o Sube=1 Baja=1 Estado prohibido

Diseñe el circuito incógnita el cual recibe la información dada por el entorno

e indica en sus salidas el estado que debe tomar el motor para alcanzar el
piso deseado:

a) Utilizando un decodificador y compuertas.

b) Utilizando dos multiplexores de 32 entradas y 5 líneas de control para
implementar las funciones ‘Sube’ y ‘Baja’.
c) Implementando un circuito con compuertas de dos niveles y expresión
mínima libre de riesgos.

Facundo S. Larosa Página 3

 Universidad Tecnológica Nacional – Facultad Regional Haedo
Guía de Ejercitación
Cátedra: Técnicas Digitales I

e) Implemente la función f ( A, B, C , D) = AC D + B( A ⊕ C ) + A + C
utilizando:
• Un multiplexor simple de 16 canales y cuatro líneas de control.
• Un multiplexor simple de 8 canales y cuatro vías de control y
negadores.
• Un multiplexor simple de 4 canales y dos vías de control y
compuertas.
• Un multiplexor simple de 2 canales y una vía de control y
compuertas.
• Un circuito lógico de dos niveles de expresión mínima.

4) Comparadores. Expansión y diseño de circuitos con comparadores.

a) Diseñe un circuito comparador en cuya entrada se entreguen dos

números de dos bits mediante un circuito lógico de dos niveles y
expresión mínima.
b) Utilizando un comparador de magnitud de 4 bits 74LS85 cuyo diagrama
se adjunta, implementar:

• Un comparador de dos números no signados de ocho bits.

• Un comparador de dos números de cuatro bits signados en
convención signo-magnitud.
• Un comparador de dos números de cuatro bits signados en
convención complemento a 2.

c) Implemente el circuito
incógnita del problema 3) d) de
esta misma guía utilizando un
comparador 74LS85 y
compuertas.

d) Implemente los circuitos incógnitas mediante circuitos lógicos de dos

niveles y expresión mínima para que todo el sistema funcione como un
comparador de dos números A y B de cuatro bits signados en
complemento a 2. Elimine los riesgos estáticos.

Facundo S. Larosa Página 4

 Universidad Tecnológica Nacional – Facultad Regional Haedo
Guía de Ejercitación
Cátedra: Técnicas Digitales I

5) Sumadores. Expansión y circuitos con sumadores.

a) Diseñe un circuito semisumador de dos números de dos bits mediante

un circuito lógico de dos niveles y expresión mínima libre de riesgos.
b) Diseñe un circuito que sume dos números no signados de cuatro bits
utilizando sumadores completos de un bit.
c) Implemente un circuito que reciba dos dígitos BCD e indique su suma
expresada en BCD a su salida. Utilice para ello circuitos sumadores de
cuatro bits y compuertas.

6) Problema integrador
Diseñe el circuito incógnita para que el sistema convierta un número de 4 bits
expresado en binario natural en dos cifras BCD.

Facundo S. Larosa Página 5