CIRCUITO CON COMPUERTAS LOGICAS

Christian David Rios, Rubén Aguilera Cárcamo

Norte de Santander
Universidad de Pamplona

davidrios2206@gmail.com, Email del Segundo Autor

 Resumen- las compuertas internamente por donde el resultado puede esta permita el flujo de la
lógicas son compuertas que nos transistores que se variar sin saber con corriente.[2]
permiten manejar dos estados encuentran con arreglos exactitud la salida que
principales como lo son el alto, [EC.1]
especiales con los que nos entregara. Las
bajo, encendido, apagado,
activo, no activo, etc. Dándole
otorgan señales de voltaje lógicas se explican a
valores a esto estados con unos como resultado o una continuación:
y ceros, a continuación, vamos salida de forma booleana,
a hacer uso de estas están obtenidos por La lógica positiva es
compuertas para realizar un operaciones lógicas aquella que con una señal
circuito lógico con cuatro binarias (suma, en alto se acciona,
entradas y tres salidas. multiplicación). También representando un 1
Palabras Clave- niegan, afirman, incluyen binario y con una señal
compuertas, lógicos, unos, o excluyen según sus en bajo se desactiva.
ceros, estados, circuito.
propiedades lógicas. representado un 0
Estas compuertas se binario.
INTRODUCCIÓN pueden aplicar en otras La lógica negativa
Las computadoras áreas de la ciencia como proporciona los
digitales utilizan el mecánica, hidráulica o resultados inversamente,
sistema de números neumática. una señal en alto se
binarios, que tiene dos representa con un 0
dígitos 0 y 1. Un dígito Existen diferentes tipos binario y una señal en
binario se denomina de compuertas y algunas bajo se representa con un Fig 2. Tabla de verdad de
un bit. La información de estas son más 1 binario. la compuerta AND
está representada en las complejas, con la A continuación, vamos a
computadoras digitales posibilidad de ser definir solos las puertas  Compuerta OR
en grupos de bits. simuladas por que vamos a usar en este En el Algebra de Boole
Utilizando diversas compuertas más laboratorio:[2] esta es una suma. Esta
técnicas de codificación sencillas. Todas estas  Compuerta AND compuerta permite que
los grupos de bits pueden tienen tablas de verdad con cualquiera de sus
hacerse que representen que explican los entradas que este en
no solamente números comportamientos en los estado binario 1, su
binarios sino también resultados que otorga, salida pasara a un estado
otros símbolos discretos dependiendo del valor 1 también. No es
cualesquiera, tales como booleano que tenga en necesario que todas sus
dígitos decimales o letras cada una de sus entradas. entradas estén accionadas
de alfabeto. Utilizando para conseguir un estado
arreglos binarios y 1 a la salida, pero
diversas técnicas de tampoco causa algún
codificación, los dígitos inconveniente. Para
binarios o grupos de bits lograr un estado 0 a la
pueden utilizarse para Fig. 2 salida, todas sus entradas
desarrollar conjuntos compuerta deben estar en el mismo
completos de logica AND valor de 0. Se puede
instrucciones para Esta compuerta es interpretar como dos
realizar diversos tipos de representada por una interruptores en paralelo,
cálculos.[1] multiplicación en el que sin importar cual se
A continuacion en la Algebra de Boole. Indica accione, será posible el
siguiente practica se va a que es necesario que en paso de la corriente.[2]
realizer un circuito logico todas sus entradas se
usando algunos tipos de tenga un estado binario 1 [EC.2]
compuertas, en este caso para que la salida otorgue
vamos a realizer un Fig. 1 Compuertas un 1 binario. En caso
circuitos con cuatros Lógicas contrario de que falte
entradas y tres salidas, el alguna de sus entradas
cual nos va a generar Trabajan en dos estados, con este estado o no
una salida de tres bits en "1" o "0", los cuales tenga si quiera una
el cual se va a pueden asignarse a la accionada, la salida no
representar numeros lógica positiva o lógica podrá cambiar de estado
decimales en binarios. negativa. El estado 1 y permanecerá en 0. Esta
tiene un valor de 5v puede ser simbolizada
como máximo y el estado por dos o más
MARCO TEÓRICO 0 tiene un valor de 0v interruptores en serie de Fig 3. Representacion
como mínimo y los cuales todos deben
Las Compuertas Lógicas Grafica de la compuerta
existiendo un umbral estar activos para que
son circuitos electrónicos OR
entre estos dos estados
conformados
 1 0 1 1 0 0 Simplificando por el método
1 1 0 0 0 0 de Karnaugh
1 1 0 1 0 0
1 1 1 0 0 0
1 1 1 1 0 0
Tabla 1. Tabla de verdad del A A A3 A Z2
Z0, Z1 y Z2 1 2 4
0 0 0 0 1
A A A3 A Z0 0 0 0 1 0
1 2 4 0 0 1 0 1
0 0 0 0 1 0 0 1 1 1
0 0 0 1 1 0 1 0 0 0
0 0 1 0 0 0 1 0 1 0
0 0 1 1 0 0 1 1 0 0
0 1 0 0 0 0 1 1 1 0
0 1 0 1 0 1 0 0 0 1
0 1 1 0 0 1 0 0 1 1
Fig 4. Tabla de verdad de 0 1 1 1 0
Fig. 6. Tabla de verdad de la 1 0 1 0 1
la compuerta OR 1 0 0 0 0
compuerta NOT 1 0 1 1 1
 Compuerta NOT 1 0 0 1 0 1 1 0 0 1
En este caso esta 1 0 1 0 0 1 1 0 1 1
compuerta solo tiene una 1 0 1 1 0
PROCEDIMIENTO 1 1 1 0 1
entrada y una salida y
1 1 0 0 0 1 1 1 1 1
esta actúa como un Diseñe un circuito lógico lo
1 1 0 1 0 Tabla 3. Tabla de verdad Z2
inversor. Para esta más simplificado posible con
situación en la entrada se 1 1 1 0 0
un total de 4 entradas
colocará un 1 y en la (A1,A2,A3,A4) y 3 salidas 1 1 1 1 0 En esta tabla como hay
salida otorgara un 0 y en (Z0,Z1,Z2). Su Tabla 2. Tabla de verdad Z0 menos ceros que unos
el caso contrario esta funcionamiento ha de ser tal tomaremos las ecuaciones
recibirá un 0 y mostrara que a la salida se obtenga el Sacando ecuaciones por para los valores de cero por
un 1. Por lo cual todo lo equivalente en binario al suma de productos producto de sumas.
que llegue a su entrada, número del subíndice de la
será inverso en su salida.
[2] Para simplificarlo usamos el
entrada activa 𝐴�. Puesto método del mapa de
Karnaugh
[3]
que simultáneamente puede
haber varias entradas
activas, se fijara prioridad aA A A3 A Z1 Igualmente, por el método de
la entrada activa del menor 1 2 4 Karnaugh lo simplificamos.
subíndice. En el caso que 0 0 0 0 0
ninguna entrada este activa, 0 0 0 1 0
a la salida se obtiene el 0 0 1 0 1
equivalente binario al0 0 1 1 1
decimal 5. 0 1 0 0 1 I. CONCLUSIONES
Fig 5. Representacion 0 1 0 1 1
grafica compuerta NOT Primero vamos a diseñar la 0 1 1 0 1
tabla de verdad del ejercicio 0 1 1 1 1
II. REFERENCIAS
presentado. 1 0 0 0 0
1 0 0 1 0
A A2 A A Z0 Z1 1 0 1 0 0
1 3 4 1 0 1 1 0 [1]HTTP://WWW.PROFESORMO
0 0 0 0 1 0 1 LINA.COM.AR/ELECTRONICA/
1 0 0 0
COMPONENTES/INT/COMP_LO.
0 0 0 1 1 0 1 1 0 1 0
HTM
0 0 1 0 0 1 1 1 1 0 0
0 0 1 1 0 1 1 1 1 1 0 [2]
0 1 0 0 0 1 Tabla 3. Tabla de verdad Z1 https://www.logicbus.com.m
0 1 0 1 0 1 Sacando ecuación por suma x/compuertas-logicas.php
0 1 1 0 0 1 de productos
0 1 1 1 0 1
1 0 0 0 0 0
1 0 0 1 0 0
1 0 1 0 0 0