Documente Academic
Documente Profesional
Documente Cultură
Curso 2011-2012
Carga eléctrica programable, trabajo fin de estudios
de Kais Toumi Borges, dirigido por Pedro María Lara Santillán y Montserrat Mendoza
Villena (publicado por la Universidad de La Rioja), se difunde bajo una Licencia
Creative Commons Reconocimiento-NoComercial-SinObraDerivada 3.0 Unported.
Permisos que vayan más allá de lo cubierto por esta licencia pueden solicitarse a los
titulares del copyright.
© El autor
© Universidad de La Rioja, Servicio de Publicaciones, 2012
publicaciones.unirioja.es
E-mail: publicaciones@unirioja.es
ESCUELA TÉCNICA SUPERIOR DE INGENIEROS INDUSTRIALES
Universidad de La Rioja
CARGA
ELÉCTRICA
PROGRAMABLE
1 ÍNDICE GENERAL
FECHA: 13/06/2012
1.1 Contenido
1 ÍNDICE GENERAL 1
2 MEMORIA 61
3 ANEXOS 140
3.7 DESCRIPCIÓN DEL PATILLAJE DEL DSP, CONECTORES Y JUMPERS ................................ 512
3.7.1 BLOQUE DE CONTROL .................................................................................................... 512
3.7.1.1 Uso del patillaje del DSP ............................................................................... 512
3.7.1.2 Conectores de la placa del DSP .................................................................... 518
.1 Conector J1 ...................................................................................................................... 518
.2 Conector J2 ...................................................................................................................... 518
.3 Conector J3 ...................................................................................................................... 519
.4 Conector J4 ...................................................................................................................... 519
3.7.1.3 Conectores de la placa madre ....................................................................... 520
.1 Conector J1 ...................................................................................................................... 520
.2 Conector J2 ...................................................................................................................... 521
.3 Conector J3 ...................................................................................................................... 522
.4 Conector J4 ...................................................................................................................... 523
.5 Conectores J5, J6 y J7 ..................................................................................................... 524
.6 Conector J8 ...................................................................................................................... 525
.7 Conector J9 ...................................................................................................................... 526
.8 Conector J10 .................................................................................................................... 526
.9 Conector J11 .................................................................................................................... 527
.10 Conector J15 .................................................................................................................. 528
.11 Conector J16 .................................................................................................................. 528
.12 Conector J17 .................................................................................................................. 528
.13 Conector J18 .................................................................................................................. 529
.14 Jumper JP1 .................................................................................................................... 529
.15 Jumper JP2 .................................................................................................................... 529
4 PLANOS 777
7 PRESUPUESTO 969
1.2 Figuras
Figura 1 Referencias de tensión empleadas en el prototipo en el lado de control (a) y en el lado de
potencia (b). .......................................................................................................................78
Figura 2 Equipo de carga eléctrica programable de la serie 63800 de Chroma. ................................79
Figura 3 Esquema general del prototipo. ...........................................................................................81
Figura 4 Ejemplo general de conexión de tres prototipos para ensayar dispositivos activos
monofásicos de mayor potencia.........................................................................................82
Figura 5 Ejemplo general de conexión en triángulo de tres prototipos para ensayar dispositivos
activos trifásicos. ...............................................................................................................82
Figura 6 Esquema principal del bloque de potencia. .........................................................................84
Figura 7 Flujo de energía en función del factor de potencia de la corriente de consigna. .................85
Figura 8 Diagrama de bloques de la placa DC/AC. ...........................................................................85
Figura 9 Elementos principales de la etapa de potencia (la nomenclatura no tiene por qué coincidir
con la real). ........................................................................................................................86
Figura 10 Referencias de tensión del bloque de potencia. .................................................................87
Figura 11 Circulación de la corriente de fase para conseguir la onda de consigna deseada. .............89
Figura 12 Fases de creación de una onda de corriente senoidal. ........................................................90
Figura 13 Descarga de los condensadores a través de los MOSFETs. ..............................................91
Figura 14 Fases para la creación de una onda de corriente cuadrada. ...............................................93
Figura 15 Creación del desfase de la onda de corriente deseada. ......................................................93
Figura 16 Diagrama de bloques de la placa AC/DC. .........................................................................95
Figura 17 Diagrama de bloques de la placa de control de troceador. ................................................96
Figura 18 Diagrama de bloques de la placa de aislamiento. ..............................................................97
Figura 19 Diagrama de bloques de la placa de control de FETs. .......................................................98
Figura 20 Diagrama de bloques de la placa de alimenatciones de potencia. ...................................100
Figura 21 Fotografía del microcontrolador TMS320F240PQA de Texas Instruments. ..................102
Figura 22 Zócalo, DSP y cubierta empleados. .................................................................................103
Figura 23 Vista superior de la placa del DSP...................................................................................103
Figura 24 Vista inferior de la placa del DSP. ...................................................................................104
Figura 25 Vista superior de la placa madre. .....................................................................................105
Figura 26 Vista inferior de la placa madre. ......................................................................................105
Figura 27 Referencias de tensión empleadas en el lado de control. .................................................106
Figura 28 Diagrama de bloques de la alimentación de la placa madre. ...........................................106
Figura 58 Ejemplo de una ventana de la interfaz de usuario, creada para un PC, para interactuar con
un prototipo. .....................................................................................................................130
Figura 59 Ejemplo nº 1 del entorno del editor de texto TextPad v 4.7.2. Desarrollo de una función.
.........................................................................................................................................132
Figura 60 Ejemplo nº 2 del entorno del editor de texto TextPad v 4.7.2.: Definición de una librería.
.........................................................................................................................................132
Figura 61 Ondas de consigna y de histéresis programadas en lenguaje ensamblador. ....................135
Figura 62 Emulador XSD510, dispositivo JTAG y controladores. ..................................................136
Figura 63 Code Composer Studio Software. ....................................................................................136
Figura 64 Esquema de conexión del emulador XDS510 con la placa madre. .................................136
Figura 65 Entorno del programa Code Composer Studio. ...............................................................137
Figura 66 Logotipo de LabView. .....................................................................................................137
Figura 67 Ejemplo nº1 del diagrama de bloques de la programación en LabView. ........................138
Figura 68 Ejemplo nº2 del diagrama de bloques de la programación en LabView. ........................138
Figura 69 Evolución de la corrriente de fase dentro de la banda de histéresis. ...............................192
Figura 70 Ejemplos simplificados de la evolución de la corriente de fase para diferentes ondas de
consigna. ..........................................................................................................................193
Figura 71 Corriente de fase, banda de histéresis y triangulación. ....................................................194
Figura 72 Casos particulares de la evolución de la corriente de fase. ..............................................196
Figura 73 Preferencias en el uso de los IGBT y de los MOSFET. ..................................................197
Figura 74 Capacidades e inductancia parásitas en un IGBT. ...........................................................198
Figura 75 IGBT con una rama de proteción R-C y una inductancia en serie añadida por diseño. ..199
Figura 76 Circuito de potencia básico conformador de la corriente de fase. ...................................201
Figura 77 Rama de la inductancia de fase: circuito equivalente. .....................................................201
Figura 78 Onda cuadrada módulo I y periodo T. ............................................................................203
Figura 79 Gráfico 3D: Relación entre el valor de la inductancia de fase, la histérrsis y el módulo de
la consigna (I). .................................................................................................................208
Figura 80 Valor de la inductancia en función del valor porcentual de la histéresis para diferentes
módulos de la consigna (en A). .......................................................................................208
Figura 81 Valor de la inductancia en función del módulo de la consigna para diferentes valores de
histéresis (en %) . .............................................................................................................209
Figura 82 Gráfico 3D: Relación entre el valor de la inductancia de fase, la histéresis y el módulo de
la consigna (II). ................................................................................................................211
Figura 107 Corrientes, en función de la temperatura. en la salida del controlador de puerta HCPL-
3120. ................................................................................................................................235
Figura 108 Tensión de salida en función de la corriente de salida y la tª del controlador de puerta
HCPL-3120. .....................................................................................................................236
Figura 109 Característica de carga en la puerta: Del IGBT IRG4PH40UD2-E (a) y del MOSFET
IRC840 (b). ......................................................................................................................236
Figura 110 Fusible a la entrada del circuito DC-AC. .......................................................................237
Figura 111 Esquema de control y de potencia del relé de conexión a red. ......................................238
Figura 112 Relé de conexión a red. ..................................................................................................238
Figura 113 Características eléctricas de la bobina del relé de conexión a red. ................................239
Figura 114 Característica de salida del transistor BC477. ...............................................................239
Figura 115 Curva de potencia del transistor BC477. .......................................................................240
Figura 116 Esquema equivalente del circuito de control del relé de conexión a red con los dos
transistores en saturacíon. ................................................................................................241
Figura 117 Gráficas del transistor BC548C cuando está en saturación. ..........................................242
Figura 118 Relé de conexión a red: Vida útil eléctrica de los contactos en función de la carga AC.
.........................................................................................................................................243
Figura 119 Algunas condiciones de partida para el cálculo del radiador. ........................................244
Figura 120 Caídas de tensión colector—emisor del IGBT (izquierda) y directa del diodo volante
(derecha). .........................................................................................................................245
Figura 121 Circuito térmico equivalente de los transistores de potencia y el radiador: Datos de
partida. .............................................................................................................................247
Figura 122 Características térmicas del IGBT y de su diodo volante. .............................................247
Figura 123 Caracerísticas térmicas del MOSFET. ...........................................................................247
Figura 124 Impedancia térmica transitoria del IGBT. .....................................................................247
Figura 125 Corrientes de fase, en el IGBT inferior, en el diodo volante superior y en el MOSFET
del bus positivo consideradas para el cálculo del radiador (el eje de ordenadas no está a
escala). .............................................................................................................................248
Figura 126 Características de conmutación del módulo IGBT IRG4PH40UD-2. ...........................250
Figura 127 Pérdidas de conmutación en el IGBT en función de la tª de la unión y de la corriente de
colector. ...........................................................................................................................251
Figura 128 Foma general del radiador seleccionado para los transistores de potencia....................254
Figura 129 Circuito térmico equivalente de los transistores de potencia y el radiador: final. .........254
Figura 130 Encapsulado y representación de un amplificador ISO122. ..........................................256
Figura 131 Magnitud, en decibelios, de la f.d.t. del ISO122 en función de la frecuencia. ..............256
Figura 132 Circuito de la etapa de aislamiento de la corriente de fase. ...........................................257
Figura 133 Resistencia shunt para medir la corriente de fase. .........................................................258
Figura 134 Tensión de salida de la etapa de aislamiento en función de la corriente de fase. ..........259
Figura 135 Etapa de aislamiento de la señal de la tensión de fase. ..................................................260
Figura 136 Tensión de salida de la etapa de aislamiento en función de la tensión de fase. .............263
Figura 137 Circuitos de aislamiento de la tensión positiva (a) y negativa (b) del bus de continua. 265
Figura 138 Tensión de salida de la etapa de aislamiento en función de la tensión del bus DC
(positivo o negativo). .......................................................................................................268
Figura 139 Acondicionamiento de la corriente de fase: Circulación de corriente desde el ISO122
hasta el circuito de seguimiento en la placa analógica. ...................................................269
Figura 140 Diagrama funcional del HCPL-3120 y algunas condiciones recomendadas de operación.
.........................................................................................................................................271
Figura 141 Circuito controlador del IGBT superior.........................................................................271
Figura 142 Característica directa del diodo de entrada del HCPL-3120..........................................272
Figura 143 Esquema general de un troceador elevador y modos de control PFC. ..........................277
Figura 144 Encapsulado del UCC28019. .........................................................................................278
Figura 145 Esquema de referencia empleado para el diseño del circuito troceador y controlador
necesario. .........................................................................................................................278
Figura 146 Circuito simplificado equivalente de un transformador. ...............................................281
Figura 147 Corriente de magnetización de un trasnformador con un núncleo pobre en silicio, en
tanto por ciento respecto a la corriente nominal del primario. ........................................282
Figura 148 Producto k·SN de un transformador con núcleo de hierro bajo en silicio (línea naranja).
.........................................................................................................................................284
Figura 149 Curva Potencia - Corriente del MOSFET IPI50R140CP. .............................................285
Figura 150 Capacidad de entrada y de salida del MOSFET IPI50R140CP. ....................................286
Figura 151 Circuito del control del Stand-By del troceador. a) Recomendación del fabricante. b)
Solución adoptada. ...........................................................................................................289
Figura 152 Encapsulado y circuito típico del dispositivo TL7757C empleado. ..............................290
Figura 153 Histéresis de entrada en el TL7757C en función de las tolerancias, de su anchura y de su
valor central. ....................................................................................................................291
Figura 154 Conector a la placa madre que transmite las señales de tensiones bajas en las fuentes.292
Figura 155 Supervisor de tensión de la fuente ±12Vpot1. ...............................................................292
Figura 156 Característica VCE – IC del transistor de salida del supervisor TL7757. ........................295
Figura 157 Circuitos típicos de los reguladores de tensión L78xx y L79xx y encapsulado TO. .....297
Figura 158 Algunas características de los reguladores de tensión L7812(a) y L7912 (b). ..............298
Figura 159 Configuración de la fuente de tensión ±12Vpot1. .........................................................300
Figura 160 Transformador de baja potencia de las fuentes de alimentación de ±12V. ...................302
Figura 161 Tensiones máximas permitidas en el DSP. ....................................................................318
Figura 162 Valores recomendados de tensión y corriente aportados del DSP.................................318
Figura 163 Resistencia de entrada equivalente de una entrada analógida del DSP. ........................318
Figura 164 Entrada de alimentación de la placa madre. ..................................................................320
Figura 165 LEDs de existencia de alimentación. .............................................................................322
Figura 166 Encapsulado y circuito típico del dispositivo TL7757C empleado. ..............................323
Figura 167 Histéresis de entrada en el TL7757C en función de las tolerancias, de su anchura y de su
valor central. ....................................................................................................................325
Figura 168 Circuito activador de la interrupción /PORSET. ..............................................................325
Figura 169 Característica de Tensión - Corriente de la salida del supervisor TL7757C. ................327
Figura 170 Circuito de activación de la interrupción NMI. ...............................................................328
Figura 171 Etapas de salida conectadas a la patilla de interrupción NMI. ........................................329
Figura 172 Encapsulado del transistor bipolar BC558.....................................................................332
Figura 173 Algunas características del transistor BC558 de Fairchild. ...........................................333
Figura 174 Transistor bipolar BC558: tensiones de saturación en función de la corriente de colector.
.........................................................................................................................................334
Figura 175 Frecuencias de cristal a emplear y circuito de conexión recomendado. ........................336
Figura 176 Circuito de reloj diseñado para el DSP. .........................................................................337
Figura 177 Características más relevantes y encapsulado del cristal seleccionado. ........................339
Figura 178 Circuito del pulsador de marcha (a) y el de paro (b). ....................................................340
Figura 179 Duración mínima del pulso de interrupción externa, con tc(SYS)=100 ns. ......................340
Figura 180 Circuito pulsador de reset. .............................................................................................342
Figura 181 Tiempos de activación de la patilla de /RESET, con tc(SYS) = 100 ns. ..............................343
Figura 182 Aplicación del zéner en la placa analógica. ...................................................................344
Figura 183 Algunas características del diodo zéner 1N5231B de Vishay. ......................................345
Figura 184 Encapsulado y características inversa, directa y capacitiva del zéner 1N5231B. ..........345
Figura 185 Circuito detector de la temperatura del radiador. ..........................................................347
Figura 186 Opciones de configuración del circuito sensor de temperatura del radiador con una
fuente de alimentación genérica. .....................................................................................348
Figura 187 Encapsulados de los termistores NTC y PTC. ...............................................................350
Figura 188 Gráficas de tensiones normalizadas de salida versus temperatura ambiente para los
diferentes circuitos y termistores estudiados. ..................................................................357
Figura 189 Gráficas de potencia disipada versus temperatura ambiente para los diferentes circuitos
y termistores estudiados. ..................................................................................................359
Figura 190 Gráfica de la tensión normalizada de salida del cto. acondicionador de la tª del radiador
(Vcc = +12 V). .................................................................................................................360
Figura 191 Circuito medidor de la tª ambiental. ..............................................................................360
Figura 192 Circuito medidor la tª ambiente: Resistencia del termistor NTC y tensiones normalizadas
de salida para cada caso estudiado...................................................................................362
Figura 193 Circuito medidor la tª ambiente: Resistencia del termistor NTC y potencia disipada para
cada caso estudiado..........................................................................................................363
Figura 194 Gráfica de la tensión normalizada de salida del circuito acondicionador de la tª del
ambiente (Vcc = +5 V). ...................................................................................................364
Figura 195 Esquema del amplificador cuádruple TL074ACN de Texas Instruments y su distribución
dentro del encapsulado. ...................................................................................................366
Figura 196 Algunos valores máximos del dispositivo TLC074ACN. .............................................367
Figura 197 Etapa de salida de un amplificador TL074. ...................................................................368
Figura 198 Representación y encapsulado del regulador ajustable TL431B (a) y aplicación típica
(b). ....................................................................................................................................370
Figura 199 Características principales del regulador ajustable TL431B. ........................................371
Figura 200 Circuito regulador de +5 V. ...........................................................................................371
Figura 201 Gráfica de valores posibles de la capacidad C7 para evitar inestabilidad en el regulador
TL431B. ...........................................................................................................................375
Figura 202 Circuito regulador de +2‘5 V. ........................................................................................376
Figura 203 Etapa de seguimiento de la corriente de fase. ................................................................378
Figura 204 Circuito de seguimiento de la temperatura del radiador. ...............................................379
Figura 205 Esquema del filtro empleado en cascada con el ISO122 tomado de la hoja de aplicación
[69]...................................................................................................................................380
Figura 206 Esquema general del filtro empleado.............................................................................381
Figura 207 Diagrama de Bode del filtro estudiado, con la magnitud en escala decibélica (a) y en
escala lineal (b). ...............................................................................................................383
Figura 208 Diagrama de Bode resultante al concatenar un ISO122 y el filtro estudiado, con la
magnitud en escala decibélica (a) y en escala lineal (b). .................................................384
Figura 209 Etapa de filtrado de la corriente de fase. ........................................................................385
Figura 210 Circuito de la etapa sumadora de la corriente de fase. ...................................................386
Figura 211 Tensión de salida del sumador diseñado en función de su tensión de entrada. .............390
Figura 212 Circuito de la etapa rectificadora de la corriente de fase. ..............................................392
Figura 213 Tensión de salida del rectificador diseñado en función de su tensión de entrada. ........396
Figura 214 Esquema y encapsulado de los comparadores LM393P y LM339N. ............................397
Figura 215 Circuito básico comparador con salida compatible con la lógica TTL: Esquema (a) y
detalle de la etapa de salida (b). .......................................................................................398
Figura 216 Etapa comparadora de la corriente de fase. ...................................................................400
Figura 217 Etapa comparadora de la tensión de fase. ......................................................................401
Figura 218 Etapa comparadora de la tensión positiva del bus de continua. .....................................402
Figura 219 Circuito comparador de la temperatura del radiador. ....................................................402
Figura 220 Circuito detector del cruce por cero de la tensión de fase. ............................................403
Figura 221 Esquema de la etapa de enclavamiento y señalización de anomalía. ............................405
Figura 222 Tensión en la entrada del conversor A/D del DSP en función de la corriente de fase. .408
Figura 223 Tensión de detección del valor máximo en función de la corriente de fase. .................409
Figura 224 Tensión en la entrada del conversor A/D del DSP en función de la tensión de fase. ....411
Figura 225 Tensión de detección del valor máximo en función de la tensión de fase. ....................411
Figura 226 Tensión en la entrada del conversor A/D del DSP en función de la tensión del bus de
continua............................................................................................................................413
Figura 227 Circuito seleccionador de la dirección del prototipo. ....................................................413
Figura 228 Circuito selector de la jerarquía del prototipo. ..............................................................414
Figura 229 Circuito de la línea de estado común de los prototipos. ................................................415
Figura 230 Circuito equivalente de la interconexión entre varios equipos. .....................................416
Figura 231 Encapsulado del transistor bipolar BC548.....................................................................416
Figura 232 Algunas características del transistor BC548. ...............................................................417
Figura 233 Tensiones de saturación Vs. corriente de colector15 del bipolar BC548C. ..................418
Figura 234 Característica estática del transistor BC548C. ...............................................................419
Figura 235 Circuito de comunicaciones con el PC (RS-232 y RS-485). .........................................420
Figura 236 Circuito y encapsulado del circuito ST485BN. .............................................................423
Figura 237 Conexión entre varios equipos mediante el bus RS-485. ..............................................424
Figura 238 Encapsulado y diagrama lógico del MAX232N. ...........................................................425
Figura 239 Tipos de cables empleados para la comunicación entre el equipo y el PC: a) Alargadera;
b) Con los conductores cruzados. ....................................................................................426
Figura 240 Circuito de la interface SPI. Los circuitos de las señales SPICLK y SPISTE son idénticos al
de SPISIMO. .......................................................................................................................427
Figura 241 Circuito de control lógico de las señales que comandan a los IGBTs. El (*) indica
―componente opcional‖. ..................................................................................................430
Figura 242 Conectores de ―
paso‖ de las señales de control de los MOSFET de potencia. .............431
Figura 243 Circuito lógico de la señal ―St
and-By‖ de los troceadores. ...........................................432
Figura 244 Circuito de control y verificacion del relé de conexión a red. .......................................432
Figura 245 Conexión eléctrica entre la placa de control y la de potencia para el control y
verificación del relé de conexión a red. ...........................................................................433
Figura 246 Corriente máxima en una pista de 35 micras de profundidad. .......................................434
Figura 247 Corriente máxima en una pista de 70 micras de profundidad. .......................................435
Figura 248 Separación entre pistas de un circuito integrado en función de la tensión existente entre
ellas. .................................................................................................................................435
Figura 249 Patillaje del microcontrolador TMS320F240. ...............................................................437
Figura 250 Mapa de memoria general del TMS320F240. ...............................................................447
Figura 251 Mapa de la memoria de programa. ................................................................................448
Figura 252 Páginas de memoria de datos (para acceso directo). .....................................................450
Figura 253 Mapa de la memoria de datos. .......................................................................................451
Figura 254 Configuración del regitro GREG. ....................................................................................452
Figura 255 Registro de control WSGR...............................................................................................452
Figura 256 Configuración del registro de estado ST0.......................................................................454
Figura 257 Configuración del registro de estado ST1.......................................................................454
Figura 258 Configuración del registro de control OCRA. ................................................................456
Figura 259 Configuración del registro de control OCRB. ................................................................457
Figura 260 Configuración del registro de control PADATDIR. .........................................................458
Figura 261 Configuración del registro de control PBDATDIR ..........................................................458
Figura 262 Configuración del registro de control PCDATDIR. .........................................................459
Figura 263 Señales de reset. .............................................................................................................460
Figura 264 Registro de control IFR. ..................................................................................................461
Figura 413 Etapa de transmsión (se representan los bits transmitdos por orden temporal
comenzando por la derecha). ...........................................................................................748
Figura 414 Registro IER. ...................................................................................................................749
Figura 415 Registro IIR. ....................................................................................................................750
Figura 416 Registro MCR. .................................................................................................................750
Figura 417 a) Salida de interrupción del módem ; b) Realimentación de la UART ; c) Autobucles de
autodiagnóstico. ...............................................................................................................751
Figura 418 Registro LCR. ..................................................................................................................751
Figura 419 Registro LSR. ..................................................................................................................752
Figura 420 Registro MSR. .................................................................................................................753
Figura 421 Resumen de la evolución de las UART. ........................................................................754
Figura 422 Mejoría en la etapa de transmisión y recepción en la UART 16550. ............................754
Figura 423 Registro FCR. ..................................................................................................................755
Figura 424 Registro SCR. ..................................................................................................................755
Figura 425 Evolución del llenado y vaciado de la memoria de un dispositivo DCE (protocolo XON-
XOFF). .............................................................................................................................757
Figura 426 Par trenzado empleado en la comunicación RS-485. ....................................................757
Figura 427 Circuito 75176 para la adaptación y generación de señales de TTL a RS-485 y
viceversa. .........................................................................................................................758
Figura 428 Comparación, entre la norma RS-232 y RS-485, de las líneas de comunicación (esta
última emplea señales equilibradas) ................................................................................758
Figura 429 Ejemplo de transmisión de una secuencia de unos y ceros lógicos. ..............................759
Figura 430 Impedancias para evitar reflexiones de la señal. ............................................................759
Figura 431 Adaptación de RS-232 a RS-485 y viceversa. ...............................................................760
Figura 432 Mesa del laboratorio L020 en donde se realizaron las pruebas de programación y de
funcionamiento del prototipo. ..........................................................................................761
Figura 433 Paso 1: Disposición de la placa madre...........................................................................762
Figura 434 Paso 2: Acoplamiento de la placa del DSP a la placa madre. ........................................762
Figura 435 Paso 3: Acoplamiento de la placa de comunicaciones a la placa madre. ......................763
Figura 436 Vista del paso 3. .............................................................................................................763
Figura 437 Vista del paso 3. .............................................................................................................764
Figura 438 Paso 4: Acoplamiento de la placa de acondicionamiento analógico a la placa madre. .764
Figura 439 Vista del paso 4. .............................................................................................................765
1.3 Tablas
Tabla 1 Abreviaturas empleadas en el documento. ............................................................................77
Tabla 2 Placas constituyentes del bloque de potencia y sus planos asignados. .................................84
Tabla 3 Valores eléctricos característicos de la placa DC/AC. ..........................................................87
Tabla 4 Estado discreto de los semiconductores y evolución de la tensión en los condensadores. ...92
Tabla 5 Datos eléctricos relevantes de la placa AC/DC.....................................................................94
Tabla 6 Datos eléctricos relevantes de la placa de control de troceador. ...........................................96
Tabla 7 Datos eléctricos relevantes de la placa de control de los FETs. ............................................98
Tabla 8 Datos eléctricos relevantes de la placa de alimentaciones de potencia (valores por fuente).
...........................................................................................................................................99
Tabla 9 Placas constituyentes del bloque de control y sus planos asignados. .................................102
Tabla 10 Inductancia de fase: Tensiones y derivada de la corriente según el estado de los IGBT y de
sus diodos volantes. .........................................................................................................201
Tabla 11 Valores de la inductancia de fase en función del módulo de la corriente de consigna y
diferentes valores porcentuales de la banda de histéresis respecto a ésta.A la dcha. valores
de la derivada de la corriente de consigna. ......................................................................207
Tabla 12 Valores porcentuales de la anchura de la ventana de histéresis en función del módulo de la
corriente de consigna y diferentes valores de la inductancia de fase. Valores de la
derivada de la corriente de consigna. ...............................................................................210
Tabla 13 Valor eficaz máximo previsible de la corriente de fase en función del módulo de la
consigna y de la inductancia. ...........................................................................................213
Tabla 14 Potencia aparente máxima absorbida en función de la amplitud de la consigna y de la
inductancia de fase ...........................................................................................................215
Tabla 15 Valores de la tensión en los bornes de la inductancia en función del módulo de la corriente
de consigna. .....................................................................................................................217
Tabla 16 Diversos valores eléctricos para la inductancia de 100 mH escogida. ..............................220
Tabla 17 Componentes de protección en la salida de los IGBT y MOSFET. ..................................224
Tabla 18 Componentes de protección en la entrada de los IGBT y MOSFET. ...............................227
Tabla 19 Componentes de protección en serie con los IGBT y MOSFET. .....................................230
Tabla 20 Componentes de la etapa de aislamiento de la corriente de fase. .....................................257
Tabla 21 Tensión de salida de la etapa de aislamiento en función de la corriente instantánea de fase.
.........................................................................................................................................259
Tabla 22 Componentes de la etapa de aislamiento de la tensión de fase. ........................................260
Tabla 48 Tensión de salida normalizada del circuito acondicionador en función de la tª del radiador
(Vcc = +12 V). .................................................................................................................360
Tabla 49 Algunas características del termistor B57863S0302 de Epcos y valores de resistencia y
tensión estudiados. ...........................................................................................................361
Tabla 50 Resistencia, tensión de salida y potencia disipada por el termistor NTC empleado para la
medición de la tª ambiente para los casos del circuito de la Figura 191. ........................362
Tabla 51 Valores de la tensión normalizada de salida del circuito acondicionador de la tª del
ambiente (Vcc = +5 V). ...................................................................................................364
Tabla 52 Componentes del circuito regulador de +5 V. ..................................................................372
Tabla 53 Componentes del circuito regulador de +2‘5 V. ...............................................................376
Tabla 54 Correspondencia entre los elementos de las etapas de seguimiento de la corriente de fase,
de la tensión de fase y de las tensiones del bus de continua. ...........................................377
Tabla 55 Componentes de la etapa de seguimiento de la corriente de fase. ....................................378
Tabla 56 Componentes de la etapa de seguimiento de la temperatura del radiador. .......................380
Tabla 57 Componentes de la etapa de filtrado de la corriente de fase. ............................................385
Tabla 58 Correspondencia entre los elementos de las etapas de filtrado de la corriente y tensión de
fase y de las tensiones del bus de continua. .....................................................................385
Tabla 59 Componentes de la etapa de filtrado de la corriente de fase. ............................................386
TABLA 60 Correspondencia entre los componentes de la etapa sumadora de la corriente y tensión de
fase. ..................................................................................................................................386
Tabla 61 Tensión de salida del sumador diseñado en función de la suya de entrada. .....................390
Tabla 62 Componentes del circuito rectificador de la señal de la corriente de fase. .......................392
Tabla 63 Correspondencia entre los componentes de las etapas rectificadoras de la corriente y de la
tensión de fase..................................................................................................................392
Tabla 64 Tensión de salida del rectificador diseñado en función de su tensión de entrada. ............395
Tabla 65 Componentes del circuito comparador de la corriente de fase. ........................................400
Tabla 66 Componentes del circuito comparador de la señal de la tensión de fase. .........................401
Tabla 67 Componentes del circuito comparador de la tensión positiva del bus de continua. ..........402
Tabla 68 Correspondencia entre los componentes de las etapas comparadoras de las tensiones del
bus de continua. ...............................................................................................................402
Tabla 69 Componentes de la etapa comparadora de la temperatura del radiador. ...........................403
Tabla 70 Componentes del circuito detector del cruce por cero de la tensión de fase. ....................403
Tabla 71 Componentes de la etapa de enclavamiento......................................................................405
Tabla 72 Estados lógicos de un biestable J-K y de la señal /PDPINT. ...............................................406
Tabla 73 Tensiones de salida de cada etapa en función del valor instantáneo de la corriente de fase.
.........................................................................................................................................408
Tabla 74 Tensión de salida de cada etapa en función del valor instantáneo de la tensión de fase. .410
Tabla 75 Tensión de salida de cada etapa en función del valor instantáneo de la tensión del bus de
continua............................................................................................................................412
Tabla 76 Componentes del circuito de dirección del prototipo. ......................................................414
Tabla 77 Posición de los jumpers JP3 y JP4 para la selección de la dirección del prototipo. .........414
Tabla 78 Componentes del circuito de la selección de la jerarquía. ................................................414
Tabla 79 Posición del jumper JP1 para establecer la jerarquía del equipo. .....................................414
Tabla 80 Componentes del circuito de la línea de estado común. ...................................................415
Tabla 81 Estado de la línea común de interconexión en función del estado de los transistores NPN.
.........................................................................................................................................416
Tabla 82 Componentes del circuito de comunicaciones con el PC..................................................421
Tabla 83 Posiciones y funciones del jumper JP2. ............................................................................421
Tabla 84 Funciones de los jumpers JP5 y JP6. ................................................................................422
Tabla 85 Funciones establecidas para las patillas de comunicaciones del MAX232N. ..................425
Tabla 86 Función de las señales que intervienen en la comunicación SPI en función de la jerarquía
del equipo.........................................................................................................................426
Tabla 87 Componentes de dos de los circuitos de comunicaciones entre equipos. .........................427
Tabla 88 Correspondencia entre los componentes de las etapas SPISIMO, SPICLK y SPISTE. ............428
Tabla 89 Funciones de los jumpers JP7 a JP10................................................................................428
Tabla 90 Componentes del circuito lógico de control de los IGBTs. ..............................................430
Tabla 91 Componentes de ―
paso‖ de las señales de control de los MOSFET. ................................431
Tabla 92 Componentes del circuito lógico de la señal ―St
and-By‖ de los troceadores. ..................432
Tabla 93 Componentes del circuito de control y verificación del relé de conexión a red. ..............432
Tabla 94 Corrientes máximas admisibles en una pista de circuito impreso. ....................................434
Tabla 95 Patillas de alimentación del DSP. .....................................................................................438
Tabla 96 Patillas de interfaz del DSP (E = Entrada, S = Salida)......................................................439
Tabla 97 Patillas analógicas empleadas (E = Entrada). ...................................................................440
Tabla 98 Patillas programadas como de entrada o salida digitales (E = Entrada; S = Salida). ........442
Tabla 99 Patillas empleadas en las comunicaciones (E = Entrada; S = Salida; *El tipo de función
depende de la jerarquía del prototipo.) ............................................................................443
Tabla 100 Patillas empleadas para la realización de pruebas con el emulador (E = Entrada; S =
Salida). .............................................................................................................................444
Tabla 101 Patillas de interrupción (E = Entrada; S = Salida). .........................................................445
Tabla 102 Patillas de reloj (E = Entrada; S = Salida). .....................................................................445
Tabla 103 Patillas no empleadas en el proyecto (E = Entrada; S = Salida). ....................................446
Tabla 104 Orden de prioridad de las interrupciones empleadas en el proyecto. ..............................465
Tabla 105 Acciones del prototipo ante un comando según sean las direcciones de ambos
(comunicación con el PC). ...............................................................................................602
Tabla 106 Comandos programados para la comunicación con el PC. .............................................604
Tabla 107 Códigos de advertencia y error disponibles en las tramas de respuesta. .........................631
Tabla 108 Acciones del prototipo esclavo ante un comando según sean las direcciones de ambos
(comunicación entre prototipos). .....................................................................................633
Tabla 109 Comandos programados para la comunicación entre prototipos. ...................................635
Tabla 110 Desfase de corriente correspondiente al equipo esclavo en función de su dirección y la
del maestro. ......................................................................................................................636
Tabla 111 Comandos programados en la interface de usuario.........................................................696
Tabla 112 Valores de tensión empleados en el protocolo RS-232. ..................................................741
Tabla 113 Líneas de un conector DB 9 para RS-232. ......................................................................742
Tabla 114 Direcciones de ubicación de los puertos serie y de las variables de tiempo expirado en el
PC. ...................................................................................................................................746
Tabla 115 Registros accesibles de la UART INS 8250. ..................................................................746
Tabla 116 Velocidades de trabajo de la UART 8250.......................................................................749
2 MEMORIA
FECHA: 13/06/2012
2.1 Índices
2.1.1 Contenido
2.1 ÍNDICES ...................................................................................................................... 62
2.1.1 CONTENIDO..................................................................................................................... 62
2.1.2 FIGURAS ......................................................................................................................... 65
2.1.3 TABLAS ........................................................................................................................... 68
2.1.2 Figuras
Figura 1 Referencias de tensión empleadas en el prototipo en el lado de control (a) y en el lado de
potencia (b). .......................................................................................................................78
Figura 2 Equipo de carga eléctrica programable de la serie 63800 de Chroma. ................................79
Figura 3 Esquema general del prototipo. ...........................................................................................81
Figura 4 Ejemplo general de conexión de tres prototipos para ensayar dispositivos activos
monofásicos de mayor potencia.........................................................................................82
Figura 5 Ejemplo general de conexión en triángulo de tres prototipos para ensayar dispositivos
activos trifásicos. ...............................................................................................................82
Figura 6 Esquema principal del bloque de potencia. .........................................................................84
Figura 7 Flujo de energía en función del factor de potencia de la corriente de consigna. .................85
Figura 8 Diagrama de bloques de la placa DC/AC. ...........................................................................85
Figura 9 Elementos principales de la etapa de potencia (la nomenclatura no tiene por qué coincidir
con la real). ........................................................................................................................86
Figura 10 Referencias de tensión del bloque de potencia. .................................................................87
Figura 11 Circulación de la corriente de fase para conseguir la onda de consigna deseada. .............89
Figura 12 Fases de creación de una onda de corriente senoidal.........................................................90
Figura 13 Descarga de los condensadores a través de los MOSFETs. ..............................................91
Figura 14 Fases para la creación de una onda de corriente cuadrada. ...............................................93
Figura 15 Creación del desfase de la onda de corriente deseada. ......................................................93
Figura 16 Diagrama de bloques de la placa AC/DC. .........................................................................95
Figura 17 Diagrama de bloques de la placa de control de troceador. ................................................96
Figura 18 Diagrama de bloques de la placa de aislamiento. ..............................................................97
Figura 19 Diagrama de bloques de la placa de control de FETs. .......................................................98
Figura 20 Diagrama de bloques de la placa de alimenatciones de potencia. ...................................100
Figura 21 Fotografía del microcontrolador TMS320F240PQA de Texas Instruments. ..................102
Figura 22 Zócalo, DSP y cubierta empleados. .................................................................................103
Figura 23 Vista superior de la placa del DSP...................................................................................103
Figura 24 Vista inferior de la placa del DSP. ...................................................................................104
Figura 25 Vista superior de la placa madre. .....................................................................................105
Figura 26 Vista inferior de la placa madre. ......................................................................................105
Figura 27 Referencias de tensión empleadas en el lado de control. .................................................106
Figura 57 Diagrama de bloques del control del relé de la placa DC/AC. ........................................128
Figura 58 Ejemplo de una ventana de la interfaz de usuario, creada para un PC, para interactuar con
un prototipo. .....................................................................................................................130
Figura 59 Ejemplo nº 1 del entorno del editor de texto TextPad v 4.7.2. Desarrollo de una función.
.........................................................................................................................................132
Figura 60 Ejemplo nº 2 del entorno del editor de texto TextPad v 4.7.2.: Definición de una librería.
.........................................................................................................................................132
Figura 61 Ondas de consigna y de histéresis programadas en lenguaje ensamblador. ....................135
Figura 62 Emulador XSD510, dispositivo JTAG y controladores. ..................................................136
Figura 63 Code Composer Studio Software. ....................................................................................136
Figura 64 Esquema de conexión del emulador XDS510 con la placa madre. .................................136
Figura 65 Entorno del programa Code Composer Studio. ...............................................................137
Figura 66 Logotipo de LabView. .....................................................................................................137
Figura 67 Ejemplo nº1 del diagrama de bloques de la programación en LabView. ........................138
Figura 68 Ejemplo nº2 del diagrama de bloques de la programación en LabView. ........................138
2.1.3 Tablas
Tabla 1 Abreviaturas empleadas en el documento. ............................................................................77
Tabla 2 Placas constituyentes del bloque de potencia y sus planos asignados. .................................84
Tabla 3 Valores eléctricos característicos de la placa DC/AC. ..........................................................87
Tabla 4 Estado discreto de los semiconductores y evolución de la tensión en los condensadores. ...92
Tabla 5 Datos eléctricos relevantes de la placa AC/DC.....................................................................94
Tabla 6 Datos eléctricos relevantes de la placa de control de troceador. ...........................................96
Tabla 7 Datos eléctricos relevantes de la placa de control de los FETs. ............................................98
Tabla 8 Datos eléctricos relevantes de la placa de alimentaciones de potencia (valores por fuente).
...........................................................................................................................................99
Tabla 9 Placas constituyentes del bloque de control y sus planos asignados. .................................102
2.2 Objeto
El presente documento trata de exponer al lector en qué consiste y cómo se ha diseñado el
prototipo del Proyecto Final de Carrera para la Universidad de La Rioja, titulado ―
Carga Electica
Programable‖, del alumno D. Kais Toumi Borges y dirigido por D. Pedro María Lara Santillán,
profesor del Departamento de Ingeniería Eléctrica de la citada entidad.
2.3 Bibliografía
(Referencias por orden alfabético.)
[1] 1N4001 thru 1N4007. General Purpose Plastic Rectifier. Referencia: 88503. 26 de Marzo de
2008. VISHAY. www.vishay.com
[2] 1N4148. Small Signal Fast Switching Diodes. Referencia: 81857. 20 de Marzo de 2008.
VISHAY. www.vishay.com
[3] 1N5221B to 1N5267B Small Signal Zener Diodes. Referencia: 85588. 23 de marzo de 2007.
VISHAY. www.vishay.com
[4] 1N5400 thru 1N5408. General Purpose Plastic Rectifier. Referencia: 88516. 04 de noviembre
de 2009. VISHAY. www.vishay.com
[5] 2381 645 90294 NTC Thermistors, Lug Sensors. Referencia: 29094. 29 de mayo de 2008.
VISHAY. www.vishay.com
[6] 2381 671 912xx PTC Thermistors, Lug Sensors for Over-Temperature Protection. Referencia:
29018. 30 de Julio. VISHAY. www.vishay.com
[7] 4N25M, 4N26M, 4N27M, 4N28M, 4N35M, 4N36M, 4N37M, H11A1M, H11A2M, H11A3M,
H11A4M, H11A5M General Purpose 6-Pin Phototransistor Optocouplers. Referencia:
4NXXM, H11AXM Rev. 1.0.0. Marzo de 2007. FAIRCHILD SEMICONDUCTOR.
www.fairchildsemi.com
[8] 561R and 562R Series - Lower Voltage Ceramic Disc Capacitors. 1000 VDC Temperature and
Voltage Stabilized. Referencia: 23109. 22 de junio de 2009. VISHAY. www.vishay.com
[9] 890SP Series heat sink - ultra-fin high density cooling. Noviembre de 2001. HS MARSTON.
www.hsmarston.co.uk
[11] Axial Lead & Cartridge Fuses. 217 Series. Fast-Acting. 17 de diciembre de 2010. LITTLEFUSE.
www.littelfuse.com
[12] B57703 series. NTC thermistors for temperature measurement. Febrero de 2009. EPCOS.
www.epcos.com
[13] B57863 NTC thermistors for temperature measurement. Miniature sensors with bendable
wires. Marzo de 2006. EPCOS. www.epcos.com
[14] B59901 PTC thermistors. Limit temperature sensors, probe assemblies. Marzo de 2006.
EPCOS. www.epcos.com
[15] BC477 Low Power Bipolar Transistors. Referencia: 9206841. 21 de abril de 2006.
MULTICOMP. www.farnell.com
[16] BC477-478-479 Low Noise General Purpose Audio Amplifiers. Enero de 1989.
STMICROELECTRONICS. www.datasheets.com
[18] BC556/557/558/559/560. PNP Epitaxial Silicon Transistor. Revisión A2. Agosto de 2002.
FAIRCHILD SEMICONDUCTOR. www.fairchildsemi.com
[20] D Series Ceramic Disc Capacitors 100Vdc. Referencia: 28511. 07 de Enero de 2010. VISHAY.
www.vishay.com
[21] D Series Ceramic Disc Capacitors 500Vdc. Referencia: 28513. 07 de Enero de 2010. VISHAY.
www.vishay.com
[24] Euro 3VA PCB 230V Primary Short Circuit Proof Transformer Specification. Referencia: 504-
410. RS-AMIDATA. www.rsonline.es
[26] HC-49/U, HC-51/U and UM-1 series. Microprocessor crystal units. 21 de enero de 2007.
RAMI. www.ramitechnology.com
[27] HCPL-3120 2.5 Amp Output Current IGBT Gate Drive Optocoupler. Referencia: AV02-
0161EN[1]. AVAGO TECHNOLOGIES. www.avagotech.com
[28] HD74LS73A Dual J-K Flip-Flops (with Clear). Julio de 2005. RENESAS. www.renesas.com
[29] High Power Wire Wound Resistor. Type TE Series. Referencia: 9-1773453-2. Diciembre de
2008. TYCO ELECTRONICS. www.te.com
[32] IRG4PH40UD2-E Insulated gate bipolar transistor with ultrafast soft recovery diode.
INTERNATIONAL RECTIFIER. www.irf.com
[33] ISO122 Precision Lowest Cost Isolation Amplifier. Referencia: sbos160. Julio de 2006. TEXAS
INSTRUMENTS. www.ti.com
[36] LM139, A - LM239, A - LM339, A - Low Power Quad Voltage Comparators. Marzo de 2003.
STMICROELECTRONICS. www.st.com
[37] LM193, LM293, LM293A, LM393, LM393A, LM2903, LM2903V Dual Differential
Comparators. Referencia: slcs005s. Octubre de 2004. TEXAS INSTRUMENTS. www.ti.com
[38] M74HCT08 Quad 2-Input AND Gate. Julio de 2001. STMICROELECTRONICS. www.st.com
[39] MAX232, MAX232I. Dual EIA-232 drivers / receivers. Referencia: slls047l. TEXAS
INSTRUMENTS. www.ti.com
[40] Micro-pitch socket .025 C/L, PQFP gullwing, housing sub-assembly. 13 de enero de 1998. TE
CONNECTIVITY. www.te.com
[41] Model 63800 series Programmable AC and DC Electronic load 1.8kW, 3.6kW, 4.5kW.
CHROMA. www.chromaate.com
[44] NTC thermistors for inrush current limiting. Leaded and coated disks. B57364 series. Marzo
de 2006. EPCOS. www.epcos.com
[47] RH, NH - Wirewound Resistors, Military, MIL-PRF-18546 Qualified, Type RE, Aluminum
Housed, Chassis Mount. Referencia: 30201. 06-Nov-2009. VISHAY. www.vishay.com
[48] SIOV, Leaded varistors, Standard D series, S05, S07, S10, S14 and S20. Diciembre de 2007.
EPCOS. www.epcos.com
[51] TL071, TL071A, TL071B, TL072, TL072A, TL072B, TL074, TL074A, TL074B Low-Noise,
JFET Input Operational Amplifiers. Referencia: slos080j. Marzo de 2005. TEXAS
INSTRUMENTS. www.ti.com
[52] TL431, TL431A, TL431B, TL432, TL432A, TL432B. Adjustable Precision Shunt Regulators.
Referencia: slvs543j. Diciembre de 2005. TEXAS INSTRUMENTS. www.ti.com
[53] TL7757 Supply-Voltage Supervisor and Precision Voltage Detector. Referencia: slvs041i.
Agosto de 2003. TEXAS INSTRUMENTS. www.ti.com
[54] TLC274, TLC274A, TLC274B, TLC274Y, TLC279 LinCMOS Precision Quad Operational
Amplifiers. Referencia: slos092d. TEXAS INSTRUMENTS. www.ti.com
[56] UCC28019 8-Pin Continuous Conduction Mode (CCM) PFC Controller. Referencia:
SLUS755B. TEXAS INSTRUMENTS. www.ti.com
[57] WP-S Series. Compact Flameproof Power Wirewound Resistors. Abril de 2006. WELWYN.
www.welwyn-tt.com
[58] Application specification, micro pitch, sockets for PQFP devices (114-1070). 23 de diciembre
1994. TE CONNECTIVITY. www.te.com
[60] Design and Application Guide for High Speed MOSFET Gate Drive Circuits. Referencia:
slup169 (2001, Unitrode Design Seminars - SEM1400). TEXAS INSTRUMENTS. www.ti.com
[61] Estimating MOSFET Parameters from the Data Sheet. Referencia: slup170 (2002, Unitrode
Design Seminars – SEM1400) TEXAS INSTRUMENTS. www.ti.com
[62] IGBT and MOSFET power modules. Application Handbook. Apartado 1.2.3. SEMIKRON.
www.semikron.com
[64] JTAG (IEEE 1149.1/P1149.4) Tutorial Introductory. 1997 TI Test Symposium. TEXAS
INSTRUMENTS. www.ti.com
[68] Quartz Crystal Design Notes. Junio de 2004. FOX ELECTRONICS. www.foxonline.com
[69] Simple output filter eliminates ISO Amp output ripple and keeps full bandwidth. Referencia:
sboa012. Año 2000. TEXAS INSTRUMENTS. www.ti.com
[70] Snubber Circuits: Theory, Design and Application. Referencia: slup100 (Mayo de 1993,
Unitrode Design Seminars – SEM900). TEXAS INSTRUMENTS. www.ti.com
[71] The RS-485 Design Guide. Referencia: slla272b. Mayo de 2008. TEXAS INSTRUMENTS.
www.ti.com
[72] TMS320F/C240 DSP Controllers Peripheral Library and Specific Devices Ref. Guide.
Referencia: spru161d. TEXAS INSTRUMENTS. www.ti.com
[73] TMS320FC24x DSP Controllers CPU and Instruction Set. Referencia spru160c. TEXAS
INSTRUMENTS. www.ti.com
[76] XDS51x Emulator Installation Guide. Referencia: spnu070c. Febrero de 2002. TEXAS
INSTRUMENTS. www.ti.com
2.3.3 Libros
[77] Circuitos electrónicos. Análisis, simulación y diseño. Norbert R. Malik. PRENTICE HALL. 6ª
edición.
Se escribirán en cursiva las señales que se empleen en los circuitos, los símbolos, los
nombres de las alimentaciones, los extranjerismos, los símbolos, los fabricantes,
organismos y normas. Ejemplos: IFfe, G, vin, V12, watch-dog, Texas Instrumets, EIA,
ISO 8482.
Se escribirá, con un punto (‗.‘) las unidades de millar y con un apóstrofe (‗‘‘) los
decimales. Ejemplos: 1.234, 12‘345 y 1.234‘567.
El máximo número de decimales empleados será de tres, los cuales serán redondeados
de la siguiente forma: 52‘12384 52‘124, 52‘12314 52‘123, 52‘1235 52‘124.
Se escribirá entre corchetes ([ ]) la referencia bibliográfica que se puede consultar para
un determinado tema que se esté tratando. Ejemplo: [28].
Cuando en una tabla recogida de las hojas de características aparezca el símbolo en
sus bordes, significa que ha sido acortada para visualizar solamente la información de
interés.
Cuando el texto se refiera a la consulta de un apartado en concreto, aparecerá un icono
de un ojo seguido de dicho apartado. Ejemplo: 1.5.5.1 El empleo del emulador.
Cuando se represente un número binario, se finalizará con la letra ‗b‘. Ejemplo: 10b,
1001b, 01101101b. Cuando se trate de un bit, también representará entre comillas
simples como, por ejemplo, ‗1‘.
Cuando se represente un número decimal y no se desee confundir con uno
hexadecimal, se finalizará con la letra ‗d‘. Ejemplo: 10d, 512d, 1259d.
Cuando se represente un número hexadecimal, se finalizará con la letra ‗h‘. Ejemplo:
10h, 25FBh, 1259h.
A continuación se detalla el listado de las abreviaturas empleadas en el texto, por orden
alfabético:
ABREVIA-
DESCRIPCIÓN VALOR FIJO
TURA
ABREVIA-
DESCRIPCIÓN VALOR FIJO
TURA
a) b)
Figura 1 Referencias de tensión empleadas en el prototipo en el lado de control (a) y en el lado de potencia (b).
como puede ser, por ejemplo, la red de alta tensión1 aguas abajo de una estación de
transformación (con los posibles usuarios conectados a ella, como industrias o viviendas),
o algo tan sencillo como un frigorífico si se trata de un conversor DC/AC.
2. La disminución o desaparición de la carga en un generador. Los generadores trabajan a la
vez con energía mecánica (rotación de su eje) y con energía eléctrica. En condiciones
normales de funcionamiento, un generador toma la energía mecánica que le aporta un
fluido (aire, vapor, agua o combustible) y la transforma en energía de rotación y en energía
eléctrica, la cual es aportada a la red de suministro eléctrico a la que está conectado, que
hace de carga: existe un equilibrio entre estas energías. Si en algún instante dicha carga
disminuye o desaparece por completo (desconexión de usuarios, desconexión accidental o
provocada, etc.), y el par motriz continua aplicándose en su eje, la máquina se embalará
debido a que la potencia mecánica de entrada se transforma casi toda ella en energía de
rotación. Sin las medidas oportunas, este comportamiento puede provocar el desgaste
prematuro o la rotura de las partes móviles de la máquina.
1
Toda red de alta tensión posee un circuito equivalente (denominado -nominal) formado por una resistencia en serie
con una inductancia y por dos capacitancias de igual valor, una en cada extremo, componiendo una estructura con
forma de número . Los valores de estos elementos dependen del tipo de conductores, disposición espacial de los
mismos y de su longitud.
Diseñar y construir un equipo electrónico capaz de consumir una determinada potencia prefijada
por el usuario con el fin de simular cualquier tipo de carga eléctrica, dentro de los límites
impuestos por el propio diseño.
El usuario podrá definir la onda de corriente absorbida por el equipo modificando su magnitud, su
forma y su desfase respecto a la onda de tensión generada por el dispositivo a probar.
Así, se podrán ensayar diferentes sistemas de suministro eléctrico empleando tan solo un
aparato, o suplantar a una carga que se ha desconectado inesperadamente de un generador con el fin
de mantenerlo bajo control.
Para llevar a cabo los objetivos planteados en los anteriores párrafos, se diseñó un circuito
electrónico constituido por dos bloques: uno de electrónica de potencia, encargado de consumir
una determinada forma de onda de corriente con un desfase, y el otro de electrónica de control,
cuyo objetivo es interactuar con el usuario, controlar y supervisar el correcto funcionamiento del
primero. La Figura 3 esquematiza, a grandes rasgos, cómo está implementado el prototipo.
A continuación se va a explicar cada uno de los bloques, comenzando por el de potencia, ya
que es el que directamente va a ejecutar la acción requerida el usuario.
2.5.1.5 Resumen
El prototipo diseñado está concebido para absorber, de un dispositivo activo que aporte una
onda de tensión de 230 V y 50 Hz (la red eléctrica convencional, un generador, un convertidor u
otro elemento activo similar), una onda de corriente monofásica que el usuario haya establecido
previamente mediante tres parámetros principales: forma, amplitud y desfase.
Grosso modo, el prototipo se divide en dos grandes bloques: el de potencia y el de control.
El bloque de potencia se encuentra conectado, por un lado, al dispositivo activo a
ensayar para absorber la corriente eléctrica deseada mediante la conmutación
adecuada de un puente de IGBTs y, por el otro, a la red eléctrica convencional para
crear diferentes fuentes de tensión que alimentarán a varios de los circuitos
implicados.
El bloque de control es el encargado de dirigir al de potencia, de supervisar el
funcionamiento del conjunto y de comunicarse con el programador y el usuario.
Dos estados son los que determinarán la actividad del prototipo: el de marcha y el de paro.
En el estado de marcha, el bloque de control estará gestionando al de potencia para absorber, del
dispositivo activo a ensayar, la corriente de consigna establecida por el usuario, a la vez que
interactuará con otros prototipos si es el caso (el prototipo se encuentra en un estado ―
activo‖). En el
otro modo, el de paro, no se estará absorbiendo potencia eléctrica alguna de dicho dispositivo, bien
sea porque el usuario ha decidido detener la actividad o porque se ha detectado alguna anomalía que
hay que solventar (el prototipo se encuentra en un estado de ― reposo‖). La comunicación con el
usuario es siempre continua en ambos modos.
Además, el prototipo puede funcionar en paralelo con otros para formar una carga mayor con
carácter monofásico, bifásico o trifásico. Para ello, se ha establecido una indispensable y sencilla
jerarquía entre ellos: o bien un prototipo funciona como maestro o bien como esclavo, pudiendo
haber solamente un maestro a un tiempo, que es quien determinará cuándo pasará el resto al estado
de marcha y al de paro, así como la referencia de tensión para generar el factor de potencia deseado.
Cada prototipo poseerá una única dirección a modo de identificador para distinguirse entre ellos
(Figura 4 y Figura 5).
El usuario podrá supervisar y gestionar el funcionamiento del prototipo gracias a un programa
informático para PC de diseño exclusivo para este proyecto. En él, podrá determinar la onda de
corriente deseada, cuándo entrará el prototipo en marcha o en paro, detectar anomalías y visualizar
las muestras tomadas, entre otras funciones.
Figura 4 Ejemplo general de conexión de tres prototipos para ensayar dispositivos activos monofásicos de mayor
potencia.
Figura 5 Ejemplo general de conexión en triángulo de tres prototipos para ensayar dispositivos activos trifásicos.
2.5.2.1 Introducción
Está conformado por un conjunto de circuitos que se encargan de controlar a los transistores
de potencia y de tomar las señales de corriente y de tensiones existentes. Está formado por una serie
de placas, las cuales son:
1) Placa DC/AC: Es la principal de este bloque y es la que directamente va a absorber, a
través de unos transistores IGBT, la corriente de la red eléctrica para conseguir la onda
solicitada por el usuario. La máxima potencia que se puede controlar es de 2.545 VA.
2) Placa AC/DC: Es la encargada de crear un bus de continua de 400 V, bien sea
positivo o negativo, para que la placa DC/AC pueda funcionar correctamente.
Consiste básicamente en un rectificador de la tensión de red seguido por un troceador
elevador de tensión. La potencia máxima de salida es de 1.400 W.
3) Placa de control de troceador: Es la placa que gestiona el funcionamiento del
troceador mencionado de la placa AC/DC.
4) Placa de aislamiento: Toma las señales de corriente y de tensión de interés de la
placa DC/AC y las pasa al bloque de control gracias al aislamiento galvánico que
ofrece.
5) Placa de control de FETs: Gestiona el control de los transistores de potencia (FETs,
compuestos por IGBTs y MOSFETs) presentes en la placa DC/AC.
6) Placa de alimentaciones de potencia: Genera las tensiones de alimentación de ±12 V
necesarias para los circuitos presentes en todas las anteriores placas de potencia.
¡IMPORTANTE! La red eléctrica tendrá dos funciones: Hacer el papel del dispositivo a
ensayar2 (cuando está conectada a la placa DC/AC) y la de alimentar a los circuitos necesarios
para el funcionamiento del prototipo (cuando esté conectada al resto de placas).
La Tabla 2 muestra las placas anteriormente mencionadas, el número de ellas que habrá
presentes en el boque de potencia y los planos en los que se desarrollan, así como si fueron
físicamente implementadas en el laboratorio.
2
Debido a que no se dispondría, en principio, de ningún otro dispositivo para ser ensayado.
Al prototipo se le puede programar para que genere una onda de corriente con cualquier
desfase respecto a la tensión existente. La etapa rectificadora-reguladora siempre va a estar
consumiendo energía de la red eléctrica, mientras que la inversora la consumirá o la verterá al
dispositivo a ensayar en función del desfase mencionado (Figura 7):
Si el módulo del desfase es menor o igual que 90º (|f.d.p.| 90º), entonces se estará
consumiendo energía del dispositivo a ensayar.
Si el módulo del desfase está comprendido entre 90º y 180º (90º < |f.d.p.| 180º), entonces se
estará vertiendo energía al dispositivo a ensayar.
La Figura 9 desarrolla un poco más al detalle cómo se encuentra constituida esta placa con los
elementos más característicos, los cuales son:
Figura 9 Elementos principales de la etapa de potencia (la nomenclatura no tiene por qué coincidir con la real).
El lector se habrá dado cuenta de que, en la anterior figura, existen tres referencias de tensión
en el circuito (Figura 10), cada una de ellas de vital importancia para los asociados a esta placa de
potencia:
RefPot1: Es el neutro de la red eléctrica y que coincide, además, con el punto de unión
de los condensadores.
RefPot2: Toma al bus negativo de corriente continua.
Y RefPot3: Toma el punto de unión de los IGBTs o, lo que es lo mismo, a la entrada y
salida de la corriente de fase al circuito.
Por último, la siguiente tabla muestra los valores eléctricos más relevantes de esta placa:
.1 Principio de funcionamiento
La explicación de cómo funciona el circuito principal de potencia se basará en la Figura 11,
que es una adaptación de la anterior eliminando los elementos no significativos. Se tomará como
corriente positiva la que se absorba de la red eléctrica o, lo que es lo mismo, la que entre en el
puente de IGBTs. Se puede razonar, por tanto, que para que haya una corriente positiva es necesario
que conduzca el IGBT inferior Q2 o el diodo superior D1 (figuras a y b) mientras que, para que
haya una corriente de signo negativo, el que deberá conducir será el IGBT superior Q1 o el diodo
inferior D2 (figuras c y d). La conmutación de estos semiconductores está comandada, por un lado,
por la etapa de control (disparo de los IGBTs) y, por el otro, por el propio circuito (recuérdese el
funcionamiento de un diodo volante) y son complementarios en pleno funcionamiento, es decir, no
pueden estar los dos activados a la vez porque provocarían un cortocircuito entre los condensadores.
Al conectar el circuito a la red eléctrica, los condensadores C1 y C2 se cargarán a través de
los diodos volantes a las tensiones +VFp y -VFp, respectivamente, siendo VFp el valor de pico de la
tensión de fase. En este estado permanecerán hasta que el usuario decida cuándo debe entrar en
funcionamiento el sistema. Por lo general, la capacidad C1 tenderá siempre a tener una tensión
positiva y C2 una tensión siempre negativa.
Supóngase que se parte con los condensadores cargados a los valores mencionados
anteriormente y que el usuario ha decidido que la forma de onda de corriente que debe consumir el
circuito sea senoidal, como marca la Figura 12 a). A continuación, la etapa de control establece
unos límites superior e inferior en torno a ella, a modo de histéresis (Figura 12 b) y, seguidamente,
dispara el IGBT Q2. El condensador inferior C2, cargado a la mínima tensión que puede dar la red
y, por lo tanto, teniendo ésta una tensión superior a él, comienza a descargarse a través de Q2,
provocando que haya una circulación de corriente en aumento (Figura 11 a). Cuando la corriente
alcanza el límite superior de la histéresis, la etapa de control ordena desactivar a dicho transistor,
por lo que la corriente, al no poderse anular instantáneamente debido a la inductancia L1 presente,
circulará a través de D1 (Figura 11 b), disminuyendo de magnitud y a la vez cargando al
condensador C1, mientras que la tensión en C2 permanece constante. Al alcanzar la corriente el
límite inferior de la histéresis, se vuelve a conectar Q2, forzando la desactivación del anterior diodo
y causando que ésta vuelva a crecer. Este comportamiento se repite hasta que la corriente de
consigna se anule y cambie de signo. Cuando esto sucede, se tornan los papeles: la corriente
decrecerá cuando se encuentre activado Q1, disminuyendo la tensión en C1 (Figura 11 c) y crecerá
cuando conduzca D2 (Q1 desactivado, Figura 11 c), volviéndose más negativa la tensión en C2. La
Figura 12 c) muestra el proceso en un periodo e indicando qué semiconductor se encuentra activo
en todo momento.
a)
b)
c)
d)
Figura 11 Circulación de la corriente de fase para conseguir la onda de consigna deseada.
a)
b)
Figura 13 Descarga de los condensadores a través de los MOSFETs.
COMPORTAMIENTO DE...
...los semiconductores ...los condensadores
(estado discreto) (tensión en valor absoluto*)
Tendencia Q1 D1 Q2 D2 M1 M2 C1 C2
Ascendente Off Off On Off Off Off =
(derivada > 0)
Positivo
Descendiente
Off On Off Off Off Off =
SIGNO DE LA CORRIENTE
(derivada < 0)
x x x x x On x x
x x x x x x On x
Ascendente On Off Off Off Off Off =
(derivada > 0)
Negativo
Descendiente
(derivada < 0) Off Off Off On Off Off =
x x x x x On x x
x x x x x x On x
* Si este valor es inferior al valor absoluto de la tensión de red, las capacidades se cargarán siguiendo la forma de onda
de la misma.
: Valor creciente; : Valor decreciente; = Valor constante; x: Estado sin importancia.
Tabla 4 Estado discreto de los semiconductores y evolución de la tensión en los condensadores.
El mismo razonamiento descrito anteriormente sirve para cualquier onda de consigna que se
desee simular. El rizado de la corriente real en torno a la onda deseada dependerá de la amplitud de
la banda de histéresis: cuanto más estrecha sea, mayor precisión habrá. También el resultado será
mejor si la velocidad de cambio de la corriente en el circuito es elevada o, dicho en otras palabras,
tanto mayor sea su derivada. La Figura 14 expone este último punto: la corriente no puede seguir el
cambio brusco de una onda cuadrada por estar limitada la derivada de aquélla, impuesta por el valor
de L1. Por el contrario, una derivada excesiva implicaría un rizado de corriente de elevada
frecuencia, provocando, además, sobretensiones debido a las inductancias: la selección del valor de
la inductancia es determinante. La anchura de la banda de histéresis también está influenciada por la
velocidad de conmutación de los IGBTs: si es demasiado estrecha, se requerirán de interruptores
demasiado rápidos, pudiendo ser un limitante a la hora de disponerlos en el mercado se ha de
adoptar una solución de compromiso ante estos mencionados casos.
Otro dato importante aportado por el usuario para definir completamente la onda de corriente
es el desfase que tenga respecto a la tensión de red: para conseguirlo, basta con comenzar el proceso
descrito anteriormente cuando dicha onda de tensión tenga un ángulo de desarrollo igual al desfase
requerido (Figura 15).
Rendimiento 90 %
Tensión DC de alimentación 12 V
Tensión AC de entrada máxima 240 V
Tensión DC de entrada máxima 400 V
Rango de corriente de salida -1‘5…2 A
Frecuencia de conmutación 71 kHz
Tabla 6 Datos eléctricos relevantes de la placa de control de troceador.
Las tensiones de salida de cada etapa de aislamiento, en función del valor instantáneo de su
señal de entrada, son:
Corriente de fase (iF):
Tensión DC de alimentación 12 V
Rango de corriente de salida -1‘5…2 A
Tabla 7 Datos eléctricos relevantes de la placa de control de los FETs.
Potencia 3 VA (máx)
+103‘41 mA (nom)
Corriente
+1 A (máx)*
+10‘74 V (mín)
Tensión baja de +11‘24 V (nom)
detección
+11‘62 V (máx)
Tensión (rango) -11‘4 ... -12‘6 V
SALIDA DC -12 V
-103‘41 mA (nom)
Corriente de salida
-1‘5 A (máx)*
-10‘74 V (mín)
Tensión baja de
detección -11‘24 V (nom)
-11‘62 V (máx)
* En caso de cortocircuito.
Tabla 8 Datos eléctricos relevantes de la placa de alimentaciones de
potencia (valores por fuente).
2.5.3.1 Introducción
Es el sistema encargado de la supervisión y el control de todo el prototipo. Se encuentra
formado por diversas placas o módulos cuyo ensamblaje recuerda al de los computadores y
desempeñado, cada uno de ellos, una determinada función: de esta forma, resulta más sencillo el
montaje, el diseño y las modificaciones de cada uno de ellos (recuérdese que se ha desarrollado un
prototipo, por lo que cabe la posibilidad de tener que realizar cambios en el diseño de los circuitos,
debiendo ser esta acción lo más fácilmente posible). Dichas placas son:
1) Placa del DSP: Contiene solamente al DSP alojado en su zócalo y a los conectores
para enlazarlo con la placa madre.
2) Placa madre: Contiene la mínima circuitería necesaria para hacer que funcione el
sistema, así como la interfaz para comunicarse con el emulador. En ella se alojarán las
otras placas que componen el bloque de control.
3) Placa de memoria externa de datos: Constituye la memoria para el almacenamiento
temporal de determinados datos. Es de tipo SRAM y con una capacidad de 32 k x 16
bits.
4) Placa de memoria externa de programa: Es una memoria externa SRAM, también
de 32 k x 16 bits, que servirá para volcar el código de programa para la depuración del
mismo.
5) Placa de comunicaciones: Es la que sirve de interfaz para la comunicación entre el
PC y el prototipo, así como la que pudiere haber entre los posibles prototipos que haya
funcionando de forma conjunta.
6) Placa de acondicionamiento analógico: Se encarga de preparar las señales
analógicas que provienen de los sensores del bloque de potencia antes de ser llevadas
al DSP.
7) Placa de control de la etapa de potencia: Sirve de interfaz entre el DSP y el bloque
de potencia respecto a las señales de control que manda el primero sobre el segundo.
8) Opcionalmente, se puede alojar una placa de memoria de periféricos (no diseñada).
La tabla siguiente muestra las placas de las que consta el bloque de control, sus planos y si
han sido construidas o no:
.1 El microcontrolador
La fuente de +5 V se divide en dos: una para alimentar a los circuitos digitales y otra para los
analógicos, denominada ésta como AVCC. El motivo de ello es evitar que ambos circuitos puedan
interferir entre sí debido a las componentes de alta frecuencia que se puedan generar en alguno de
ellos, principalmente en el lado digital.
En el bloque de control se manejan dos referencias de tensión diferentes; una empleada por
los circuitos digitales (RefCntrlDig) y la otra empleada por los analógicos (RefCntrlAnalog). Ambas
referencias se unen en la entrada de 0 V de la placa madre para hacerlas lo más independientemente
posible entre sí.
.3 El reloj
El DSP puede ser excitado mediante una señal de reloj proveniente o bien de un circuito
externo o bien de un cristal de 8 MHz presente en la placa madre gracias a un jumper incorporado
para tal fin (JP6). Por otro lado, otro jumper (JP5) avisará al controlador sobre cuál de las dos
fuentes debe ser la funcional (internamente posee un circuito que hace funcionar al cristal en caso
de ser seleccionado). El DSP está programado para que multiplique la frecuencia de reloj entrante a
una de 20 MHz para conseguir un ciclo maquina de 50 ns, lo mínimo que se puede emplear.
Si se cambia el origen de la señal de reloj, deberá reiniciarse el dispositivo para que los
cambios surtan efecto.
¡Importante! El cristal externo de 8 MHz no se consiguió hacerlo funcionar. Para solventarlo,
el programa está diseñado para trabajar con una señal externa de 4 MHz. Si se introdujere una
señal de reloj con distinta frecuencia, el programador deberá reajustar adecuadamente los
valores de los registros PLL y los del módulo WD/RTI ( ― Configuración del DSP‖, apartados
3.6.8 y 3.6.9 respectivamente).
Las expresiones que determinan la tensión de salida de cada etapa, en función de la que
poseen en su entrada, son:
Bloque de seguimiento y filtrador: la misma que la etapa aisladora en (ec. 1).
Bloque sumador (mínima, nominal y máxima):
Bloque rectificador:
(ec. 11)
1'001 v in 10% 0 v in
v out
v in 2% v in 0
Tomando todas estas expresiones, en el anexo ( 3.4.3.12.1 Corriente de fase, pág. 407) se
elaboraron una tabla y gráficas con los valores de la tensión de salida de cada etapa en función de la
corriente de fase, obteniendo los más importantes: los que se introducen en la entrada analógica del
DSP (salida del sumador) y los que provoca una señal de alarma al mismo en caso de ser un valor
excesivo (salida del rectificador).
expresan, de diferente forma, dicha relación ( 3.4.3.12.3 Tensión en los buses de continua, pág.
412).
Figura 43 Diagrama de bloques del acondicionamiento de la señal de la tensión del bus de continua.
Por defecto, el sensor escogido para la medición de la temperatura del radiador fue un PTC
con lengüeta para fijarlo al mismo y un puente resistivo alimentado con +12 V, de tal forma que la
tensión de salida (la que tomará el DSP) la aporta la siguiente expresión interpolada de sexto grado:
vout 10 6 8 5 6 4 4 3
V 1'56826 10 TRad 5'59415 10 TRad 7'81572 10 TRad 5'45663 10 TRad ...
cc
vout
0'01028 tamb 0'24037
(ec. 13) V
cc
R² 0'99818
vout
2'209 10 5 tamb
2
9'620 10 3 tamb 2'398 10 1
(ec. 14) Vcc
R² 0'99908
vout
1'663 10 6 t amb
3
9'69110 5 t amb
2
9'237 10 3 t amb 2'343 101
(ec. 15) Vcc
R² 1'000
.1 Establecimiento de la dirección
Cuando los prototipos deban funcionar en paralelo, comparten un mismo bus para
comunicarse con el PC y otro bus para hacerlo entre sí (Figura 47). Cada prototipo deberá tener,
entonces, una dirección asignada para discernir hacia quién va dirigida la información (comando)
que transmite el PC o el prototipo maestro. Los jumpers JP3 y JP4 determinarán dicha dirección
(cuatro posibles valores, de 0 a 3) siendo el primero quien establezca el bit más significativo.
.2 Selección de la jerarquía
Cuando se va a poner en funcionamiento al prototipo, se debe establecer si se va a comportar
o bien como maestro o bien como esclavo:
Será maestro cuando trabaje:
a. De forma aislada para formar una carga monofásica.
b. En paralelo con otros prototipos para formar una carga monofásica de mayor
potencia.
c. O en paralelo con otros prototipos para formar un sistema polifásico, siendo él
mismo quien coordine al resto.
Será esclavo cuando trabaje en paralelo con otros prototipos y deba ser coordinado por
un maestro.
El jumper JP1 se encargará de seleccionar si el prototipo funcionará en un modo u otro.
hora de hacer pruebas, si las señales TTL provenientes del o destinadas al PC serían empleadas por
el DSP o por el usuario. Dos LED indicarán si se están enviando o recibiendo datos. La Figura 52
representa un somero diagrama de bloques.
Para enlazar el PC con el prototipo empleando la interfaz RS-485 habrá que recurrir a un par
de cables cruzados con una impedancia característica de 120 . Si se opta por la interfaz RS-232, el
cable deberá contener, como mínimo, tres conductores (RxD, TxD y la referencia) y, como
máximo, cinco (RxD, TxD, CTS, RTS y la referencia), pudiendo estar cruzados o no los cables3. Se
recomienda el uso de cables apantallados.
El flujo de información entre el PC y el prototipo es bidireccional, pero, por programación,
sólo se puede establecer un sentido a un tiempo (es una comunicación semi-dúplex).
Estas comunicaciones no se emplean para la programación del DSP (para ello está la interfaz
con el emulador, pág. 109), sino para la supervisión y control del prototipo funcional.
Si se va a trabajar en entornos donde pueda haber ruido electromagnético importante, es
preferible emplear el protocolo RS-485 por ser más inmune.
3
La placa contiene un conector DB-9 hembra para el caso de cables sin cruzar. Si se desea usar uno que sí los tenga,
habrá que instalar un conector macho en la ubicación preparada para tal fin.
Figura 53 Cable cruzado de comunicación RS-232 construido para la conexión con el PC (RxD, TxD y GND).
Solamente se emplearon las comunicaciones en formato TTL por ser las más sencillas para
hacer pruebas, dejando sin instalar los componentes necesarios para implementar las del
formato RS-485, pero con la placa preparada para alojarlos.
Si se va a trabajar en entornos donde pueda haber ruido electromagnético importante, es
preferible emplear el protocolo RS-485 por ser más inmune.
Figura 55 Diagrama de bloques del tratamiento de las señales de control de los transistores de potencia.
4
Sólo si se dispone de algún elemento de interconexión que evite cortocircuitos entre las salidas de los prototipos (RxD
y CTS).
Figura 58 Ejemplo de una ventana de la interfaz de usuario, creada para un PC, para interactuar con un prototipo.
localizado en la placa de comunicaciones (pág. 123). A diferencia que con el PC, la comunicación
es síncrona y la comanda el prototipo maestro.
Para la comunicación entre los prototipos, intervienen cuatro líneas con las que se pueden
emplear o bien señales TTL o bien RS-485:
Dos líneas son de datos: una es para el flujo ―
maestro a esclavo‖ y la otra para el flujo
―esclavo a maestro‖.
Una línea es empleada por el maestro para establece la señal de sincronismo.
Y con la otra línea el maestro selecciona a los prototipos esclavos para enviarles un
comando.
Figura 59 Ejemplo nº 1 del entorno del editor de texto TextPad v 4.7.2. Desarrollo de una función.
Figura 60 Ejemplo nº 2 del entorno del editor de texto TextPad v 4.7.2.: Definición de una librería.
.1 Archivos generados
Para la creación del código ensamblador, se crearon diferentes archivos, agrupados en tres
categorías: de configuración del entorno, de programación propiamente dicho y de ondas
predeterminadas de consigna y de histéresis.
De configuración el entorno
Son archivos que definen los colores de las palabras a escribir y las instrucciones o símbolos
empleados en la programación:
1) asm240.syn: Archivo de configuración del programa TexPad. Con él, se establecen
con qué colores se van a representar a las instrucciones, símbolos y comentarios, entre
otros. Por ejemplo, para las primeras son los colores azul oscuro y cian, para los
segundos es el marrón y para los terceros son el verde y el negro.
2) Librería.asm: Archivo que define constantes y macros empleadas.
De programación
Son todos aquellos archivos que contienen el código ensamblador desarrollado, es decir, los
que definen la forma de trabajar del DSP:
1) Inicio.asm: Declara las variables empleadas en la programación e inicializa al DSP.
2) IntHard.asm: Contiene el código de todas las interrupciones hardware que se han
empleado en el DSP, a excepción de las relacionadas con el módulo SCI y SPI.
3) IntSoft.asm: Contiene el código de todas las interrupciones software que se han
empleado en el DSP.
4) SCI.asm: Recoge las funciones e interrupciones asociadas al módulo SCI.
5) SPI.asm: Recoge las funciones e interrupciones asociadas al módulo SPI.
6) FunElec.asm: Contiene las funciones que tienen que ver con el cálculo de parámetros
eléctricos.
7) FunMisc.asm: Contiene funciones no incluidas en el resto de los archivos y que son
de carácter general.
8) linker.cmd: Archivo empleado por el programa enlazador (linker) para la definición
de los diferentes sectores que van a componer la memoria de programa y la de datos.
4) Cuadrada.asm: Definición de una onda cuadrada con valor medio nulo y ciclo de
trabajo del 50%.
5) SemiHistDig.asm: Contiene un vector de 127 valores que indican la semiventana de
histéresis a aplicar, por defecto, a cada módulo de la corriente de fase de consigna. El
contenido de cada índice, empezando por la unidad, corresponde con el módulo citado
(por ejemplo, el valor contenido en la primera posición es la semiventana de histéresis
para un módulo igual a la unidad; el de la segunda posición, para un módulo igual a
dos; el de la tercera, para uno igual a tres y, así, sucesivamente).
6) Seno.asm: Definición de una onda senoidal con valor medio y fase nulos.
7) Sierra.asm: Definición de una onda de diente de sierra con valor medio nulo.
8) Triangular.asm: Definición de una onda triangular con valor medio nulo.
Todos estos archivos fueron creados gracias al programa desarrollado en LabView.
512 512
Valor decimal
384 384
Valor decimal
256 256
128 128
0 0
0 32 64 96 128 160 192 224 256 0 32 64 96 128 160 192 224 256
Muestra Muestra
Onda cosenoidal rectificada. Onda senoidal rectificada.
512 512
Valor decimal
Valor decimal
256 256
0 0
-256 -256
-512 -512
0 32 64 96 128 160 192 224 256 0 32 64 96 128 160 192 224 256
Muestra Muestra
Onda cosenoidal. Onda cuadrada.
512 512
Valor decimal
Valor decimal
256 256
0 0
-256 -256
-512 -512
0 32 64 96 128 160 192 224 256 0 32 64 96 128 160 192 224 256
Muestra Muestra
Onda senoidal. Onda de diente de sierra.
512 50
Valor decimal
40
Valor decimal
256
30
0
20
-256 10
-512 0
0 32 64 96 128 160 192 224 256 0 16 32 48 64 80 96 112 128
Muestra Muestra
Onda triangular Semiventana de histéresis.
5
(Standard Test Access Port and Boundary-Scan Architecture, conocida comúnmente como JTAG, un acrónimo de
Joint Test Action Group). Más información: [64].
Figura 62 Emulador XSD510, dispositivo JTAG y Figura 63 Code Composer Studio Software.
controladores.
Toda la emulación se desarrolló sobre el bloque de control construido (no fue posible su
simulación porque este modelo de microcontrolador no dispone de ella). En la Figura 65 se muestra
una captura de pantalla del entorno del programa Code Composer Studio para emular y depurar el
código ensamblador elaborado.
El autor de la Memoria:
3 ANEXOS
FECHA: 13/06/2012
3.1 Índices
3.1.1 Contenido
3.1 ÍNDICES .................................................................................................................... 141
3.1.1 CONTENIDO................................................................................................................... 141
3.1.2 FIGURAS ....................................................................................................................... 170
3.1.3 TABLAS ......................................................................................................................... 185
3.7 DESCRIPCIÓN DEL PATILLAJE DEL DSP, CONECTORES Y JUMPERS ................................ 512
3.7.1 BLOQUE DE CONTROL .................................................................................................... 512
3.7.1.1 Uso del patillaje del DSP ............................................................................... 512
3.7.1.2 Conectores de la placa del DSP .................................................................... 518
.1 Conector J1 ...................................................................................................................... 518
.2 Conector J2 ...................................................................................................................... 518
.3 Conector J3 ...................................................................................................................... 519
.4 Conector J4 ...................................................................................................................... 519
3.7.1.3 Conectores de la placa madre ....................................................................... 520
.1 Conector J1 ...................................................................................................................... 520
.2 Conector J2 ...................................................................................................................... 521
.3 Conector J3 ...................................................................................................................... 522
.4 Conector J4 ...................................................................................................................... 523
.5 Conectores J5, J6 y J7 ..................................................................................................... 524
.6 Conector J8 ...................................................................................................................... 525
.7 Conector J9 ...................................................................................................................... 526
.8 Conector J10 .................................................................................................................... 526
.9 Conector J11 .................................................................................................................... 527
.10 Conector J15 .................................................................................................................. 528
.11 Conector J16 .................................................................................................................. 528
.12 Conector J17 .................................................................................................................. 528
.13 Conector J18 .................................................................................................................. 529
.14 Jumper JP1 .................................................................................................................... 529
.15 Jumper JP2 .................................................................................................................... 529
.16 Jumper JP4 .................................................................................................................... 529
.17 Jumper JP5 .................................................................................................................... 529
.18 Jumper JP6 .................................................................................................................... 530
3.7.1.4 Conectores de la placa de acondicionamiento analógico .............................. 530
.1 Conector J1 ...................................................................................................................... 530
.2 Conector J2 ...................................................................................................................... 530
.3 Conector J3 ...................................................................................................................... 530
.4 Conector J4 ...................................................................................................................... 531
.5 Conector J5 ...................................................................................................................... 531
.6 Conector J6 ...................................................................................................................... 532
.7 Conector J7 ...................................................................................................................... 532
.8 Jumper JP1 ...................................................................................................................... 532
.9 Jumper JP2 ...................................................................................................................... 532
3.1.2 Figuras
Figura 69 Evolución de la corrriente de fase dentro de la banda de histéresis. ...............................192
Figura 70 Ejemplos simplificados de la evolución de la corriente de fase para diferentes ondas de
consigna. ..........................................................................................................................193
Figura 71 Corriente de fase, banda de histéresis y triangulación. ....................................................194
Figura 72 Casos particulares de la evolución de la corriente de fase. ..............................................196
Figura 73 Preferencias en el uso de los IGBT y de los MOSFET. ..................................................197
Figura 74 Capacidades e inductancia parásitas en un IGBT. ...........................................................198
Figura 75 IGBT con una rama de proteción R-C y una inductancia en serie añadida por diseño. ..199
Figura 76 Circuito de potencia básico conformador de la corriente de fase. ...................................201
Figura 77 Rama de la inductancia de fase: circuito equivalente. .....................................................201
Figura 78 Onda cuadrada módulo I y periodo T. ............................................................................203
Figura 79 Gráfico 3D: Relación entre el valor de la inductancia de fase, la histérrsis y el módulo de
la consigna (I). .................................................................................................................208
Figura 80 Valor de la inductancia en función del valor porcentual de la histéresis para diferentes
módulos de la consigna (en A). .......................................................................................208
Figura 81 Valor de la inductancia en función del módulo de la consigna para diferentes valores de
histéresis (en %) . .............................................................................................................209
Figura 82 Gráfico 3D: Relación entre el valor de la inductancia de fase, la histéresis y el módulo de
la consigna (II). ................................................................................................................211
Figura 83 Valor porcentual de la histéresis en función de la inductancia y el valor del módulo de la
consigna (en A). ...............................................................................................................211
Figura 84 Valor porcentual de la ventana de histéresis en función del módulo de la consigna y el
valor de la inductancia (en mH).......................................................................................212
Figura 85 Gráfica 3D: Valor eficaz máximo de la corriente de fase en función del valor de la
consigna y de la inductancia de fase. ...............................................................................214
Figura 86 Valor eficaz máximo de la corriente de fase en función de la consigna para diferentes
inductancias (en mH). ......................................................................................................214
Figura 87 Potencia aparente máxima absorbida en función de la amplitud de la consigna y de la
inductancia de fase (en mH). ...........................................................................................216
Figura 88 Valor de tensión acontecido en la inductancia de fase en función de su valor y del módulo
de la corriente. .................................................................................................................218
Figura 89 Valor de la tensión en la inductancia en función de ella misma y para cada valor del
módulo de la consigna (en A). .........................................................................................218
Figura 90 Valor de la tensión en la inductancia en función del módulo de la consigna y para cada
valor de aquélla (en mH). ................................................................................................219
Figura 91 Símbolo y encapsulado del IGBT. ...................................................................................221
Figura 92 Característica Corriente de colector Vs. Temperatura de la cápsula del IGBT. ..............221
Figura 93 Característica Corriente de colector Vs. Frecuencia de trabajo del IGBT. ......................222
Figura 94 Símbolo y encapsulado del MOSFET. ............................................................................223
Figura 95 Característica Corriente de colector Vs. Temperatura de la cápsula del MOSFET. .......223
Figura 96 IGBTs y MOSFETs con sus protecciones de salida en el circuito de potencia. ..............224
Figura 97 Capacidades e inductancia parásitas del IGBT IRG4PH40UD2-E. ................................225
Figura 98 Capacidades e inductancias parásitas del MOSFET IRC840. ........................................226
Figura 99 Elementos de protección en la puerta de los IGBT y MOSFET de la etapa DC/AC. .....227
Figura 100 Corriente colector-puerta de un IGBT al pasar del estado de saturación al de corte. ....228
Figura 101 Elementos de protección y de limitación de sobrecorrientes, en serie con cada transistor.
.........................................................................................................................................230
Figura 102 Formato del fusible LA120X15-1 de Littlefuse. ...........................................................231
Figura 103 Característica Corriente de colector Vs. Tensión drenador-surtidor del MOSFET. ......233
Figura 104 Formato de la resistencia de descarga............................................................................233
Figura 105 Curva de disipación de potencia de la resistencia de descarga en función de la
temperatura. .....................................................................................................................233
Figura 106 Resistencias interna y externa de puerta en un MOSFET. ............................................234
Figura 107 Corrientes, en función de la temperatura. en la salida del controlador de puerta HCPL-
3120. ................................................................................................................................235
Figura 108 Tensión de salida en función de la corriente de salida y la tª del controlador de puerta
HCPL-3120. .....................................................................................................................236
Figura 109 Característica de carga en la puerta: Del IGBT IRG4PH40UD2-E (a) y del MOSFET
IRC840 (b). ......................................................................................................................236
Figura 110 Fusible a la entrada del circuito DC-AC. .......................................................................237
Figura 111 Esquema de control y de potencia del relé de conexión a red. ......................................238
Figura 112 Relé de conexión a red. ..................................................................................................238
Figura 113 Características eléctricas de la bobina del relé de conexión a red. ................................239
Figura 114 Característica de salida del transistor BC477. ...............................................................239
Figura 115 Curva de potencia del transistor BC477. .......................................................................240
Figura 116 Esquema equivalente del circuito de control del relé de conexión a red con los dos
transistores en saturacíon. ................................................................................................241
Figura 117 Gráficas del transistor BC548C cuando está en saturación. ..........................................242
Figura 118 Relé de conexión a red: Vida útil eléctrica de los contactos en función de la carga AC.
.........................................................................................................................................243
Figura 119 Algunas condiciones de partida para el cálculo del radiador. ........................................244
Figura 120 Caídas de tensión colector—emisor del IGBT (izquierda) y directa del diodo volante
(derecha). .........................................................................................................................245
Figura 121 Circuito térmico equivalente de los transistores de potencia y el radiador: Datos de
partida. .............................................................................................................................247
Figura 122 Características térmicas del IGBT y de su diodo volante. .............................................247
Figura 123 Caracerísticas térmicas del MOSFET. ...........................................................................247
Figura 124 Impedancia térmica transitoria del IGBT. .....................................................................247
Figura 125 Corrientes de fase, en el IGBT inferior, en el diodo volante superior y en el MOSFET
del bus positivo consideradas para el cálculo del radiador (el eje de ordenadas no está a
escala). .............................................................................................................................248
Figura 126 Características de conmutación del módulo IGBT IRG4PH40UD-2. ...........................250
Figura 127 Pérdidas de conmutación en el IGBT en función de la tª de la unión y de la corriente de
colector. ...........................................................................................................................251
Figura 128 Foma general del radiador seleccionado para los transistores de potencia....................254
Figura 129 Circuito térmico equivalente de los transistores de potencia y el radiador: final. .........254
Figura 130 Encapsulado y representación de un amplificador ISO122. ..........................................256
Figura 131 Magnitud, en decibelios, de la f.d.t. del ISO122 en función de la frecuencia. ..............256
Figura 132 Circuito de la etapa de aislamiento de la corriente de fase. ...........................................257
Figura 133 Resistencia shunt para medir la corriente de fase. .........................................................258
Figura 134 Tensión de salida de la etapa de aislamiento en función de la corriente de fase. ..........259
Figura 135 Etapa de aislamiento de la señal de la tensión de fase. ..................................................260
Figura 136 Tensión de salida de la etapa de aislamiento en función de la tensión de fase. .............263
Figura 137 Circuitos de aislamiento de la tensión positiva (a) y negativa (b) del bus de continua. 265
Figura 138 Tensión de salida de la etapa de aislamiento en función de la tensión del bus DC
(positivo o negativo). .......................................................................................................268
Figura 139 Acondicionamiento de la corriente de fase: Circulación de corriente desde el ISO122
hasta el circuito de seguimiento en la placa analógica. ...................................................269
Figura 140 Diagrama funcional del HCPL-3120 y algunas condiciones recomendadas de operación.
.........................................................................................................................................271
Figura 141 Circuito controlador del IGBT superior.........................................................................271
Figura 169 Característica de Tensión - Corriente de la salida del supervisor TL7757C. ................327
Figura 170 Circuito de activación de la interrupción NMI. ...............................................................328
Figura 171 Etapas de salida conectadas a la patilla de interrupción NMI. ........................................329
Figura 172 Encapsulado del transistor bipolar BC558.....................................................................332
Figura 173 Algunas características del transistor BC558 de Fairchild. ...........................................333
Figura 174 Transistor bipolar BC558: tensiones de saturación en función de la corriente de colector.
.........................................................................................................................................334
Figura 175 Frecuencias de cristal a emplear y circuito de conexión recomendado. ........................336
Figura 176 Circuito de reloj diseñado para el DSP. .........................................................................337
Figura 177 Características más relevantes y encapsulado del cristal seleccionado. ........................339
Figura 178 Circuito del pulsador de marcha (a) y el de paro (b). ....................................................340
Figura 179 Duración mínima del pulso de interrupción externa, con tc(SYS)=100 ns. ......................340
Figura 180 Circuito pulsador de reset. .............................................................................................342
Figura 181 Tiempos de activación de la patilla de /RESET, con tc(SYS) = 100 ns. ..............................343
Figura 182 Aplicación del zéner en la placa analógica. ...................................................................344
Figura 183 Algunas características del diodo zéner 1N5231B de Vishay. ......................................345
Figura 184 Encapsulado y características inversa, directa y capacitiva del zéner 1N5231B. ..........345
Figura 185 Circuito detector de la temperatura del radiador. ..........................................................347
Figura 186 Opciones de configuración del circuito sensor de temperatura del radiador con una
fuente de alimentación genérica. .....................................................................................348
Figura 187 Encapsulados de los termistores NTC y PTC. ...............................................................350
Figura 188 Gráficas de tensiones normalizadas de salida versus temperatura ambiente para los
diferentes circuitos y termistores estudiados. ..................................................................357
Figura 189 Gráficas de potencia disipada versus temperatura ambiente para los diferentes circuitos y
termistores estudiados. .....................................................................................................359
Figura 190 Gráfica de la tensión normalizada de salida del cto. acondicionador de la tª del radiador
(Vcc = +12 V). .................................................................................................................360
Figura 191 Circuito medidor de la tª ambiental. ..............................................................................360
Figura 192 Circuito medidor la tª ambiente: Resistencia del termistor NTC y tensiones normalizadas
de salida para cada caso estudiado...................................................................................362
Figura 193 Circuito medidor la tª ambiente: Resistencia del termistor NTC y potencia disipada para
cada caso estudiado..........................................................................................................363
Figura 194 Gráfica de la tensión normalizada de salida del circuito acondicionador de la tª del
ambiente (Vcc = +5 V). ...................................................................................................364
Figura 195 Esquema del amplificador cuádruple TL074ACN de Texas Instruments y su distribución
dentro del encapsulado. ...................................................................................................366
Figura 196 Algunos valores máximos del dispositivo TLC074ACN. .............................................367
Figura 197 Etapa de salida de un amplificador TL074. ...................................................................368
Figura 198 Representación y encapsulado del regulador ajustable TL431B (a) y aplicación típica
(b). ....................................................................................................................................370
Figura 199 Características principales del regulador ajustable TL431B. ........................................371
Figura 200 Circuito regulador de +5 V. ...........................................................................................371
Figura 201 Gráfica de valores posibles de la capacidad C7 para evitar inestabilidad en el regulador
TL431B. ...........................................................................................................................375
Figura 202 Circuito regulador de +2‘5 V. ........................................................................................376
Figura 203 Etapa de seguimiento de la corriente de fase. ................................................................378
Figura 204 Circuito de seguimiento de la temperatura del radiador. ...............................................379
Figura 205 Esquema del filtro empleado en cascada con el ISO122 tomado de la hoja de aplicación
[69]...................................................................................................................................380
Figura 206 Esquema general del filtro empleado.............................................................................381
Figura 207 Diagrama de Bode del filtro estudiado, con la magnitud en escala decibélica (a) y en
escala lineal (b). ...............................................................................................................383
Figura 208 Diagrama de Bode resultante al concatenar un ISO122 y el filtro estudiado, con la
magnitud en escala decibélica (a) y en escala lineal (b). .................................................384
Figura 209 Etapa de filtrado de la corriente de fase. ........................................................................385
Figura 210 Circuito de la etapa sumadora de la corriente de fase. ...................................................386
Figura 211 Tensión de salida del sumador diseñado en función de su tensión de entrada. .............390
Figura 212 Circuito de la etapa rectificadora de la corriente de fase. ..............................................392
Figura 213 Tensión de salida del rectificador diseñado en función de su tensión de entrada. ........396
Figura 214 Esquema y encapsulado de los comparadores LM393P y LM339N. ............................397
Figura 215 Circuito básico comparador con salida compatible con la lógica TTL: Esquema (a) y
detalle de la etapa de salida (b). .......................................................................................398
Figura 216 Etapa comparadora de la corriente de fase. ...................................................................400
Figura 217 Etapa comparadora de la tensión de fase. ......................................................................401
Figura 218 Etapa comparadora de la tensión positiva del bus de continua. .....................................402
Figura 219 Circuito comparador de la temperatura del radiador. ....................................................402
Figura 220 Circuito detector del cruce por cero de la tensión de fase. ............................................403
Figura 221 Esquema de la etapa de enclavamiento y señalización de anomalía. ............................405
Figura 222 Tensión en la entrada del conversor A/D del DSP en función de la corriente de fase. .408
Figura 223 Tensión de detección del valor máximo en función de la corriente de fase. .................409
Figura 224 Tensión en la entrada del conversor A/D del DSP en función de la tensión de fase. ....411
Figura 225 Tensión de detección del valor máximo en función de la tensión de fase. ....................411
Figura 226 Tensión en la entrada del conversor A/D del DSP en función de la tensión del bus de
continua............................................................................................................................413
Figura 227 Circuito seleccionador de la dirección del prototipo. ....................................................413
Figura 228 Circuito selector de la jerarquía del prototipo. ..............................................................414
Figura 229 Circuito de la línea de estado común de los prototipos. ................................................415
Figura 230 Circuito equivalente de la interconexión entre varios equipos. .....................................416
Figura 231 Encapsulado del transistor bipolar BC548.....................................................................416
Figura 232 Algunas características del transistor BC548. ...............................................................417
Figura 233 Tensiones de saturación Vs. corriente de colector15 del bipolar BC548C. ..................418
Figura 234 Característica estática del transistor BC548C. ...............................................................419
Figura 235 Circuito de comunicaciones con el PC (RS-232 y RS-485). .........................................420
Figura 236 Circuito y encapsulado del circuito ST485BN. .............................................................423
Figura 237 Conexión entre varios equipos mediante el bus RS-485. ..............................................424
Figura 238 Encapsulado y diagrama lógico del MAX232N. ...........................................................425
Figura 239 Tipos de cables empleados para la comunicación entre el equipo y el PC: a) Alargadera;
b) Con los conductores cruzados. ....................................................................................426
Figura 240 Circuito de la interface SPI. Los circuitos de las señales SPICLK y SPISTE son idénticos al
de SPISIMO. .......................................................................................................................427
Figura 241 Circuito de control lógico de las señales que comandan a los IGBTs. El (*) indica
―componente opcional‖. ..................................................................................................430
Figura 242 Conectores de ―
paso‖ de las señales de control de los MOSFET de potencia. .............431
Figura 243 Circuito lógico de la señal ―St
and-By‖ de los troceadores. ...........................................432
Figura 244 Circuito de control y verificacion del relé de conexión a red. .......................................432
Figura 245 Conexión eléctrica entre la placa de control y la de potencia para el control y
verificación del relé de conexión a red. ...........................................................................433
Figura 246 Corriente máxima en una pista de 35 micras de profundidad. .......................................434
Figura 247 Corriente máxima en una pista de 70 micras de profundidad. .......................................435
Figura 248 Separación entre pistas de un circuito integrado en función de la tensión existente entre
ellas. .................................................................................................................................435
Figura 313 Diagrama de bloques del módulo SPI (modo esclavo). .................................................502
Figura 314 Conexión de dos módulos SPI: Maestro y esclavo. .......................................................503
Figura 315 Trama empleada en la comunicación Prototipo-Prototipo. ...........................................503
Figura 316 Registro de control SPICCR. ............................................................................................504
Figura 317 Registro de control SPICTL. ............................................................................................504
Figura 318 Registro de estado SPISTS. ..............................................................................................505
Figura 319 Registro de control SPIBRR. ............................................................................................506
Figura 320 Registro de control SPIPC1. ............................................................................................506
Figura 321 Registro de control SPIPC2. ............................................................................................507
Figura 322 Registro de control SPIPRI. .............................................................................................508
Figura 323 Esquema simplificado de la interconexion entre equipos. .............................................595
Figura 324 Trama empleada, por defecto, en la comunicación PC-Prototipo. ................................596
Figura 325 Campos que conforman un comando en la comunicación PC-Prototipo. .....................597
Figura 326 Formato de las tramas de respuesta hacia el PC. ...........................................................599
Figura 327 Formato de una trama para la comunicación entre prototipos. ......................................631
Figura 328 Formato de los comandos y de las respuestas para la comunicación entre prototipos. .632
Figura 329 Esquema general del prototipo diseñado. ......................................................................638
Figura 330 Vista completa de la pestaña ―
Comunicaciones‖. .........................................................639
Figura 331 Panel de configuración del formato de las comuniacciones RS-232C. .........................640
Figura 332 Mensaje de advertencia al configurar el puerto. ............................................................641
Figura 333 Mensaje emergente al cambiar correctamente la configuración de las comunicaciones.
.........................................................................................................................................641
Figura 334 Estados del LED de la línea de comunicaciones con el prototipo. ................................642
Figura 335 Indicadores de error en la comunicación. ......................................................................643
Figura 336 Mensaje de error de tiempo expirado. ...........................................................................644
Figura 337 Vistas de los botones de la sección ―M
odos‖. ...............................................................645
Figura 338 Vista general de la pantalla de comunicación manual con el prototipo.........................646
Figura 339 Panel de ―
Tamaño de las tramas‖. .................................................................................647
Figura 340 Vista del panel ―F
lujo de datos‖. ...................................................................................648
Figura 341 Mensajes emergentes al introducir un campo de comando erróneo. .............................649
Figura 342 Mensaje emergente al querer enviar un comando con un campo de dator erróneo. ......649
Figura 343 Indicadores del tamaño de las tramas. ...........................................................................651
Figura 371 LEDs de estado del módulo SPI del prototipo . .............................................................682
Figura 372 Indicador de la onda de consigna actual. .......................................................................682
Figura 373 LEDs indicadores de anomalías. ....................................................................................683
Figura 374 LEDs indicadores de valores excesivos. ........................................................................684
Figura 375 LEDs indicadores de valores insuficientes ...................................................................684
Figura 376 Información sobre los resets acontecidos en el prototipo. .............................................685
Figura 377 Indicadores del estado del módulo ADC del DSP. ........................................................686
Figura 378 Botones de refresco de indicadores de estado y de reinicio del protptipo. ....................686
Figura 379 Primera pestaña de parámetros analógicos dentro del panel de control. .......................688
Figura 380 Mensaje emergente al pulsar el botón ― Enviar‖ de la seción ― Errores en los sensores‖.
.........................................................................................................................................690
Figura 381 Vista de la sección dedicada a la semiventana de histéresis. .........................................690
Figura 382 Mensaje de advertencia al querer enviar una histéresis al prototipo. ............................691
Figura 383 Segunda pestaña de parámetros analógicos dentro del panel de control. ......................693
Figura 384 Pestaña de valores relacionados con la programación del DSP dentro del panel de
control. .............................................................................................................................694
Figura 385 Pregunta al seleccionar el comando CA. .......................................................................699
Figura 386 Advertencia al seleccionar un comando de accesio a memoria. ....................................702
Figura 387 Señalización de rango de direcciones correcto. .............................................................706
Figura 388 Señalización de rango de direcciones incorrecto. ..........................................................706
Figura 389 Diálogo para seleccionar el nº de onda a consultar. .......................................................708
Figura 390 Mensaje de advertencia al seleccionar el comando MC. ...............................................711
Figura 391 Ventana de diálogo para seleccionar los nuevos patrámetros de comunicación del
prototipo. ..........................................................................................................................711
Figura 392 Mensaje de confirmación del envío del comando MC. .................................................711
Figura 393 Mensaje informativo de los parámetros de la corriente de fase de consigna. ................713
Figura 394 Ventana de diálogo al seleccionar un comando de operación lógica. ...........................714
Figura 395 Mensaje de advertencia al seleccionar el comando RO. ................................................718
Figura 396 Ventana de diálogo para seleccionar el nº de onda programada a modificar. ...............718
Figura 397 Mensaje de advertencia al seleccionar el comando RS. ................................................719
Figura 398 Ejemplo de corriente de consigna, banda de histérersis y corriente absorbida de la red.
.........................................................................................................................................731
Figura 399 Vista general de la interface dedicada a la banda de histéresis. ....................................732
Figura 400 Mensaje al seleccionar el modo manual para la creación de la semiventana de histéresis.
.........................................................................................................................................734
Figura 401 Ejemplo de contenido del archivo ―Se
miventana valores.csv‖. ....................................735
Figura 402 Ejemplo de contenido del archivo ―Se
miHistDig.asm‖.................................................736
Figura 403 Transmisión de un carácter (bits en orden temporal.) ...................................................738
Figura 404 Transmisión multinivel de datos. ...................................................................................739
Figura 405 Lectura de un bit por parte del receptor, con un reloj interno a una frecuencia cuatro
veces superior a la tasa de transferencia. .........................................................................739
Figura 406 Transmisión del carácter ‗U‘ según los datos dados. .....................................................740
Figura 407 Conector SUB-D 9 para RS-232. ...................................................................................742
Figura 408 Diagrama de bloques para la interconexión PC – Módem. ...........................................743
Figura 409 Conexión entre un PC y un módem empleando líneas de RS-232. ...............................743
Figura 410 Tipos de modulación de una señal digital. .....................................................................744
Figura 411 Mapeado de memoria de los puertos serie en un PC. ....................................................745
Figura 412 Etapa de recepción (se representan los bits transmitdos por orden temporal comenzando
por la derecha). ................................................................................................................747
Figura 413 Etapa de transmsión (se representan los bits transmitdos por orden temporal comenzando
por la derecha). ................................................................................................................748
Figura 414 Registro IER. ...................................................................................................................749
Figura 415 Registro IIR. ....................................................................................................................750
Figura 416 Registro MCR. .................................................................................................................750
Figura 417 a) Salida de interrupción del módem ; b) Realimentación de la UART ; c) Autobucles de
autodiagnóstico. ...............................................................................................................751
Figura 418 Registro LCR. ..................................................................................................................751
Figura 419 Registro LSR. ..................................................................................................................752
Figura 420 Registro MSR. .................................................................................................................753
Figura 421 Resumen de la evolución de las UART. ........................................................................754
Figura 422 Mejoría en la etapa de transmisión y recepción en la UART 16550. ............................754
Figura 423 Registro FCR. ..................................................................................................................755
Figura 424 Registro SCR. ..................................................................................................................755
Figura 425 Evolución del llenado y vaciado de la memoria de un dispositivo DCE (protocolo XON-
XOFF). .............................................................................................................................757
Figura 426 Par trenzado empleado en la comunicación RS-485. ....................................................757
Figura 427 Circuito 75176 para la adaptación y generación de señales de TTL a RS-485 y viceversa.
.........................................................................................................................................758
Figura 428 Comparación, entre la norma RS-232 y RS-485, de las líneas de comunicación (esta
última emplea señales equilibradas) ................................................................................758
Figura 429 Ejemplo de transmisión de una secuencia de unos y ceros lógicos. ..............................759
Figura 430 Impedancias para evitar reflexiones de la señal. ............................................................759
Figura 431 Adaptación de RS-232 a RS-485 y viceversa. ...............................................................760
Figura 432 Mesa del laboratorio L020 en donde se realizaron las pruebas de programación y de
funcionamiento del prototipo. ..........................................................................................761
Figura 433 Paso 1: Disposición de la placa madre...........................................................................762
Figura 434 Paso 2: Acoplamiento de la placa del DSP a la placa madre. ........................................762
Figura 435 Paso 3: Acoplamiento de la placa de comunicaciones a la placa madre. ......................763
Figura 436 Vista del paso 3. .............................................................................................................763
Figura 437 Vista del paso 3. .............................................................................................................764
Figura 438 Paso 4: Acoplamiento de la placa de acondicionamiento analógico a la placa madre. .764
Figura 439 Vista del paso 4. .............................................................................................................765
Figura 440 Vista del paso 4. .............................................................................................................765
Figura 441 Paso 5: Acoplamiento de la placa de memoria externa de datos. ..................................766
Figura 442 Vista del paso 5. .............................................................................................................766
Figura 443 Vista del paso 5. .............................................................................................................767
Figura 444 Paso 6: Acoplamiento de la placa de memoria externa de programa. ...........................767
Figura 445 Vista del paso 6. .............................................................................................................768
Figura 446 Vista del paso 6. .............................................................................................................768
Figura 447 Vista del paso 6. .............................................................................................................769
Figura 448 Vista del paso 6. .............................................................................................................769
Figura 449 Paso 7: Establecimiento de señales de control antes de su conexión al prototipo (traza
superior: señal simulada de un sensor; traza inferior, señal de reloj). Imagen de la fuente
de alimentación, a la derecha. ..........................................................................................770
Figura 450 Paso 8: Conexión del prototipo a la fuente de alimenatción..........................................771
Figura 451 Placa de características de la fuente empleada para alimentar al prototipo. ..................771
Figura 452 Vista superior del bloque de control del prototipo con: par trenzado azul-negro para la
introducción de la señal de reloj externa, conector Molex de la fuente de alimentación,
conector DB-9 del cable para la comunicación RS-232 con el PC y conector con el
emulador. .........................................................................................................................772
Figura 453 Señales recogidas al conectar la alimentación. Escala vertical: 2V / div; Escala
horizontal: 200 us / div. ...................................................................................................773
Figura 454 Señales recogidas al conectar la alimentación. Escala vertical: 2V / div; Escala
horizontal: 20 us / div. .....................................................................................................773
Figura 455 Señales recogidas al reiniciar el emulador XDS510. Escala vertical: 2 V/div; Escala
horizontal: 200 us/div. .....................................................................................................774
Figura 456 Señales recogidas al reiniciar, por segunda vez, el emulador XDS510. Escala vertical:
2V / div; Escala horizontal: 200 us / div..........................................................................774
Figura 457 Detalle de la anchura de un pulso de reset. Escala vertical: 500 mV / div; Escala
horizontal: 5 us / div. .......................................................................................................775
Figura 458 Presencia de reset aleatorios. Escala vertical: 2 V / div; Escala horizontal: 1 ms / div. 775
3.1.3 Tablas
Tabla 10 Inductancia de fase: Tensiones y derivada de la corriente según el estado de los IGBT y de
sus diodos volantes. .........................................................................................................201
Tabla 11 Valores de la inductancia de fase en función del módulo de la corriente de consigna y
diferentes valores porcentuales de la banda de histéresis respecto a ésta.A la dcha. valores
de la derivada de la corriente de consigna. ......................................................................207
Tabla 12 Valores porcentuales de la anchura de la ventana de histéresis en función del módulo de la
corriente de consigna y diferentes valores de la inductancia de fase. Valores de la
derivada de la corriente de consigna. ...............................................................................210
Tabla 13 Valor eficaz máximo previsible de la corriente de fase en función del módulo de la
consigna y de la inductancia. ...........................................................................................213
Tabla 14 Potencia aparente máxima absorbida en función de la amplitud de la consigna y de la
inductancia de fase ...........................................................................................................215
Tabla 15 Valores de la tensión en los bornes de la inductancia en función del módulo de la corriente
de consigna. .....................................................................................................................217
Tabla 16 Diversos valores eléctricos para la inductancia de 100 mH escogida. ..............................220
Tabla 17 Componentes de protección en la salida de los IGBT y MOSFET. ..................................224
Tabla 18 Componentes de protección en la entrada de los IGBT y MOSFET. ...............................227
Tabla 19 Componentes de protección en serie con los IGBT y MOSFET. .....................................230
Tabla 20 Componentes de la etapa de aislamiento de la corriente de fase. .....................................257
Tabla 21 Tensión de salida de la etapa de aislamiento en función de la corriente instantánea de fase.
.........................................................................................................................................259
Tabla 22 Componentes de la etapa de aislamiento de la tensión de fase. ........................................260
Tabla 23 Tensión de salida de la etapa de aislamiento en función de la tensión instantánea de fase.
.........................................................................................................................................263
Tabla 24 Componentes de las etapas de aislamiento de las tensiones del bus de continua. ............265
Tabla 25 Tensión de salida de la etapa de aislamiento en función de la tensión instantánea del bus
DC (valor absoluto). ........................................................................................................267
Tabla 26 Componentes del circuito controlador del IGBT superior. ...............................................271
Tabla 27 Correspondencia entre los elementos y señales de los circuitos controladores de los IGBT
y de los MOSFET. ...........................................................................................................272
Tabla 28 Componentes del circuito troceador y su controlador.......................................................280
Tabla 29 Datos eléctricos relevantes del circuito troceador. ............................................................280
Tabla 30 Componentes empleados en el circuito supervisor de la fuente ±12Vpot1. .....................292
Tabla 31 Correspondencia entre los elementos y las señales de los diferentes circuitos supervisores
de ±12 V. .........................................................................................................................293
Tabla 32 Componentes empleados en la fuente de tensión ±12Vpot1. ...........................................301
Tabla 33 Correspondencia entre los elementos y señales de las diferentes fuentes de ±12 V. ........301
Tabla 34 Componentes para la indicación de existencia de alimentación en la placa madre. .........323
Tabla 35 Componentes para la supervisión de la fuente V5ctrl. ......................................................326
Tabla 36 Componentes para la supervisión de la fuente ±12Vctrl. .................................................328
Tabla 37 Componentes del circuito de reloj del DSP. .....................................................................337
Tabla 38 Componentes para la activación de la marcha y el paro. ..................................................340
Tabla 39 Componentes para la activación del reset. ........................................................................343
Tabla 40 Previsión de la validez de la protección zéner en una entrada analógica del DSP. ..........346
Tabla 41 Resumen del comportamiento de los circuitos posibles para tratar la temperatura del
radiador. ...........................................................................................................................350
Tabla 42 Características de diferentes termistores estudiados. ........................................................350
Tabla 43 Componentes de la etapa del circuito sensor de la temperatura del radiador. ..................351
Tabla 44 Resistencia, tensión de salida y potencia disipada por cada uno de los cuatro termistores
estudiados para el circuito de la Figura 186 a). ...............................................................352
Tabla 45 Resistencia, tensión de salida y potencia disipada por cada uno de los cuatro termistores
estudiados para el circuito de la Figura 186 b). ...............................................................353
Tabla 46 Resistencia, tensión de salida y potencia disipada por cada uno de los cuatro termistores
estudiados para el circuito de la Figura 186 c). ...............................................................354
Tabla 47 Resistencia, tensión de salida y potencia disipada por cada uno de los cuatro termistores
estudiados para el circuito de la Figura 186 d). ...............................................................355
Tabla 48 Tensión de salida normalizada del circuito acondicionador en función de la tª del radiador
(Vcc = +12 V). .................................................................................................................360
Tabla 49 Algunas características del termistor B57863S0302 de Epcos y valores de resistencia y
tensión estudiados. ...........................................................................................................361
Tabla 50 Resistencia, tensión de salida y potencia disipada por el termistor NTC empleado para la
medición de la tª ambiente para los casos del circuito de la Figura 191. ........................362
Tabla 51 Valores de la tensión normalizada de salida del circuito acondicionador de la tª del
ambiente (Vcc = +5 V). ...................................................................................................364
Tabla 52 Componentes del circuito regulador de +5 V. ..................................................................372
Tabla 53 Componentes del circuito regulador de +2‘5 V. ...............................................................376
Tabla 54 Correspondencia entre los elementos de las etapas de seguimiento de la corriente de fase,
de la tensión de fase y de las tensiones del bus de continua. ...........................................377
Tabla 110 Desfase de corriente correspondiente al equipo esclavo en función de su dirección y la del
maestro. ............................................................................................................................636
Tabla 111 Comandos programados en la interface de usuario.........................................................696
Tabla 112 Valores de tensión empleados en el protocolo RS-232. ..................................................741
Tabla 113 Líneas de un conector DB 9 para RS-232. ......................................................................742
Tabla 114 Direcciones de ubicación de los puertos serie y de las variables de tiempo expirado en el
PC. ...................................................................................................................................746
Tabla 115 Registros accesibles de la UART INS 8250. ..................................................................746
Tabla 116 Velocidades de trabajo de la UART 8250.......................................................................749
Al menos que se indique lo contrario, para los cálculos se tomará una temperatura ambiente
constante de 25º C y una altitud de operación sobre el nivel del mar.
Las figuras que se recogen en el presente documento que hayan sido tomadas de las hojas de
características de los componentes pueden haber sido modificadas para una mejor comprensión
de la explicación de los circuitos. Si se desea ver las figuras originales, se deberá recurrir a los
documentos recogidos en la bibliografía.
Cálculo
La Figura 69 servirá como base: se ha representado la evolución de la corriente dentro de la
banda de histéresis para una consigna ascendente, descendente y horizontal. Se ha considerado que,
al ser pequeño el tiempo de recorrido, la corriente evoluciona en forma de una línea recta (ejemplos
simplificados de la evolución de la corriente de fase se pueden ver en la Figura 70). La
nomenclatura empleada es:
: Ángulo de la corriente ascendente.
: Ángulo de la corriente descendente.
: Ángulo de la corriente de consigna.
tA: Tiempo en recorrer la corriente ascendente el espacio existente entre el límite de
histéresis inferior y el superior.
tB: Tiempo en recorrer la corriente descendente el espacio existente entre el límite de
histéresis superior y el inferior.
TTR: Periodo de la corriente de fase dentro de la banda de histéresis (denominado
también periodo de rizado o periodo de conmutación del los IGBTs). Corresponde a
la suma de tA y tB.
H: Amplitud de la banda de histéresis.
El valor tg() se corresponde con la derivada de la corriente de fase de consigna (puede ser
mayor, igual o menor que cero).
a) b)
c)
Figura 69 Evolución de la corrriente de fase dentro de la banda de histéresis.
diF
tg dt 0
diF
(ec. 16) tg 0
dt
diFC
tg dt
a) Consigna senoidal.
b) Consigna triangular.
c) Consigna cuadrada.
Figura 70 Ejemplos simplificados de la evolución de la corriente de fase para diferentes ondas de consigna.
gb t B
bf t A
(ec. 17)
gf TTR
Figura 71 Corriente de fase, banda de
histéresis y triangulación. cd H
Se procede a calcular el tiempo de subida tA. De los triángulos cfb y dfb se tiene que:
cf cd df cd bf tg
(ec. 18) bf
tg tg tg
cd
(ec. 19) bf
tg tg
H
(ec. 20) tA
tg tg
(ec. 22) eg cf bf tg
(ec. 23)
ea ec tg gb bf tg
Como
(ec. 24) eg ea ag
bf tg tg cd
(ec. 26) gb
tg tg 180 tg tg
H
(ec. 27) tB
tg tg
1 1
(ec. 28) TTR t A t B H
tg tg tg tg
Los valores tg() y tg() vendrán impuestos directamente por la inductancia de fase, tal y como
se verá más adelante. Por otro lado, el valor tg() está ligado a la forma de onda de la corriente
de consigna, por lo que la corriente real tardará más o menos tiempo en alcanzar los límites
superior e inferior de la histéresis en función de la misma.
El valor del tiempo de muestreo, TS, deberá ser menor que tA o tB para tener el control de la
corriente de fase.
Cuanto mayor sea el crecimiento o el decrecimiento de la corriente (derivadas), menor será el
tiempo de subida o el de bajada, respectivamente.
Los valores numéricos mínimos de tA, tB y TTR se calculan más adelante y se escriben en las
ecuaciones (ec. 57) y (ec. 58).
Casos particulares
Las expresiones (ec. 20) y (ec. 27) son sólo válidas cuando se cumple con (ec. 29). Para que
se vea más claro, las expresiones (ec. 30) y (ec. 31) reflejan el signo de tA y tB en función de los
valores relativos entre tg(), tg() y tg():
Si los tiempos de ascenso y de descenso son positivos, los resultados son coherentes
(Figura 69 a y b): la corriente de fase termina cortando al límite superior (para la
corriente ascendente) o inferior (para la corriente descendiente) de la banda de
histéresis, es decir, hay convergencia entre ellas (la corriente de fase es más rápida que
la de consigna).
Si los tiempos de ascenso y de descenso son negativos, el resultado no es coherente
(Figura 72 a y b): la corriente de fase nunca cortaría al límite superior (para la
corriente ascendente) o inferior (para la corriente descendente) de la banda de
histéresis, es decir, hay divergencia entre ellas (la corriente de fase no es capaz de
seguir a la de consigna).
Si los tiempos de ascenso y de descenso son infinitos, significa que la corriente de fase
evoluciona paralela a la de consigna (Figura 72 c y d), por lo que nunca se cortarían.
tg tg
(ec. 29)
tg tg
Si tg tg t A 0
(ec. 30) Si tg tg t A
Si tg tg t 0
A
Si tg tg t B 0
(ec. 31) Si tg tg t B
Si tg tg t 0
B
a) b)
c) d)
73 muestra inicialmente qué tipo de transistor emplear dependiendo de los dos primeros parámetros,
habiendo una zona, la señalada con interrogaciones, donde encajarían ambos.
En el presente proyecto, se emplearon tanto los IGBT como los MOSFET: los primeros para
controlar la corriente de fase y los segundos para controlar la tensión en el bus de continua. Se debe
decir que no ha habido razón eléctrica alguna de peso respaldada por algún estudio previo que haya
determinado el porqué emplear unos y otros. La razón de su presencia fue mucho más práctica: su
disponibilidad en la Universidad. Si habría que seguir estrictamente la anterior figura, habría que
haber escogido a los IGBT para las dos labores mencionadas, pues la frecuencia de trabajo y tensión
de corte máximos son, respectivamente, de 22‘422 kHz (fTRmáx) y 764‘408 V (VDCfe + VFefMáx = 425
V + √2·240).
Los valores de los elementos de protección son sólo válidos para los transistores seleccionados
y bajo las condiciones de funcionamiento fijadas para este prototipo. En caso de variar alguna
de estas premisas, se deberán revisar los cálculos aquí expuestos.
Cres Cgc
(ec. 34)
VceEsp
(ec. 35) C gc 2 C resEsp
VceOff
VceEsp
(ec. 36) C oes 2 C oesEsp
VceOff
significando el subíndice Esp el valor especificado por el fabricante y el subíndice Off el valor de la
aplicación a desarrollar:
CoesEsp y CresEsp: Capacidades de salida y reversa, respectivamente, aportadas por el
fabricante bajo sus propios ensayos.
Protección en la salida
Se menciona como ― salida‖ de un transistor a los terminales colector y emisor o drenador y
surtidor, según sea el caso, y a la corriente y tensión que tienen que soportar.
(ec. 38) PR f C V 2
3.2.2 El convertidor DC / AC
di F di v vA
(ec. 41) v A v F v L v F LF F F
dt dt LF
T1 T2 D1 D2 VA vL vF v A diF dt
OFF OFF OFF OFF vF 0 0
OFF OFF ON OFF
VDCfe VDCfe - vF (VDCfe - vF) / LF
ON OFF OFF OFF
OFF OFF OFF ON
-VDCfe -VDCfe - vF (-VDCfe - vF) / LF
OFF ON OFF OFF
X X ON ON
ON ON X X
No es posible
ON X ON X
X ON X ON
Tabla 10 Inductancia de fase: Tensiones y derivada de la corriente según el estado de los IGBT y de sus diodos
volantes.
(ec. 43)
di F VDCfe 2 VFefMáx 425 339' 411 764'411
A/s
dt LF LF LF
(ec. 45)
di F VDCfe 2 VFefMáx 425 339' 411 85'588
A/s
dt LF LF LF
Cuanta más pequeña sea la inductancia de fase, más rápidamente crecerá o decrecerá la
corriente de fase.
4 I 1
(ec. 47) f t senn 0 t
n 1 n
n impar
siendo
I: Módulo de la onda cuadrada de corriente.
n: Número del armónico.
: Pulsación angular de la onda original (armónico fundamental).
t: Tiempo.
f 0: Frecuencia de la onda original (armónico fundamental).
La derivada de la anterior ecuación es:
d 4 I 0
(ec. 48) f t cosn t 8 I f cosn 2 f t
0 0 0
dt n 1 n 1
n impar n impar
en la que se observa que el módulo de la misma es constante para todos los armónicos: esta es la
máxima derivada que puede haber en la corriente de consigna. La frecuencia del armónico
fundamental coincide con la de la red eléctrica (fred). Por lo tanto, para cada módulo de la corriente
de consigna IFC:
H H
(ec. 50) t Amín
tg máx tg mín VDCfe 2 VFefMáx
8 I FC f red
LF
H H
(ec. 51) t Amín
764'411
764'411
s
8 I FC 50 400 I FC
LF LF
H H
(ec. 52) t Bmín
tg máx tg mín VDCfe 2 VFmáx
8 I FC f red
L
F
H H
(ec. 53) t Bmín s
764'411 400 I 764'411
400 I FC
LF
FC
LF
H
(ec. 54) t Amín t Bmín
VDCfe 2 VFmáx
8 I FC f red
LF
H
(ec. 55) t Amín t Bmín
764'411
s
400 I FC
LF
y hace que el periodo mínimo del rizado de la corriente dentro de la banda de histéresis valga:
2 H
(ec. 56) TTRmín t Amín t Bmín
764'411
s
400 I FC
LF
Los tiempos mínimos se determinan en función del tiempo de muestreo. En efecto, el control
de la evolución de la corriente de fase viene ligado directamente por la velocidad con la que el DSP
es capaz de muestrear su señal. En este proyecto, se ha considerado que el tiempo de subida y de
bajada mínimos sean iguales al tiempo equivalente de dos muestras, esto es:
H
(ec. 59) 2 TS
VDCfe 2 VFmáx
8 I FC f red
LF
Y sustituyendo valores:
H
(ec. 60) 22'30 10 6
764'411
400 I FC
LF
Una vez instalada en el circuito, el valor de la inductancia no se puede cambiar. Esto significa
que, cuando el usuario programe un determinado módulo, el programa de control tendrá que
ajustar automáticamente la anchura de la banda de histéresis para cumplir con la expresión
anterior.
.5 Tablas y gráficos
Para tener una impresión de qué valores tomar de H y de LF se creó, a partir de (ec. 60), la
Tabla 11 y, de ella, la Figura 79 a la Figura 81.
En la tabla se presenta el valor de la inductancia en función del módulo de la corriente
de consigna (columna de la izquierda) y el valor porcentual, respecto al mismo, de la
banda de histéresis (fila superior). La columna de la derecha refleja el valor máximo
de la derivada de la consigna de la corriente, según (ec. 49). Los valores se encuentran
coloreados en una escala que va desde el verde (menor valor) hasta el rojo (mayor
valor) para una mejor visualización.
La Figura 79 representa, en 3D, la relación entre la inductancia, la banda de histéresis
en valor porcentual respecto al módulo de la consigna y a esta misma. Se aprecia que
cuanto más estrecha sea la banda de histéresis y más bajo el módulo de la consigna,
hará falta una mayor inductancia para conservar el tiempo de subida y bajada mínimos
establecidos en (ec. 57).
La Figura 80 y la Figura 81 son unas vistas de los dos perfiles de la anterior gráfica
conservando en el eje vertical la inductancia:
a. En el eje de abscisas de la primera figura se presenta el valor porcentual de la
banda de histéresis respecto al módulo de la corriente de consigna. Las
diferentes curvas se obtienen a partir de varios módulos de esta última.
b. En el eje de abscisas de la segunda figura se presenta el valor del módulo de la
corriente de consigna. Las diferentes curvas se obtienen a partir de varios
valores porcentuales de la banda de histéresis respecto a aquélla.
1200
1100
1000
900
800
700
L [mH]
600
500
400
300
200
100
0
2,5
7,5
15
25 Módulo [A]
H [%] 35
Figura 79 Gráfico 3D: Relación entre el valor de la inductancia de fase, la histérrsis y el módulo de la consigna (I).
1.200
1,00
1.100
2,50
1.000 5,00
7,50
900
10,00
800
700
L [mH]
600
500
400
300
200
100
0
0 2 4 6 8 10 12 14 16 18 20 22 24 26 28 30 32 34 36 38 40 42
H [%]
Figura 80 Valor de la inductancia en función del valor porcentual de la histéresis para diferentes módulos de la
consigna (en A).
1200
2,5
1100
7,5
1000 15
900 25
40
800
700
L [mH]
600
500
400
300
200
100
0
0 1 2 3 4 5 6 7 8 9 10 11
I [A]
Figura 81 Valor de la inductancia en función del módulo de la consigna para diferentes valores de histéresis (en %) .
180
160
140
120
100
H [%]
80
60
40
20
0
1,00
1,25
1,50
1,75
2,00
2,25
2,50
2,75
3,00
3,25
3,50
3,75
4,00
4,25
4,50
4,75
5,00
5,50
5,75
6,00
6,25
6,50
7,00
L [mH]
7,50
8,00
8,50
9,00
9,50
10,00
Figura 82 Gráfico 3D: Relación entre el valor de la inductancia de fase, la histéresis y el módulo de la consigna (II).
200
1,00
175 2,25
4,75
150 7,50
10,00
125
100
H [%]
75
50
25
0
0 25 50 75 100 125 150 175 200 225
L [mH]
Figura 83 Valor porcentual de la histéresis en función de la inductancia y el valor del módulo de la consigna (en A).
180
10
160
39
140 100
150
120 220
100
H [%]
80
60
40
20
0
0 1 2 3 4 5 6 7 8 9 10 11
I [A]
Figura 84 Valor porcentual de la ventana de histéresis en función del módulo de la consigna y el valor de la
inductancia (en mH).
2
(ec. 61) 2 H
I FefMáx I FC
2 2
El valor eficaz total de una onda cualquiera f(t) es igual a la raíz cuadrada de la suma del
cuadrado del valor eficaz de la componente alterna (fefAC) más el cuadrado de la componente
continua (fDC): f efTot f efAC
2 2
f DC .
Para simplificar, en la (ec. 61) se ha considerado que la consigna es una onda cuadrada de
amplitud IFC con un valor medio nulo o una componente continua de la misma amplitud
(valores eficaces equivalentes). A la misma, se ha superpuesto un rizado senoidal con un valor
pico a pico igual a la banda de histéresis H.
14
12
IefMáx [A]
10
Módulo [A]
L [mH]
Figura 85 Gráfica 3D: Valor eficaz máximo de la corriente de fase en función del valor de la consigna y de la
inductancia de fase.
14
13 10
100
12
220
11
10
9
8
Valor eficaz [A]
7
6
5
4
3
2
1
0
0 1 2 3 4 5 6 7 8 9 10 11
Consigna [A]
Figura 86 Valor eficaz máximo de la corriente de fase en función de la consigna para diferentes inductancias (en mH).
3.250
10
3.000
100
2.750 220
2.500
2.250
2.000
Potencia aparente [VA]
1.750
1.500
1.250
1.000
750
500
250
0
0,00 1,00 2,00 3,00 4,00 5,00 6,00 7,00 8,00 9,00 10,00 11,00
Consigna [A]
Figura 87 Potencia aparente máxima absorbida en función de la amplitud de la consigna y de la inductancia de fase
(en mH).
900
800
700
600
500
400
VL [V]
300
200
100
0
1,00
1,50
2,00
2,50
3,00
3,50
4,00
4,50
5,00
5,75
6,25
7,00
Módulo [A] 180 220
8,00
68 100 120 150
9,00
10 27 39 47
10,00
800-900 700-800 600-700 500-600 400-500
L [mH]
300-400 200-300 100-200 0-100
Figura 88 Valor de tensión acontecido en la inductancia de fase en función de su valor y del módulo de la corriente.
900
1,00
800 2,25
4,75
700 7,50
10,00
600
500
VL [V]
400
300
200
100
0
0 25 50 75 100 125 150 175 200 225
L [mH]
Figura 89 Valor de la tensión en la inductancia en función de ella misma y para cada valor del módulo de la consigna
(en A).
900
10
800 39
100
700 150
220
600
500
VL [V]
400
300
200
100
0
0 1 2 3 4 5 6 7 8 9 10 11
I [A]
Figura 90 Valor de la tensión en la inductancia en función del módulo de la consigna y para cada valor de aquélla (en
mH).
No se encontró una inductancia comercial del valor planteado para soportar las corrientes de
fase previstas, por lo que o bien habría que encargarla a un fabricante de bobinas o bien
fabricarla en el laboratorio. Se recomienda que la correrinte que deba soportar sea, al menos, un
20 % superior al expuesto en la citada tabla, esto es, unos 12’74 A.
IFC [A] H [%] IEFMÁX [A] I'MÁX [A/S] SMÁX [VA] VLMÁX [V]
1,00 17,94 1,06 400 254,56 40,00
1,25 14,53 1,33 500 318,20 50,00
1,50 12,26 1,59 600 381,84 60,00
1,75 10,63 1,86 700 445,48 70,00
2,00 9,42 2,12 800 509,12 80,00
2,25 8,47 2,39 900 572,76 90,00
2,50 7,71 2,65 1.000 636,40 100,00
2,75 7,09 2,92 1.100 700,04 110,00
3,00 6,57 3,18 1.200 763,68 120,00
3,25 6,14 3,45 1.300 827,32 130,00
3,50 5,76 3,71 1.400 890,96 140,00
3,75 5,44 3,98 1.500 954,60 150,00
4,00 5,15 4,24 1.600 1.018,23 160,00
4,25 4,90 4,51 1.700 1.081,87 170,00
4,50 4,68 4,77 1.800 1.145,51 180,00
4,75 4,48 5,04 1.900 1.209,15 190,00
5,00 4,30 5,30 2.000 1.272,79 200,00
5,50 3,99 5,83 2.200 1.400,07 220,00
5,75 3,86 6,10 2.300 1.463,71 230,00
6,00 3,73 6,36 2.400 1.527,35 240,00
6,25 3,62 6,63 2.500 1.590,99 250,00
6,50 3,51 6,89 2.600 1.654,63 260,00
7,00 3,33 7,42 2.800 1.781,91 280,00
7,50 3,16 7,95 3.000 1.909,19 300,00
8,00 3,02 8,49 3.200 2.036,47 320,00
8,50 2,90 9,02 3.400 2.163,75 340,00
9,00 2,79 9,55 3.600 2.291,03 360,00
9,50 2,69 10,08 3.800 2.418,31 380,00
10,00 2,60 10,61 4.000 2.545,59 400,00
Tabla 16 Diversos valores eléctricos para la inductancia de 100 mH escogida.
.1 IGBT
Los transistores IGBT que se tuvieron en cuenta en el diseño fueron del modelo
IRG4PH40UD2-E de International Rectifier [32], los cuales poseen las siguientes características
principales:
Elevada tensión colector-emisor: Capaz de soportar hasta 1.200 V, aguanta más que
suficiente la tensión entre sus terminales en el estado de corte, pues la máxima tensión
posible es 764‘408 V (VDCfe + VFefMáx = 425 V + √2·240 V).
.2 MOSFET
El MOSFET seleccionado fue el IRC840 de International Rectifier [31], un modelo que
estaba disponible en la Universidad y que cumplía con los requisitos necesarios para trabajar en la
aplicación desarrollada. Dichos requisitos se pueden resumir en los mismos puntos que los
expuestos para el IGBT:
Tensión colector-emisor moderada: Es capaz de soportar hasta 500 V, un 17‘64 %
superior al valor del bus de continua (VDCfe, 425 V).
Corriente continua de colector suficiente: Este transistor conduce, de forma continua,
hasta 5‘1 A con una temperatura de la cápsula de 100º C (Figura 95). Se tendrá en
cuenta este valor para seleccionar las resistencias de descarga del bus de continua.
Tensión bipolar en la puerta: El transistor puede ser excitado con una tensión bipolar
de puerta de 20 V absolutos al igual que los IGBT seleccionados.
Diodo volante de protección: Garantiza que el transistor no se dañe ante puntuales
circulaciones de corriente inversas debido a fenómenos inductivos.
Observando la Figura 94, este MOSFET posee una peculiaridad: posee un par de terminales
más que los tres habituales. Los dos terminales extra sirven para medir la corriente de colector que
atraviesa al transistor, pero es una característica que no va a ser aprovechada por haber tenido
diseñado un circuito aparte para ello (dicho circuito se diseñó sin tener en cuenta el tipo de
transistor seleccionado).
.1 Protección en la salida
En la Figura 96 se han tomado los IGBT y los MOSFET del circuito de potencia,
representando a trazos los elementos que no son relevantes para el cálculo de las protecciones. Se
tomará como referencia dicha ilustración para el cálculo de los elementos de protección, cuyos
valores se escriben en la Tabla 17.
IGBT
Para calcular los valores de R y de C necesarios para una buena protección, se debe recurrir a
la hoja de características del IGBT seleccionado, el IRG4PH40UD2-E [32], y obtener de ella la
capacidad de salida Coes, y las condiciones bajo las que se ha obtenido. La Figura 97 contiene su
valor, además de las otras dos capacidades parásitas presentes en el semiconductor y la inductancia
de emisor LE.
El valor medio de Coes bajo el funcionamiento de este prototipo, según (ec. 36), es:
30
(ec. 62) C oes 2 99 1012 39'225 pF
425 2 240
Para una correcta selección del valor de la capacidad, habría que acoplarla en paralelo con el
IGBT correspondiente (entre el colector y el emisor) en el mismo circuito de trabajo y observar
la evolución temporal de la tensión entre sus terminales en condiciones normales de operación
que, normalmente, será oscilante: El siguiente paso sería reajustar el valor de la capacidad hasta
hacer que dichas oscilaciones desaparezcan.
La máxima potencia que debe disipar el resistor de protección es, según (ec. 38), la siguiente:
en donde se ha tomado el valor máximo de la capacidad, dada por su tolerancia, para que el cálculo
sea más restrictivo. En cuanto a su valor óhmico, se obtiene a partir de (ec. 39) y la Figura 97:
L1 Le 100 10 3 13 10 9
(ec. 64) R 52'541 k
Coes 36'225 10 12
Dados estos dos resultados, se decidió tomar una resistencia para R5 y R13 de valor 51 k, 1
W y 5% de tolerancia.
MOSFET
El procedimiento de cálculo de la rama R-C es exactamente el mismo que para los IGBT. En
este caso, se debe consultar la hoja de características del MOSFET IRC840 [31]. La Figura 98
recoge las capacidades parásitas del transistor, además de los valores de las inductancias parásitas
en el drenador y en el surtidor (a diferencia del IGBT, que sólo se aporta la del emisor).
De este modo:
25
(ec. 65) C oes 2 200 10 12 97'014 pF
425
Con este valor obtenido, la capacidad de protección seleccionada fue de 330 pF, unas 3‘4
veces superior. Se seleccionó el condensador cerámico D331K20Y5PL6.J5, de Vishay, con una
tolerancia de ±10% y una tensión máxima de trabajo de 500 V [21].
La resistencia de protección deberá disipar una potencia de:
En cuanto a su valor óhmico, se debe calcular teniendo en cuenta que sólo están presentes las
inductancias parásitas de drenador y de surtidor:
Ld Ls 4'5 10 9 7'5 10 9
(ec. 67) R 11'122
Coes 97'014 10 12
En la rama de los MOSFETs no hay presente inductancia alguna de diseño: Las únicas
inductancias a tener en cuenta son las parásitas que poseen sus terminales. Las resistencias de
descarga R1 y R8 no influyen en el valor final de carga de los condensadores de protección,
pues adquirirán la tensión del bus de continua asociado (Figura 96).
.2 Protecciones en la entrada
La puerta de un transistor de potencia es también susceptible de sufrir daños por sobretensión
en cada conmutación, que pueden ser ocasionados por la corriente instantánea que atraviesa la
capacidad parásita colector-puerta en un IGBT o drenador-puerta en un MOSFET (Figura 74). Ante
este riesgo, es necesario añadir elementos de protección en la entrada de los transistores, los cuales
pueden ser muy variados y más o menos complejos. La Figura 99 muestra los que se han añadido a
los transistores de potencia de la etapa DC/AC: algo sencillo como unos diodos zéner en serie y una
resistencia, ambos entre los terminales de puerta y de emisor o surtidor.
Este valor, multiplicado por la frecuencia, produce corriente eléctrica que, multiplicada por la
tensión zéner, aporta la potencia disipada en dicho diodo:
(ec. 69) PZIGBT f TRmáx QGC VZIGBT f TRmáx CGC VGC VZIGBT f TRmáx CGC VDC VZIGBT VZIGBT
30
(ec. 70) C GC 2 12 10 12 6' 376 pF
425
25
(ec. 71) C GD 2 39 10 12 18' 918 pF
425
Por lo tanto, tomando estos datos y llevándolos a la (ec. 69), la potencia a disipar por cada
zéner es, sin tener en cuenta la caída de tensión directa de su contrario, la siguiente:
(ec. 72) PZIGBT 22'421 103 6'376 10 12 425 13 13 0'766 mW
El cálculo de la potencia disipada por cada diodo zéner ha sido orientativo. En caso de requerir
un estudio más exhaustivo, habría que recurrir a la simulación, pero en la aplicación a
desarrollar no es necesario.
Figura 101 Elementos de protección y de limitación de sobrecorrientes, en serie con cada transistor.
En el IGBT inferior:
2 2
(ec. 74) VefTot VFefMáx VDCfe 240 2 425 2 488'083 V
Multiplicando estos dos valores por 1‘1 como medida de seguridad, se buscará un
fusible que soporte, como mínimo, las siguientes tensiones:
Resistencias de descarga
Las resistencias en serie con cada MOSFET tienen la misión de disipar, en forma de calor, el
exceso de energía almacenada en los condensadores de los troceadores que generan la tensión de los
buses de continua. Su valor depende únicamente de la corriente máxima que puede soportar el
MOSFET asociado, que es de 5‘1 A con una temperatura de la cápsula de 100 ºC (Figura 95).
Tomando este valor como límite, una tensión en el bus de continua de 425 V (VDCfe) y una caída de
tensión de 9 V (Figura 103), la resistencia mínima de drenador a considerar debe ser de:
2
(ec. 77) PRDmín RDmín I Dmáx 81'569 5'12 2'122 kW
Buscando resistencias con estos valores óhmicos y de potencia se decidió tomar, por razones
de precio, dos resistencias de 47 y 1 kW modelo TE1000B47RJ de la marca Tyco
Electronics [29], dispuestas en serie. Esto implica unos valores totales nominales, por cada rama, de
94 y 2 kW.
Cuando el MOSFET se encuentre en el estado de saturación, la corriente de descarga máxima
será, considerando la tolerancia de cada resistor y una caída de tensión aproximada en el mismo de
9 V, la siguiente:
(ec. 79) 2
PDmáx RDmín I Dmáx 47 1 0'05 4'6582 968'959 W
Figura 103 Característica Corriente de colector Vs. Tensión drenador-surtidor del MOSFET.
Se empleó un mismo modelo de controlador de puerta tanto para los IGBT como para los
MOSFET: el HCPL-3120 de Avago [27], del cual se hablará en la página 270. En la Figura 107,
aparecen un par de gráficas en las que se exponen la corriente de salida máxima que podría absorber
o aportar en función de la temperatura del aire que lo rodea. Considerando una temperatura de 50
ºC, la corriente máxima saliente es de 1‘45 A, y la entrante de 1‘84 A. Como sólo se va a emplear
una resistencia de puerta6, para seleccionarla, se tomará la corriente de menor valor como punto de
partida.
6
Habitualmente, un MOSFET o un IGBT poseen unos tiempos de encendido y apagado diferentes. Existe la posibilidad
de controlar a la puerta con un par de resistencias en paralelo, seriada o no cada una por un diodo, para trabajar con los
tiempos de conmutación deseados. Además, los propios controladores de puerta pueden presentar corrientes de salida
asimétricas, esto es, una corriente de salida diferente a una de entrada.
Figura 107 Corrientes, en función de la temperatura. en la salida del controlador de puerta HCPL-3120.
7
Aunque las gráficas posean curvas para tres temperaturas diferentes (-40 ºC, 25 ºC y 100 ºC), los puntos para una
curva de 50 ºC se han obtenido por interpolación.
Figura 108 Tensión de salida en función de la corriente de salida y la tª del controlador de puerta HCPL-3120.
PGtot MOSFET
f TRmáx QG VGS 22'422 103 51 10 9 24 27'445 mW
(ec. 84)
a) b)
Figura 109 Característica de carga en la puerta: Del IGBT IRG4PH40UD2-E (a) y del MOSFET IRC840 (b).
RG 13'359
(ec. 85) PRG PGtot 43'050 10 3 37'444 mW
IGBT
RG RG int 15'359
RG 13'359
(ec. 86) PRG PGtot 27'445 10 3 23'871 mW
MOSFET
RG RG int 15'359
.1 Los transistores Q3 y Q4
bobina posee 192 de resistencia y puede trabajar entre una tensión mínima de 20‘4 V y máxima
de 26‘4 V. Esto implica que las corrientes mínima y máxima son, respectivamente, de 106‘25 mA y
137‘50 mA y son, en definitiva, las que absorba el terminal emisor del transistor. Las tensiones
emisor-colector para dichas corrientes son de 0‘325V y 0‘425V (Figura 114).
por lo que podrá trabajar perfectamente sin alcanzar la unión una temperatura crítica, pues, a 25ºC
de temperatura ambiente y sin radiador, el semiconductor puede disipar 360 mW (Figura 115).
para una corriente de emisor de 100 mA y una de base de 5 mA, valores muy cercanos
a los barajados, por lo que se tomará dicha tensión.
De la Figura 117 y con la corriente de base del transistor Q3, se obtienen las tensiones
colector-emisor y base-emisor de Q4, que son de 40 mV y 700 mV, respectivamente.
La corriente de base de este último es la décima parte de la de colector, esto es, de
0‘531 mA.
Considerando todavía que las fuentes de alimentación están en su valor mínimo y con ayuda
de la Figura 116, las resistencias de base deberán tener un valor de:
Se escogieron los valores normalizados de la escala E24 de 1‘8 k para R17 y 680 para
R18. La potencia se tomó de ¼ de vatio por ser más que suficiente porque, de forma aproximada,
cada resistencia disipará:
Figura 116 Esquema equivalente del circuito de control del relé de conexión a red con
los dos transistores en saturacíon.
.2 El diodo D9
En paralelo con la bobina del relé, se encuentra un diodo volante 1N4001 de Vishay [1], cuyo
objetivo es descargar la energía acumulada en ella para no dañar al transistor Q3 que la controla (en
el momento de la desconexión, tiene lugar una sobretensión peligrosa que hay que eliminar).
.3 El varistor RV1
En el terminal LS2A del relé se ha dispuesto en paralelo un varistor (Figura 111) con el
objetivo de absorber los arcos de tensión que se puedan producir en la apertura del mismo. De esta
forma, se alarga la vida del contacto y, además, se reduce el ruido electromagnético que se pueda
generar [74].
Para estimar la importancia de este elemento protector, el fabricante del relé muestra, en la
Figura 118, la vida útil de un contacto (sin protección) en función de la naturaleza de una carga de
corriente alterna: Considerando una onda de corriente senoidal de valor eficaz 9 A (que es
correspondiente al primer armónico de una onda cuadrada de 10 A de módulo, según (ec. 47)), para
una carga con un f.d.p. de valor unitario, el contacto resistiría unos 28·105 ciclos, mientras que si es
de valor 0‘4, se reduce a algo más de la mitad, 13·105 ciclos. Esta gran diferencia se debe a los
arcos eléctricos ocasionados por el carácter inductivo de la carga: cuanto mayor sea, más agresivo
será dicho arco y menor será la vida útil del contacto. Y es aquí donde el varistor juega un
importante papel: mitigar este fenómeno indeseado.
8
La gráfica contiene un error: las unidades del eje de abscisas son [mA] y no [A].
Figura 118 Relé de conexión a red: Vida útil eléctrica de los contactos en función de la carga AC.
La energía máxima que deberá absorber el varistor será la que almacene la inductancia de fase
L1 cuando el módulo de la corriente de consigna sea el máximo (IFCnom):
1 2
(ec. 93) ERV 1 máx L1 I FCnom
2
1
(ec. 94) ERV 1 máx 0'100 102 5 J
2
No se han tenido en cuenta las inductancias parásitas presentes en el circuito por ser
despreciables frente a la de fase instalada.
3.2.2.7 El radiador
Los transistores de potencia empleados en este proyecto (estos son, los IGBT y los MOSFET)
van a necesitar de un radiador para evacuar el exceso de calor generado durante su funcionamiento
pues, de lo contrario, podría su unión alcanzar una temperatura elevada y destruir el semiconductor.
.1 Premisas
El cálculo del comportamiento térmico de los transistores puede ser bastante complejo porque
depende de su forma de trabajo y de su ubicación en el circuito. En este apartado se tratará de hacer
una aproximación de este fenómeno con el objetivo de dimensionar un radiador adecuado que
abarque a los cuatro citados transistores de potencia. Para ello, se establecerán las siguientes
consideraciones previas restrictivas (Figura 119):
Los cálculos de disipación de potencia se harán exclusivamente por conducción, omitiendo los
relacionados con la convección y con la radiación.
Figura 120 Caídas de tensión colector—emisor del IGBT (izquierda) y directa del diodo volante (derecha).
Se han establecido las temperaturas de la unión del diodo y del MOSFET para que sea posible
obtener unos resultados en los cálculos del circuito térmico.
Se ha establecido la temperatura de la unión del diodo en lugar de la del IGBT por ser aquél el
semiconductor con mayor caída de tensión (y, por tanto, con mayor potencia a disipar). Y se ha
establecido la del MOSFET en lugar de la del IGBT por ser un elemento que forma parte de
otro cometido.
RthjcM RthchM
1ºC/W 0'5ºC/W
TjM = 125ºC TcM = ¿? Th = ¿?
RthjcI RthchI
0'40ºC/W 0'24ºC/W
TjI = ¿? TcI = ¿?
RthjcD RthchD
2'5ºC/W 0'24ºC/W
TjD = 125ºC TcD = ¿?
Ta = 40ºC
Figura 121 Circuito térmico equivalente de los transistores de potencia y el radiador: Datos de partida.
Figura 125 Corrientes de fase, en el IGBT inferior, en el diodo volante superior y en el MOSFET del bus positivo
consideradas para el cálculo del radiador (el eje de ordenadas no está a escala).
Pérdidas en el IGBT
1 a TTRmín
(ec. 95) PI vCE t iC t dt
TTRmín a
siendo a un instante de tiempo cualquiera, TTRmín el periodo de la corriente de fase y vCE(t) e iC(t) la
tensión y corriente en el IGBT, respectivamente. Como una de las premisas establecidas fue que la
tensión colector–emisor es constante, la anterior ecuación queda como:
VCE a TTRmín
iC t dt
TTRmín a
(ec. 96) PI
con VCE de valor 2 V (Figura 120). La geometría de la corriente considerada en el IGBT (Figura
125) permite calcular la integral en un periodo de conducción: basta con obtener el área de un
triángulo y la de un rectángulo:
a TTRmín 1 TTRmín T H
iC t dt Área triángulo área rectángulo H TRmín I Fnom
a 2 2 2 2
(ec. 97)
6 6
1 44'60 10 44'60 10 2'60 6
2'60 10 223 10 A s
2 2 2 2
Por lo tanto, operando con (ec. 96), la potencia que disipará el IGBT es de:
2
(ec. 98) PI 6
223 10 6 10 W
44'60 10
El lector podrá comprobar que la integral de (ec. 96) dividida entre el periodo TTRmín es el
valor medio de la corriente que conduce del IGBT, que es de 5 A, por lo que otra forma aproximada
de calcular la potencia del mismo habría sido:
Pérdidas en el diodo
Observando la Figura 125, se observa que la forma de onda de la corriente del diodo es
simétrica a la del IGBT respecto a un eje vertical, por lo que el cálculo de la potencia que disipará
aquél se calcula de la misma manera: lo único que cambia es la caída de tensión directa, de valor
3‘4 V mencionado más atrás:
Pérdidas en el MOSFET
Por conmutación
Las pérdidas por conmutación son algo que no se pueden evitar cuando se trabaja con
semiconductores y son debido a que no pasan de un estado a otro de forma instantánea: en el
periodo de transición entre ambos el producto v(t) · i(t) es elevado y provoca un exceso de potencia
que se debe tener en cuenta en el diseño de los circuitos térmicos. Dicha potencia se incrementa,
además, cuando lo hace la temperatura de la unión.
La hoja de características del módulo IGBT [32] aporta de forma tabular y con varias gráficas
cuáles son las pérdidas por conmutación existentes en función de la temperatura de la unión, de la
corriente de colector y de la resistencia de puerta. Por ejemplo, se presenta en la Figura 126 una
tabla con las características de conmutación con una temperatura de la unión de 25º C y de 150º C y
con los mismos valores de corriente de colector (21 A), resistencia de puerta (10 ), tensión de
puerta (15 V) y tensión colector-emisor en corte (800 V). En ella se aprecia claramente la influencia
negativa del incremento la temperatura de la unión: para la primera, las pérdidas son de 3‘66 mJ,
mientras que para la segunda son de 6‘22 mJ, un 70% superiores. Se debe hacer notar que dichas
pérdidas son la suma de las que se producen en la conmutación del propio IGBT más las de su
diodo volante.
Las pérdidas por conmutación de la anterior figura no se tendrán en cuenta en el cálculo, pues
corresponden a un modo de funcionamiento diferente al tratado: En su lugar, se considerarán las de
la Figura 127, de valor 2‘6 mJ, obtenidas bajo los siguientes criterios (que no dejan de ser
aproximaciones):
Se ha tomado la curva de 10‘5 A de corriente de colector, valor próximo al nominal
considerado para el cálculo de la temperatura del radiador (10 A).
La temperatura de la unión, aunque se haya dicho con anterioridad que se desconoce
en principio, se ha tomado de 125º C, un valor restrictivo razonable.
La tensión colector-emisor en corte máxima que se prevé en el circuito es de 764‘408
V (VDCfe + VFefMáx = 425 V + √2·240 V), cercana a la que se recoge en la gráfica, de
valor 800 V.
Y que la tensión y resistencia de control de puerta son próximas a las reflejadas en
dicha figura: 12 V y 15 frente 15 V y 10 , respectivamente.
En lo que al presente estudio se refiere, se van a tomar las pérdidas de conmutación del
módulo IGBT (transistor más su diodo volante) considerando que el IGBT inferior y el diodo
superior forman una sola unidad, significando que las pérdidas de conmutación de ambas
(desconocidas por el momento) suman el valor obtenido en la Figura 127. Esto hace que, en la
Figura 121:
PIS PDS
(ec. 102) 2'6 mJ
fTRmáx
siendo fTRmáx la frecuencia de conmutación máxima de los transistores, de valor 22‘422 kHz.
Se debe recalcar que ésta es una simplificación de lo realmente complejo que es el estudio
térmico de un circuito electrónico.
Pérdidas en el MOSFET
T jD
(ec. 103) T jD Th PD PDS RthjcD RthchD
R
thjaD
T jI
(ec. 104) T jI Th PI PIS RthjcI RthchI
R
thjaI
T jM
(ec. 105) T jM Th PM RthjcM RthchM
R
thjaM
Sustituyendo los valores conocidos en las anteriores ecuaciones, éstas quedan, en el mismo
orden, como sigue:
T jI
(ec. 107) T jI Th 10 PIS 0'4 0'24
40
125
(ec. 108) 125 Th 40'41 1 0'5
62
Llevando este resultado a (ec. 106), se obtienen las pérdidas por conmutación del diodo:
Retomando a (ec. 102), se calculan las pérdidas por conmutación del IGBT:
PIS 43'02
(ec. 111) 3
2'6 103 PIS 15'28 W
22'422 10
Nótese que las pérdidas de conmutación del diodo y del IGBT son superiores a las de
conducción en estado permanente. Si desea disminuirlas, una forma posible es cambiando de
modelo del módulo IGBT por otro más adecuado para la forma de trabajar en este circuito. De
ser así, téngase en cuenta que deberán revisarse los cálculos de todos los componentes
asociados y consumos de los mismos.
Con este resultado, se verifica que el IGBT estará a salvo de su destrucción por una
temperatura excesiva. Posee un valor inferior a la del diodo porque su resistencia térmica unión-
cápsula es mucho menor, disipando mejor el calor.
La resistencia térmica radiador-ambiente, valor objetivo de todo este desarrollo, se calcula
como:
Th Ta
(ec. 113) Rthha
T T T
PD PDS jD PI PIS jI PM jM
RthjaD
RthjaI RthjaM
Si no es posible encontrar un radiador con esta baja impedancia térmica, habrá que añadir un
ventilador al mismo.
Figura 128 Foma general del radiador seleccionado para los transistores de potencia.
T jD
(ec. 115) TcD Th PD PDS RthchD 81'31 º C
R
thjaD
T jI
(ec. 116) TcI Th PI PIS RthchI 72'93 º C
R
thjaI
T jM
(ec. 117) TcM Th PM RthchM 86'61 º C
R
thjaM
El circuito térmico, con todos los datos inicialmente disponibles y los obtenidos, queda como
la figura siguiente:
RthjcM RthchM
1ºC/W 0'5ºC/W
TjM = 125ºC TcM = 86'61ºC Th = 67'41ºC
RthjcI RthchI
0'40ºC/W 0'24ºC/W
TjI = 91'23ºC TcI = 72'93ºC
RthjcD RthchD
2'5ºC/W 0'24ºC/W
TjD = 125ºC TcD = 81'31ºC
Ta = 40ºC
Figura 129 Circuito térmico equivalente de los transistores de potencia y el radiador: final.
.1 Motivos de su elección
A pesar de haber muy diferentes integrados en el mercado que hagan la misma función o
algunas más que el ISO122, se lo escogió en la etapa de aislamiento debido a:
- Disponer de varios de ellos en el laboratorio.
- Una aceptable tensión de aislamiento (1.500 VAC mínimo a 60 Hz).
- Poseer un muy buen rechazo a la ganancia en modo aislado, de valor 140 dB
(conocido como IMR, del inglés Isolation Mode Rejection).
- Tener una ganancia muy estable con la temperatura (±10 ppm/ºC), una no
linealidad y un error de ganancia despreciables (±0‘050 % FSR y ±0‘05 % FSR,
respectivamente9).
- Poseer un bajo error de offset en la entrada, de ±50 mV máximo.
- Disponer de una resistencia de entrada elevada (200 k).
- Tener una protección ante un cortocircuito continuo en la salida.
- Poseer un ancho de banda elevado (50 kHz) para las señales que se van a
manipular.
- Y un SR (Slew Rate) adecuado apara la aplicación (2 V/s).
Todos estos parámetros no se tendrán en cuenta a la hora de efectuar los cálculos por
simplicidad y por no ser necesario un estudio riguroso sobre el comportamiento de las señales (al
menos que se indique lo contrario).
.2 Consideraciones previas
Internamente, el amplificador de aislamiento ISO122 (Figura 130) modula y demodula a 500
kHz la señal de entrada para cumplir con el cometido de aislarla galvánicamente de la de salida.
Dicho proceso añade un efecto colateral no deseado: la de superponer a la señal de salida un rizado
9
FSR (Full Scale Range): Los parámetros representados con este porcentaje miden la desviación respecto al fondo de
escala de la tensión de entrada, de ±12‘5 V típicos.
de 20 mV de pico a pico a 500 kHz que es necesario eliminar con un filtro posterior para no inducir
a error en el muestreo de la señal original (en el anexo de cálculos del bloque de control se explica
el diseño de este filtro). Además, se debe añadir una capacidad de 1 F en cada entrada de
alimentación para estabilizarla y evitar que interfiera negativamente en la señal de salida.
Por otro lado, el ISO122 se comporta como un filtro pasa-bajos de primer orden con una
ganancia en continua G la unidad y una frecuencia de corte fc de 50 kHz, siendo su f.d.t., en función
de la variable compleja S, la expresada en (ec. 118) y la gráfica de su módulo la de la Figura 131.
Vout S 2 fc 10 5
(ec. 118) G
Vin S S 2 f c S 10 5
Todas las señales de entrada al ISO122 se reflejarán en la salida con un rizado superpuesto de
20 mV de pico a pico a 500 kHz y, además, con todos sus armónicos superiores a 50 kHz
atenuados con un valor de 20 dB/década.
2'5 2'5
(ec. 120) Rshunt 166'667 m
I Ffe 15
Como se trata de una resistencia de medida, su tolerancia debe ser de precisión (1 %).
Consultando la escala E96, el valor más cercano por debajo es de 165 m. Por otro lado, se calcula
la potencia máxima que debe disipar, teniendo en cuenta que se podría llegar a simular una
corriente de fase continua de amplitud 10 A (IFnom) con un rizado de 0‘26 A pico a pico (Tabla 12):
2 H
2
0'26
2
(ec. 121) PRshunt1 I Fnom Rshunt1 10 2 166'667 10 3 16'668 W
máx
2 2 2 2
2'5
(ec. 123) I Ffe 15'151 A
0´165
IF [A] Mín [V] Nom [V] Máx [V] iF [A] Mín [V] Nom [V] Máx [V]
-15 -2,450 -2,475 -2,500 1 0,163 0,165 0,167
-14 -2,287 -2,310 -2,333 2 0,327 0,330 0,333
-13 -2,124 -2,145 -2,166 3 0,490 0,495 0,500
-12 -1,960 -1,980 -2,000 4 0,653 0,660 0,667
-11 -1,797 -1,815 -1,833 5 0,817 0,825 0,833
-10 -1,634 -1,650 -1,667 6 0,980 0,990 1,000
-9 -1,470 -1,485 -1,500 7 1,143 1,155 1,167
-8 -1,307 -1,320 -1,333 8 1,307 1,320 1,333
-7 -1,143 -1,155 -1,167 9 1,470 1,485 1,500
-6 -0,980 -0,990 -1,000 10 1,634 1,650 1,667
-5 -0,817 -0,825 -0,833 11 1,797 1,815 1,833
-4 -0,653 -0,660 -0,667 12 1,960 1,980 2,000
-3 -0,490 -0,495 -0,500 13 2,124 2,145 2,166
-2 -0,327 -0,330 -0,333 14 2,287 2,310 2,333
-1 -0,163 -0,165 -0,167 15 2,450 2,475 2,500
0 0,000 0,000 0,000 -- -- -- --
Tabla 21 Tensión de salida de la etapa de aislamiento en función de la corriente instantánea de fase.
2,6
2,2
1,8
1,4
1,0
0,6
0,2
vOUT [V]
-0,2
-0,6
-1,0
-1,4
Mín
-1,8
Nom
-2,2 Máx
-2,6
-15 -14 -13 -12 -11 -10 -9 -8 -7 -6 -5 -4 -3 -2 -1 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
iF [A]
se debe emplear un divisor resistivo que haga que dicha tensión esté limitada a 2‘5 V absolutos,
como máximo. Por otro lado, la alimentación del dispositivo en el lado de potencia proviene de la
fuente ±12Vpot1 porque la referencia debe ser la misma que la de la tensión de fase. Las patillas de
alimentación poseen conectadas a ellas una capacidad de 1 F tal y como recomienda el fabricante.
R2
(ec. 125) vin vout vF
R1 R2
R2
(ec. 126) vin 2 VFefFe 2'5 V
máx
R1 R2
R2
(ec. 127) 2'5 6
250 2 R2 7.121'424
10 R2
R2 7'15 10 3
(ec. 128) vout máx 2 VFefFe 6 2 250 2'510 V
R1 R2 10 7'15 10 3
Tal y como se ve, es un valor muy cercano al buscado y que puede ser perfectamente asumido
por el lado de control.
En cuanto a la potencia nominal mínima que deben tener las resistencias, se calcula a
continuación. El valor eficaz máximo nominal de la corriente que circulará a través de la rama R1 -
R2 es:
VFefFe 250
(ec. 129) I R1 máx 248'225 A
R1 R2 10 6 7'15 10 3
La conclusión que se obtiene de estos resultados es que ambas resistencias basta que sean de
¼ de vatio, un valor común fácil de obtener.
2'5
(ec. 133) VFefFe 249'016 V
2 7´099 10 3
R2 máx R2 1 tol
(ec. 134) vout máx vF v F 7'242 10 3 v F
R1mín R2 máx R1 1 tol R2 1 tol
R2 mín R2 1 tol
(ec. 135) vout mín vF v F 6'960 10 3 v F
R1máx R2 mín R1 1 tol R2 1 tol
Los factores que acompaña a vF difieren del factor de (ec. 132) en los siguientes valores
porcentuales:
7'242 103
(ec. 136) vout % máx 100 3
1 2' 014 %
7 '099 10
6'960 103
(ec. 137) vout % mín 100 3
1 1'958 %
7 '099 10
(ec. 138) vout 7' 099 10 3 v F 2' 014% / 1' 958% V
vF [V] Mín [V] Nom [V] Máx [V] vF [V] Mín [V] Nom [V] Máx [V]
-340 -2,366 -2,414 -2,462 20 0,139 0,142 0,145
-320 -2,227 -2,272 -2,317 40 0,278 0,284 0,290
-300 -2,088 -2,130 -2,173 60 0,418 0,426 0,435
-280 -1,949 -1,988 -2,028 80 0,557 0,568 0,579
-260 -1,810 -1,846 -1,883 100 0,696 0,710 0,724
-240 -1,670 -1,704 -1,738 120 0,835 0,852 0,869
-220 -1,531 -1,562 -1,593 140 0,974 0,994 1,014
-200 -1,392 -1,420 -1,448 160 1,114 1,136 1,159
-180 -1,253 -1,278 -1,304 180 1,253 1,278 1,304
-160 -1,114 -1,136 -1,159 200 1,392 1,420 1,448
-140 -0,974 -0,994 -1,014 220 1,531 1,562 1,593
-120 -0,835 -0,852 -0,869 240 1,670 1,704 1,738
-100 -0,696 -0,710 -0,724 260 1,810 1,846 1,883
-80 -0,557 -0,568 -0,579 280 1,949 1,988 2,028
-60 -0,418 -0,426 -0,435 300 2,088 2,130 2,173
-40 -0,278 -0,284 -0,290 320 2,227 2,272 2,317
-20 -0,139 -0,142 -0,145 340 2,366 2,414 2,462
0 0,000 0,000 0,000 -- -- -- --
Tabla 23 Tensión de salida de la etapa de aislamiento en función de la tensión instantánea de fase.
2,6
2,2
1,8
1,4
1,0
0,6
0,2
vOUT [V]
-0,2
-0,6
-1,0
-1,4
Mín
-1,8
Nom
-2,2 Máx
-2,6
-350 -300 -250 -200 -150 -100 -50 0 50 100 150 200 250 300 350
vF [V]
a)
b)
Figura 137 Circuitos de aislamiento de la tensión positiva (a) y negativa (b) del bus de continua.
R5
(ec. 139) vin vout v DCps
R3 R5
R5
(ec. 140) vin VDCfe 5 V
máx
R3 R5
R5
(ec. 141) 5 6
425 R5 11.904'762
10 R5
Consultando la escala normalizada E96 (tolerancia del 1%), se escogió un valor para R5 de
11‘8 k.
La potencia nominal de cada resistencia se calcula a continuación. La corriente máxima
prevista que circulará por la rama R3 – R5 toma un valor de:
VDCfe 425
(ec. 142) I R3 420' 044 A
máx
R3 R5 10 6 11'8 10 3
máx
10 6 420' 044 10 - 6
2
176' 437 mW
máx
11'8 10 3 420' 044 10 - 6
2
2'082 mW
De esta forma, cada resistor puede ser de ¼ de vatio, un valor muy comúnmente usado en
electrónica.
5
(ec. 146) VDCfe 428'743 V
11´662 103
R5máx R5 1 tol
(ec. 147) vout máx v DCps v DCps 11' 895 10 3 v DCps
R3mín R5máx R3 1 tol R5 1 tol
R5mín R5 1 tol
(ec. 148) vout mín v DCps v DCps 11' 434 10 3 v DCps
R3máx R5mín R3 1 tol R5 1 tol
Los factores que multiplican a vDCps en las dos expresiones anteriores difieren del factor de
(ec. 145) en los siguientes valores, en tanto por ciento:
11'895 10 3
(ec. 149) vout % máx 100 3
1 2' 35 %
11'662 10
11'434 10 3
(ec. 150) vout % máx 100 3
1 1' 96 %
11'662 10
vDC [V] Mín [V] Nom [V] Máx [V] vDC [V] Mín [V] Nom [V] Máx [V]
428,0 4,894 4,991 5,109 212,5 2,430 2,478 2,536
425,0 4,859 4,956 5,073 200,0 2,287 2,332 2,387
412,5 4,716 4,811 4,924 187,5 2,144 2,187 2,238
400,0 4,573 4,665 4,774 175,0 2,001 2,041 2,089
387,5 4,430 4,519 4,625 162,5 1,858 1,895 1,940
375,0 4,288 4,373 4,476 150,0 1,715 1,749 1,790
362,5 4,145 4,227 4,327 137,5 1,572 1,604 1,641
350,0 4,002 4,082 4,178 125,0 1,429 1,458 1,492
337,5 3,859 3,936 4,028 112,5 1,286 1,312 1,343
325,0 3,716 3,790 3,879 100,0 1,143 1,166 1,194
312,5 3,573 3,644 3,730 87,5 1,000 1,020 1,044
300,0 3,430 3,499 3,581 75,0 0,858 0,875 0,895
287,5 3,287 3,353 3,432 62,5 0,715 0,729 0,746
275,0 3,144 3,207 3,282 50,0 0,572 0,583 0,597
262,5 3,001 3,061 3,133 37,5 0,429 0,437 0,448
250,0 2,858 2,916 2,984 25,0 0,286 0,292 0,298
237,5 2,715 2,770 2,835 12,5 0,143 0,146 0,149
225,0 2,573 2,624 2,686 0,0 0,000 0,000 0,000
Tabla 25 Tensión de salida de la etapa de aislamiento en función de la tensión instantánea del bus DC (valor absoluto).
5,2
4,8
4,4
4,0
3,6
3,2
2,8
vOUT [V]
2,4
2,0
1,6
1,2
Mín
0,8
Nom
0,4 Máx
0,0
0 20 40 60 80 100 120 140 160 180 200 220 240 260 280 300 320 340 360 380 400 420 440
vbus [V]
Figura 138 Tensión de salida de la etapa de aislamiento en función de la tensión del bus DC (positivo o negativo).
Con lo mencionado en los párrafos anteriores, se determina que la corriente máxima que se
absorben de las fuentes es:
Fuente ±12Vpot1. Alimenta a dos circuitos de aislamiento: el de la corriente de fase y el
de la tensión de fase:
Fuente ±12Vpot2. Sólo alimenta al circuito de aislamiento de la tensión negativa del bus
de continua:
I +12Vpot2 I +Vs1 U 4 7 mA
máx
(ec. 153)
I 12Vpot2 mín I Vs1 U 4 7 mA
Fuente ±12Vpot3. Sólo alimenta al circuito de aislamiento de la tensión positiva del bus
de continua:
I +12Vpot3 I +Vs1 U 2 7 mA
máx
(ec. 154)
I 12Vpot3 mín I Vs1 U 2 7 mA
I 12Vctrl máx I +Vs 2 U 1 I +Vs 2 U 2 I +Vs 2 U 3 I +Vs 2 U 4 I OutMáx U 1 I OutMáx U 2 I OutMáx U 3 I OutMáx U 4
7 mA 7 mA 7 mA 7 mA 250μA 250μA 500μA 500μA 22'5 mA
(ec. 155)
I 12Vctrl mín I Vs 2 U 1 I Vs 2 U 2 I Vs 2 U 3 I Vs 2 U 4 I OutMín U 1 I OutMín U 2 I OutMín U 3 I OutMín U 4
7 mA 7 mA 7 mA 7 mA 250 μA 250 μA 0 μA 0 μA 21'5 mA
Figura 140 Diagrama funcional del HCPL-3120 y algunas condiciones recomendadas de operación.
.1 Cálculo de la resistencia R1
V5 v FW 5 1'52
(ec. 156) R1 348
iFW 0'010
Como esta resistencia no es necesaria que sea de precisión, se recurrió a la escala E24
(tolerancia del 5%) y se escogió un valor de 330 , inferior al calculado para asegurar que la
corriente directa del diodo sea suficiente (con el valor siguiente, de 360 , se estaría muy cerca del
límite inferior de 7 mA recomendado por el fabricante). La potencia nominal basta que sea de ¼ de
vatio, tal y como se demuestra a continuación:
2
(ec. 157) PR1 iFW R1 0'012 330 33 mW
Dmáx
I CCH QG
f DRV
(ec. 158) C1
V
donde:
ICCH Corriente de alimentación absorbida por el controlador por su terminal de
alimentación positivo (patilla nº 5) cuando su salida es un nivel alto. Consultando este
dato en la hoja de características del controlador [27], se sabe que es de 5 mA máximo.
0'75
5 10 3 3
160 10 9
(ec. 159) C1 22'422 10 67'018 F
4'883 10 3
La capacidad a escoger es mejor que sea mayor a la calculada, pues estos elementos suelen
tener bastante tolerancia. Consultando la escala E6 (tolerancia del 20% y empleada para fabricar
algunos condensadores), se obtiene el valor superior más cercano es de 68 F, pero no será
escogido por ser muy ajustado al necesario. Se tomó el siguiente valor, de 100 F: En el peor de los
casos, si la tolerancia hace que el valor sea un 20% inferior, el condensador tendrá un valor de 80
F, cercano al necesario. El condensador escogido con las características citadas fue el
EEUFC1E101S de Panasonic [10], capaz de soportar 25 V.
El mismo procedimiento se ha de hacer para calcular el condensador C5: todos los parámetros
de entrada son iguales que los empleados para el cálculo de C1 en esta aplicación.
0'75
5 10 3 3
102 10 9
(ec. 160) C2 22'422 10 55'140 F
4'883 10 3
Consultando, de nuevo, la escala E6, se visualiza que la capacidad más cercana y superior
sería de 68 F. Como es un valor ajustado (téngase en cuenta la tolerancia, de 20%) y no dista
mucho del valor obtenido para los controladores de los IGBT, se decidió establecerlo también de
100 F [10], para tener dos ventajas: una, mayor capacidad de carga, y dos, facilidad a la hora de
comprar los componentes al reducir la diversidad entre ellos.
Q
(ec. 161) I
t
I +12Vpot2 I CC I CC I CC I CC
U3 U4 C7 C8
máx
hace que la corriente que absorban de aquél se encuentre en fase con la tensión: a esta técnica se la
denomina corrección del factor de potencia (conocida, en inglés, como Power Factor Correction o
PFC). En el mercado se pueden encontrar infinidad de circuitos integrados que realizan esta
función, aparte de obtener una deseada tensión continua en la salida del troceador. Cada controlador
está diseñado para trabajar con un tipo de troceador en concreto: elevador, reductor, inversor…
En la Figura 143 se representa el esquema general de un troceador elevador. Siguiendo este
circuito a modo de ejemplo, existen dos modos de operación de PFC: discontinuo y continuo [67].
De forma breve, se explica en qué consisten:
El modo discontinuo consiste en activar al transistor para que la corriente que
atraviesa a la inductancia crezca hasta un valor determinado y, después, desconectarlo
hasta que se anule, para repetir, así, la misma operación. La corriente media móvil que
se consigue se encuentra en fase con la tensión de la salida del rectificador. No se
suelen emplear para potencias superiores a 300 W.
En cambio, en el modo continuo, el transistor conmuta siguiendo una consigna en fase
con la tensión del rectificador y haciendo que la corriente nunca alcance el valor cero.
La potencia que se puede manejar puede ser muy superior a 300 W.
Figura 145 Esquema de referencia empleado para el diseño del circuito troceador y controlador necesario.
3.2.5.2 Diseño
En los planos P20 y P50 aparecen, respectivamente, el circuito troceador y el circuito
controlador. En la Tabla 28 se reflejan solamente los componentes de la Figura 145 y su relación
con los empleados en los anteriores planos. Si se desean ver todos los demás elementos adicionales
implicados, se han de consultar a éstos.
Termistor NTC1 (P20) Termistor NTC 4 , 9‘5 A, 5‘1 W Anexo 3.3 [44]
Varistor No empleado
entrada filtro
Tabla 28 Componentes del circuito troceador y su controlador.
La siguiente tabla recoge las características eléctricas más relevantes del circuito, obtenidas de
la hoja de cálculo:
SALIDA
Potencia máxima POUT(max) 1.400 W
Tensión mínima VOUTmin 380‘112 V
Tensión nominal VOUT 389‘615 V
Tensión máxima VOUTmax 399‘118 V
Corriente máxima IOUT 3‘50 A
Factor de potencia (plena carga) PF 0‘99 -
Rendimiento 0‘9 -
ENTRADA
Tensión máxima de línea VIN(max) 240 VRMS
Frecuencia mínima fLINE(min) 48 Hz
Frecuencia nominal fLINE(nom) 50 Hz
Frecuencia máxima fLINE(max) 52 Hz
Corriente de línea máxima IIN_RMS(max) 7‘142 A
Potencia máxima absorbida del trafo PIN(max) 1.555‘556 W
Tabla 29 Datos eléctricos relevantes del circuito troceador.
Esta será la potencia aparente que deberá aportar, como mínimo, el transformador que se
emplee para alimentar al troceador.
El varistor RV1
El circuito original de la Figura 145 incluye un varistor en el lado primario del transformador.
Como este último es un elemento externo a la placa diseñada del troceador, se decidió que el
varistor se encontrase en lado secundario del mismo y ya implementado en dicha placa. Su cálculo
se basó en la nota de aplicación [74] recogida en la bibliografía.
La tensión nominal que deberá soportar el varistor es de 240 V, que es la tensión máxima de
salida del transformador. La energía que deberá absorber viene en función de la inductancia y
corriente de magnetización de pico de la máquina, LM e iMp, respectivamente (Figura 146), y se
calcula como:
1 2
(ec. 168) EM LM iMp
2
con
siendo IM la corriente de magnetización, en valor eficaz. Este parámetro se puede obtener, de forma
general, de la Figura 147, en donde se representa gráficamente como un porcentaje de la corriente
nominal del lado primario en función de la potencia nominal y para transformadores con un núcleo
de hierro bajo en silicio. Aunque en la fuente consultada existe otra gráfica más, pero para
transformadores con un núcleo con alta concentración de silicio, no se tomó en cuenta por ser
menos restrictiva que la aquí mostrada (cuando se aumenta el contenido de silicio en el núcleo,
menores son las pérdidas en el mismo). Se escogieron, para el cálculo del varistor, un par de
transformadores: uno con una potencia igual a la calculada en (ec. 167) y otro de 2.000 VA, valor
máximo que, en principio y para hacer los cálculos, se limitaría al usuario para alimentar al circuito
(si no se pone un límite superior, el varistor instalado podría ser insuficiente debido a la cantidad de
XM
(ec. 170) LM
2 f
V1N
(ec. 171) XM
IM
Por otro lado, la corriente nominal del primario I1N del transformador es, en función de la
tensión V1N y la potencia SN nominales, la siguiente:
SN
(ec. 172) I1 N
V1N
Llevando las expresiones de (ec. 169) a (ec. 173) a la ecuación (ec. 168) y desarrollándola, la
energía almacenada por la inductancia de magnetización se puede calcular de la siguiente manera:
k SN
(ec. 174) EM
2 f
0'094 1571
(ec. 175) E M 1571 0'490 J
2 48
0'083 2000
(ec. 176) EM 2000 0'551 J
2 48
Con la capacidad de absorción de energía del varistor escogido, el producto k·SN de (ec. 174)
toma el siguiente valor considerando la frecuencia nominal de la red:
La Figura 148 es la misma que la Figura 147, pero añadida, manualmente, la curva k·SN y en
las unidades %·kVA. Se observa que, aproximadamente, es una línea recta a partir de 9 kVA
porque la corriente de magnetización se vuelve constante y de valor 5%. Su expresión matemática
es tan sencilla como 5·SN. Por lo tanto, se podría conocer la potencia aparente máxima del
transformador del cual el varistor calculado asumiría la energía de magnetización almacenada. En
efecto, primero se hace una conversión de las unidades de (ec. 177) a %·kVA:
270'177 % kVA
SN 54'035 kVA
(ec. 179)
máx
5%
El valor obtenido es muy elevado. Esto implica que se podría conectar al circuito troceador
casi cualquier transformador que pudiere haber en el laboratorio o, incluso, muchos comerciales:
lógicamente, no se empleará un transformador tan grande para alimentar una carga tan pequeña. De
todas formas, el límite superior impuesto de 2.000 VA para hacer los cálculos queda anulado.
El cálculo de la potencia máxima del transformador sirve tan sólo como orientación. El valor
obtenido se sale de la Figura 148, por lo que el razonamiento es válido si la corriente de
magnetización se mantiene constante e igual al 5% para potencias superiores a 13 kVA.
Figura 148 Producto k·SN de un transformador con núcleo de hierro bajo en silicio (línea naranja).
una vez que la tensión de salida sea más elevada que la de la entrada, el diodo no estará activo. En
cuanto a la tensión inversa, soporta 600 V, más que suficiente para la presente aplicación.
Ante el instante inicial de conexión, la corriente de pico que podría originarse desde la línea
sería de 85 A aproximadamente, según la hoja de cálculo, gracias a la limitación impuesta por el
termistor NTC1. Dicha corriente se distribuirá entre la capacidad de entrada C1 y el banco de
condensadores C3 y C4 de la salida, siendo la mayor parte de la misma fluyente hacia estos últimos
debido a su alto valor capacitivo.
La hoja Excel aporta que la máxima potencia que el transistor deberá disipar es de 7‘316 W
con una temperatura de la unión de 125 ºC. Consultando el gráfico Potencia-Corriente del
transistor, expuesta en la Figura 149, se aprecia que el semiconductor podrá perfectamente soportar
dichas pérdidas, pues la máxima potencia es de 38 W a la misma temperatura de la unión, siempre y
cuando se le acople un radiador con una impedancia térmica de 12‘02 ºC/W como máximo.
La hoja Excel, para hacer sus cálculos, necesita la capacidad parásita de salida del transistor.
En la Figura 150 se encuentran la capacidad de entrada y de salida bajo las condiciones ensayadas
por el fabricante, pero no son válidas para las condiciones de trabajo en el circuito. Basándose en la
expresión (ec. 36), la capacidad de salida del MOSFET para la aplicación actual es la siguiente:
100 V
(ec. 180) C oes 2 110 pF 110 pF
400 V
habiéndose considerado que, en el estado de corte y conduciendo el diodo D2, la tensión máxima
drenador-surtidor es de 400 V, valor redondeado tomado de la Tabla 29. Es una coincidencia el que
la capacidad aportada por el fabricante y la calculada sean iguales.
Paralelamente al transistor, se ha instalado una rama R-C para protegerlo ante la energía
evacuada por el inductor L1 en cada conmutación. Las ecuaciones (ec. 37), (ec. 38) y (ec. 39)
ayudarán a su cálculo.
La capacidad C2 debe ser entre dos y cuatro veces la capacidad de salida del MOSFET,
calculada en (ec. 180). Se escogió una de 330 pF.
La potencia que debe disipar el resistor R1 y su valor óhmico son:
L1 2'5 10 3
(ec. 182) R1 4.767'313
Coes 110 10 12
Se seleccionó un resistor de uso general de 4‘7 k, 5%, ¼ W, modelo WP4S-4K7RJA2 del
fabricante Welwyn [57].
La resistencia de puerta R2
La hoja de características del MOSFET especifica que la puerta del transistor posee una
resistencia interna RGint de 2‘2 , la cual habrá que tener en cuenta al seleccionar la externa a
instalar (R2).
La corriente máxima que el dispositivo UCC28019 puede aportar a la puerta de un MOSFET
es de 1‘5 A y la que puede absorber de la misma es de 2 A. Como se va a instalar una sola
resistencia para controlar el estado del transistor, la corriente de 1‘5 A es la más restrictiva, a la que
se le denominará IG. Por otro lado, el controlador suministra una tensión de 10‘5 V de control, a la
que se le llamará VG. Conociendo estos datos, la resistencia R2 ya puede ser calculada. En primer
lugar, se debe cumplir la siguiente relación:
VG
(ec. 184) R2 RG int
IG
La resistencia puerta-surtidor R3
Respecto al condensador C10, se ha añadido para almacenar la carga necesaria que debe ser
transferida al transistor MOSFET cuando sea activado para, así, no solicitar tanta corriente a la
fuente de alimentación de +12 V. Para su cálculo se empleará la expresión (ec. 158), teniendo cada
parámetro el siguiente valor:
ICCH Corriente absorbida por el integrado UCC29019, necesaria para su
funcionamiento. Consultando la hoja de características, su valor es de 10 mA.
Dmáx Ciclo de trabajo del integrado UCC28019. Según la hoja Excel, el valor
máximo es de 0‘222 (DUTY(max)).
fDRV Frecuencia de trabajo del integrado UCC28019. Es fijo y de valor mínimo
61‘7 kHz (hoja de características). Se toma el menor valor porque hace que la
capacidad C10 sea mayor.
QG Carga necesaria a transferir a la puerta del transistor, de valor 64 nC.
V Variación de la tensión en la fuente de alimentación. Se estableció que sea
igual al intervalo de cuantificación Q, es decir, 4‘883 mV.
Con todos estos datos declarados, la capacidad C10 toma un valor de:
Dmáx
I CCH QG 103 0'222 64 10 9
f DRV 61'7 103
(ec. 185) C10 13'844 μF
V 4'883 103
El circuito de Stand-By
Este circuito tiene por función detener el funcionamiento del controlador UCC28019 y, por
ende, del troceador. Es activado desde el microcontrolador a través del conector J2.
Se encuentra conectado entre los terminales VSENSE del integrado y masa, tal y como aconseja
el manual del mismo. Consta de un optoacoplador 4N36 de Fairchild [7] y una resistencia de
polarización R4. El optoacoplador es este modelo y no otro por estar disponible en la Universidad.
La Figura 151 muestra tanto el circuito presente en el manual como el diseñado.
a)
b)
Figura 151 Circuito del control del Stand-By del troceador. a) Recomendación del fabricante. b) Solución adoptada.
El fabricante del optoacoplador indica que la caída de tensión en el diodo emisor (vFW) es de
1‘50 V máximo para una corriente de excitación (iFW) de 10 mA. Como la alimentación del mismo
será a través de una fuente +5 V desde el bloque de control, la resistencia R4 puede ser calculada
fácilmente:
V 5v FW 5 1'18
(ec. 186) R4 382
i FW 10 10 3
V 5v FW 2 5 1'182
(ec. 187) PR 4 37'416 mW
R4 390
.1 El dispositivo TL7757
El elemento encargado de supervisar cada una de las tensiones de alimentación de ±12 V es el
circuito integrado TL7757C de Texas Instruments [53]. En la Figura 166 se muestra el encapsulado
utilizado (tipo TO) y su circuito de aplicación típico. La letra C de su nomenclatura indica que el
rango de temperatura de funcionamiento va desde los 0 ºC hasta los 70 ºC.
Motivos de su elección
Figura 153 Histéresis de entrada en el TL7757C en función de las tolerancias, de su anchura y de su valor central.
Tabla 31 Correspondencia entre los elementos y las señales de los diferentes circuitos supervisores de ±12 V.
Como las ramas resistivas R2-R3 y R5-R6 se calculan exactamente igual y para no ser
repetitivo en los cálculos, sólo se tomará a la primera de ellas como referencia.
La tensión en la entrada del supervisor U8 es, de forma general, la siguiente:
R3
(ec. 191) vin1 V12
R2 R3
siendo V12 la tensión de alimentación de la fuente +12Vpot1. Como las resistencias y la tensión de
activación tienen su tolerancia, se ha de considerar el peor de los casos en sus valores para asegurar
que la interrupción NMI se active siempre que la tensión de alimentación disminuya por debajo de
los +10‘8 V. Teniendo presentes la Figura 167 y (ec. 227), esto ocurrirá cuando:
R3 R3 1 tol
(ec. 192) vH V12 mín V12 mín
mín
R2 R3 mín
R2 1 tol R3 1 tol
siendo tol la tolerancia de las resistencias, que es del 1% por ser de precisión. Tomando a R3 como
de 10 k (un valor elevado para evitar se absorba una corriente importante por la rama), se puede
saber el valor que debe seleccionarse para R2. Operando con la anterior ecuación y substituyendo,
se tiene que el valor nominal de esta resistencia debería ser:
10 10 3 1 0'01
(ec. 193) 4'400 10'8 R2 14.544
R2 1 0'01 10 10 3 1 0'01
Una cosa es el resultado que arrojan unos cálculos y otro es el que se tiene disponible en el
momento del ensamblado de los circuitos. En este caso, el valor de resistencia del que se disponía
fue de 14‘7 k ± 1%. La tensión nominal, mínima y máxima de alimentación que se detectarían
son:
R2 R3 14'7 10 3 10 10 3
(ec. 194) VC 4'55 11'239 V 100 %
R3 nom
10 10 3
Y, para finalizar, las relaciones porcentuales de los anteriores valores respecto al valor
nominal de +12 V son:
Los valores obtenidos anteriormente son válidos para las fuentes +12Vpot2 y +12Vpot3 y también
lo son para las fuentes -12Vpot1, -12Vpot2 y -12Vpot3, pero con signo negativo.
La interrupción Non Maskable Interrupt se activará cuando las fuentes de ±12 V se sitúen entre
el 89‘50 % y el 96‘86 % de su valor nominal.
Debido a que los supervisores de las fuentes de ±12 V pueden enviar una señal de alarma con
una poca variación de tensión en su entrada, se debe tener especial cuidado en diseñarlas, pues
deben ser muy estables.
Escogiendo una resistencia con una tolerancia del 5%, el valor nominal de R1 debería ser:
Como este valor no existe en la escala E24, se tomó el inmediato inferior, 820 para, así,
garantizar que no se alcance la resistencia máxima calculada anteriormente. La potencia nominal de
¼ W es más que suficiente.
Figura 156 Característica VCE – IC del transistor de salida del supervisor TL7757.
Considerando, de nuevo, una tolerancia del 5%, el valor nominal de R4 debería ser de:
R4 máx 1.257'770
(ec. 204) R4 nom 1.197'876
1 tol 1 0' 05
Se tomó una resistencia de 1‘2 k, ¼ W por ser un valor muy cercano al requerido.
V12mín 10'8
I Divisor máx 0'442 mA
(ec. 205)
R2 mín R3mín
14'7 10 10 103 1 0'01
3
Estar disponibles en la
Universidad principalmente.
Tener una tolerancia baja en la
tensión nominal de salida (±2%
en el L7812 y ±4% en el L7912).
Disponer de una elevada
corriente de salida (hasta 1 A en
el L7812 y -1‘5 A en el L7912,
con el radiador adecuado).
Y poseer diversas protecciones
en la salida: cortocircuito (limita
la máxima corriente), térmica
(detiene el funcionamiento en
caso de entregar un exceso de
potencia) y SOA (Safe Output
Area, decrementa la corriente de
salida en caso de producirse un
aumento en la tensión en el
Figura 157 Circuitos típicos de los reguladores de
transistor de salida). tensión L78xx y L79xx y encapsulado TO.
De la Figura 158 se obtiene el rango de
tensión de salida para cada regulador o fuente de 12 V:
a)
b)
Figura 158 Algunas características de los reguladores de tensión L7812(a) y L7912 (b).
Corriente total solicitada a la fuente ±12Vpot3: Es la suma de los resultados de (ec. 154)
y (ec. 166), más la corriente de alimentación del regulador y más la corriente necesaria
para su supervisor de tensión:
Visto que cada una de las fuentes debe aportar una corriente diferente, se determinó
implementar a todas ellas de la misma manera y preparadas para suministrar la máxima de las
previamente calculadas y sobredimensionada un 50% como margen de seguridad y para futuras
ampliaciones de carga, esto es:
.3 Configuración escogida
La Figura 159 muestra el diseño que se ha establecido para la fuente de tensión ±12Vpot1, pero
que es idéntico al de las fuentes ±12Vpot2 y ±12Vpot3 cambiando adecuadamente la referencia de
tensión de 0 V que se encuentra en el lado secundario. La Tabla 32 recoge los componentes de la
primera y la Tabla 33 la correspondencia entre todas ellas.
La configuración consta de un pequeño transformador de aislamiento con dos secundarios,
seguido por un puente rectificador de onda completa y un par de reguladores de tensión (L7812 y
L7912) que obtienen los +12V y -12V requeridos (respectivamente). La energía del lado secundario
se obtiene del lado primario gracias a la conexión de éste con la red eléctrica convencional de 230 V
y 50 Hz. Las tensiones reguladas de salida pueden obtenerse por duplicado fuera de la placa gracias
a un par de conectores.
STrafo 3
(ec. 212) I Fusible 1'5 1'5 31'056 mA 32 mA
TrafoV1Trafo 0'63 230
siendo STrafo la potencia aparente nominal de la máquina, Trafo su rendimiento y V1Trafo la tensión
nominal del primario.
La entrada de los reguladores de tensión requiere ser de corriente continua. Por este motivo,
se dispuso a la salida del transformador un puente rectificador de diodos de oda completa que toma
la tensión suma de los dos secundarios conectados en serie, esto es, 24 V eficaces. El terminal
positivo y el negativo serán referenciados, posteriormente, al punto de unión de dichos secundarios
para obtener una tensión continua de pico de +12√2 V y -12√2 V, respectivamente. Los diodos que
se encargan de la rectificación son del modelo 1N4001 de Vishay [1], con una tensión inversa y
corriente directa suficientes para esta aplicación.
I 12VpotTot
(ec. 213) CEntrada
2 f red Vrizado
siendo el numerador la corriente considerada en (ec. 210), fred la frecuencia de la red eléctrica y
Vrizado el valor pico a pico que se desea dar a la tensión de rizado en los bornes del condensador.
Considerando a este último con una cuantía del 5% sobre 12√2 V, se tiene que:
84'747 103
(ec. 214) CEntrada 0'998 mF
2 50 0'05 12 2
Si se tiene en cuenta que el condensador puede tener una tolerancia de ±20%, la capacidad
anterior se debe corregir a:
0'998 mF
(ec. 215) CEntrada 1'248 mF
1 0'2
que implica un 3‘3 % del valor de pico de la tensión de salida del rectificador (12√2 V).
Hay componentes que dependen de estas fuentes de alimentación que pueden superar, con
creces, los valores de pico de corriente considerados en los cálculos de este apartado como
pueden ser, por ejemplo, los transistores de potencia en su puerta. Aquellas corrientes elevadas
se aportan desde los condensadores especialmente dimensionados en dichos circuitos,
habiéndose diseñado los de las fuentes de ±12 V para las corrientes constantes de suministro.
Respecto a los condensadores de salida, la misma Figura 157 indica sus valores
recomendados, no habiéndose modificado a la hora de montar el circuito. Para el regulador L7812
se escogió el modelo C323C104K5R5TA, 50 V, ±10 %, del fabricante Kemet [42], mientras que
para el L7912 fue el EEUFC1H1R0, 50 V, ±20 %, de Panasonic [10].
10
La hoja de cálculo original fue adaptada para poder añadir comentarios y entender mejor entender el proceso.
OUTPUT: Comentarios
En parámetros de fase, la máxima consigna de corriente que el usuario
puede simular es de 10,61 Arms aprox., lo que implica una potencia
aparente de 2.546'4 VA para una tensión máxima de 240 Vrms. Cada
Maximum Output Power of PFC Stage: POUT(max) 1400 W troceador deberá aportar más de la mitad de dicha potencia (1.273'2 VA)
teniendo en cuenta las pérdidas. El valor aquí expuesto se ha aumentado un
10% respecto al citado valor para compensar las pérdidas y como margen
de seguridad: 1'1 * 1.273'2 = 1.400 VA.
Output Voltage (Note: Must be > VIN(max)): VOUT 400 V Valor absoluto objetivo de la tensión de cada bus de continua
Target Power Factor, VIN(nom), Full Load: PF 0,99 Valor cercano a la unidad para simular una carga resistiva. Valor por defecto.
Predicted Efficiency: 0,9 Valor por defecto.
Maximum Ambient Temperature: TAMB(max) 25 C Valor por defecto. Temperatura máxima estimada en el laboratorio
Maximum Output Current of PFC Stage: IOUT 3,500 A -
INPUT: Comentarios
Minimum Input Voltage from AC Line: VIN(min) 220 VRMS Diez voltios por debajo de la tensión nominal.
Maximum Input Voltage from AC Line: VIN(max) 240 VRMS Diez voltios por encima de la tensión nominal.
Nominal Input Voltage from AC Line (i.e.115 VRMS): VIN(nom) 230 VRMS Tensión nominal en España.
Minimum Line Frequency: fLINE(min): 48 Hz Dos hertcios por debajo de la frecuencia nominal.
Maximum Line Frequency: fLINE(max): 52 Hz Dos hertcios por debajo de la frecuencia nominal.
Nominal Line Frequency (i.e. 50 Hz): fLINE(nom) 50 Hz Frecuencia nominal en España.
Minimum Rectified AC Line Voltage: VIN_RECTIFIED(min) 311,127 V -
Maximum Rectified AC Line Voltage: VIN_RECTIFIED(max) 339,411 V La tensión de salida del troceador deberá ser superior a este valor.
Esta potencia debe tenerse presente para seleccionar el transformador de
entrada al troceador. El valor aquí reflejado corresponde con la potencia
Maximum Input Power Drawn from the Line: PIN(max) 1555,556 W
activa absorbida desde el lado secundario, por lo que habrá que contar con
el f.d.p. previsto del troceador.
Maximum RMS AC Line Current: IIN_RMS(max) 7,142 A -
Maximum Peak AC Line Current, assuming sinusoidal: IIN_PEAK(max) 10,100 A -
Maximum Average AC Line Current, assuming sinusoidal: IIN_AVG(max) 6,430 A -
Minimum Input Fuse Rating: IFUSE 10,713 A Componente escogido: 0217015.MXP, 15A, 250V, acción rápida, Littlefuse
Comentarios
BRIDGE RECTIFIER: Componente escogido: GBU1005, 600V, 10A, rectificador de onda
completa, Multicomp.
Bridge Rectifier Forward Voltage, at IIN_PEAK(max): VF_BRIDGE 1 V Dato del fabricante.
Bridge Rectifier Thermal Resistance, Junction to Case: RJC(Bridge) 2 C/W Dato del fabricante.
Bridge Rectifier Maximum Junction Temperature: TJ(max) 125 C Valor máximo fijado por diseño (valor aportado por el fabricante: 150ºC).
Valor a tener en cuenta para seleccionar el puente rectificador.
Bridge Rectifier Minimum Average Current Rating: IBRIDGE(RATED) 9,645 A
Se encuentra sobredimensionado (50%)
Valor a tener en cuenta para seleccionar el puente rectificador.
Bridge Rectifier Minimum DC Blocking Voltage Rating: VDC_BLOCKING(RATED) 373,352 V
Se encuentra sobredimensionado (10%).
Bridge Rectifier Power Dissipation: PBRIDGE 12,860 W -
Required Heat Sink Thermal Impedance: RHS_AMB(Bridge) 4,776 C/W Anotado en el plano P20, pero no fue seleccionado un radiador comercial.
Comentarios
BOOST DIODE:
Componente escogido: MUR460, 460V, 4A, rápido, OnSemi
Forward Voltage Drop, at IL_PEAK(max),125C VF 1,1 V Dato del fabricante.
Reverse Recovery Charge: QRR 0 nC No conocido.
Boost Diode Maximum Junction Temperature: TJ(max) 150 C Máximo fijado por diseño (valor aportado por el fabricante: 175ºC).
Boost Diode Thermal Resistance, Junction to Case: RJC(Diode) 50 C/W No se pondrá radiador. Resistencia Unión-Ambiente.
Boost Diode Thermal Resistance, Case to Heatsink: RJC(Case_HS) 0 C/W Sin radiador
Boost Diode Conduction Losses: PDIODE(cond) 3,850 W -
Reverse Recovery Losses PREVERSE 0,000 W Es nulo por no concer el parámetro QRR.
Total Boost Diode Losses: PDIODE(total) 3,850 W
Required Heat Sink Thermal Impedance: RHS_AMB(Diode) -17,53 C/W Sin radiador
Comentarios
SWITCHING ELEMENT:
Componente escogido: IPI50R140CP, MOSFET, 550V, 23A, Infineon
VCC Bias Voltage to the UCC28019: VCC 12 V Tensión de las fuentes de potencia diseñadas.
Gate-Source Voltage: VGS 10,75 V Valor a tener en cuenta para seleccionar el resistor de puerta.
Drain-Source RMS Current: IDS_RMS 3,709 A Valor mínimo considerado para selección: 1'2 * 3'709 = 4'45 A.
FET On-Resistance at TJ = 125°C: RDSon 0,32 Dato del fabricante.
FET Gate Charge at VGS: Qg 64 nC Dato del fabricante.
FET Rise Time: tr 14 ns Dato del fabricante.
FET Output Capacitance: COSS 110 pF Valor calculado en el anexo de cálculos del bloque de potencia.
FET Maximum Junction Temperature: TJ(max) 125 C Valor máximo fijado por diseño (valor aportado por el fabricante: 150ºC).
FET Thermal Resistance, Junction to Case: RJC(FET) 0,65 C/W Dato del fabricante.
Gate Drive Losses (actually dissipated in the gate drive circuitry): PGATE 0,045 W -
FET Conduction Losses: PCOND 4,403 W -
FET Switching Losses: PSW 2,913 W -
FET Losses, Total: PFET 7,316 W -
Required Heat Sink Thermal Impedance: RHS_AMB(FET) 12,020 C/W Anotado en el plano P20, pero no fue seleccionado un radiador comercial.
Power Dissipated in RSENSE: PRsense 2,550 W Valor a tener en cuenta para la selección del componente.
IOUT_OVERCURR
Theoretical Output Overcurrent Inception Point: 5,515 A -
ENT
COMPENSATION: Comentarios
Open Loop Transfer Function for Current Loop: -
M1M2 vs VCOMP
2,00
1,80
1,60
1,40
1,20
M1M2
1,00
0,80
0,60
0,40
0,20
0,00
0,00 1,00 2,00 3,00 4,00 5,00 6,00 7,00
VCOMP
Enter a value for VCOMP in Cell C162 that results in M1M2, as shown in Cell C165, to be equal to M1M2, as
calculated and shown in Cell 158. For help in selecting an approriate value, refer to the VCOMP vs M 1M2 chart
below. It may require several iterations before an appropriate value, as indicated on Line 166, is entered.
Enter a Value For VCOMP (entered value must be less than 7): VCOMP 3,8 Valor introducido a tanteo.
Internal Current Loop Gain Factor M1 M1 0,428 -
Internal Voltage Loop PWM Ramp Slope M2 M2 0,647 V/s -
Resultant Product of the Internal Loop Variables: M1M2 0,277 V/s -
VCOMP Estimate is Appropriate -
Non-Linear Gain Voltage Loop Variable M3 M3 0,424 -
Desired Current Averaging Pole Frequency (6.5kHz <fIAVG < 13kHz) fIAVG 9,500 kHz Valor por defecto.
Recommended Value for ICOMP Capacitor: CICOMP 973,574 pF -
Actual Value Used for ICOMP Capacitor: CICOMP(actual) 1000 pF Valor escogido: 1 nF, 100 V.
Resultant Actual Current Averaging Pole Frequency: fIAVG(actual) 9,249 kHz -
40,00 -20,00
-40,00
20,00
-60,00
0,00
-80,00
Phase (degrees)
-20,00
Gain (dB)
-100,00
-40,00
-120,00
-60,00
-140,00
-80,00
-160,00
-100,00 -180,00
-120,00 -200,00
10,00 100,00 1.000,00 10.000,00 100.000,00 1.000.000,00
Frequency (Hz)
Gain Phase
7,00
200,00
6,00
5,00
150,00
Vin (V)
Iin (A)
4,00
100,00
3,00
2,00
50,00
1,00
0,00 0,00
0 10 20 30 40 50 60 70 80 90 100
Vin Iin
80,00 0,00
-10,00
60,00
-20,00
40,00 -30,00
Phase (degrees)
-40,00
20,00
Gain (dB)
-50,00
0,00
-60,00
-20,00 -70,00
-80,00
-40,00
-90,00
-60,00 -100,00
0,01 0,1 1 10 100 1000
Frequency (Hz)
Total Open Loop Gain PWM_PS Gain Total Open Loop Phase
Desired Voltage Loop Crossover Frequency ( fV < 20Hz): fV 10 Hz Valor por defecto.
Open Loop Voltage Gain at Desired fV: GVLdB(fV) -0,040 dB -
Recommended Value for the Voltage Compensation Capacitor: CVCOMP 5,114 F -
Actual Value Used for CVCOMP Capacitor: CVCOMP(actual) 10 F -
60
100
40
20 80
Phase (degrees)
0
Gain (dB)
60
-20
-40 40
-60
20
-80
-100 0
0,01 0,1 1 10 100 1000
Frequency (Hz)
EA Gain Total Closed Loop Gain Total Closed Loop Phase Margin
Pérdidas estimadas en los componentes PPerd 26,95 W Línea añadida para conocer las pérdidas en el circuito.
3.4.1.1 Características
Para poder efectuar cálculos, es necesario conocer algunas características del DSP. Las dos
siguientes figuras han sido tomadas de sus hojas de características.
Figura 163 Resistencia de entrada equivalente de una entrada analógida del DSP.
3.4.1.2 Cálculos
El jumper JP4 no existe como tal: sólo se empleó para separar las pistas de referencia digital de
la analógica para la fabricación de la placa madre.
11
El ciclo máquina del microcontrolador fue establecido en 50 ns, el mínimo posible.
Para mayor seguridad, se pueden escoger los calibres de los fusibles para que las pistas no se
calienten más de 10 ºC. Si, en el transcurso de las pruebas, se observa que el calentamiento es
poco, se podría aumentar el tamaño de los mismos, pero nunca se deberán superar los valores
establecidos para un incremento de 30º C.
Los anteriores cálculos tendrán que ser revisados en caso de que se desee cambiar las
proporciones de corriente suministradas por cada fuente.
Los condensadores C7, C8, C21, C22, C23 y C24, junto con la inductancia L2, no se
instalaron en la placa madre: tan sólo se dejó preparada su ubicación (con sus taladros
correspondientes). Esto es debido a que la fuente externa de alimentación empleada aportaba
unos valores lo suficientemente estables como para no ser necesaria la presencia de los citados
componentes.
La inductancia L1, de valor 22 H, se instaló sin efectuar cálculo alguno: Se siguieron las
indicaciones del tutor del Proyecto, quien señaló que sería suficiente para la aplicación
desarrollada.
V12 v FW 12 1'2
(ec. 217) I D5 I D6 3'941 mA
R16 2.740
V5 v FW 5 1'2
(ec. 218) I D7 3'800 mA
R18 1.000
Se ha considerado que la caída de tensión directa de los LED (vFW) es de 1‘2 V por un valor
típico para este tipo de diodos.
Motivos de su elección
Se escogió este supervisor porque presentaba las siguientes características:
- Precisión: El valor de detección de tensión baja es de 4‘55 V típicos, con un
estrecho margen de tolerancia de ±120 mV (±2‘637 %).
- Sencillez de funcionamiento: Cuando la tensión de entrada cae por debajo de 4‘55
V típicos, en pocos microsegundos se activa la señal de /RESET, la cual es llevada
directamente al sistema de control para que actúe en consecuencia.
Figura 167 Histéresis de entrada en el TL7757C en función de las tolerancias, de su anchura y de su valor central.
La interrupción /PORSET se activará cuando la fuente V5ctrl disminuya por debajo de las
tensiones mínimas reflejadas en cada ventana de histéresis de la Figura 167.
Apoyándose en la Figura 167, los valores nominal, máximo y mínimo de detección de tensión
baja en la fuente V5ctrl son:
Por último, se van a expresar los porcentajes de los valores calculados respecto a la tensión
nominal de la fuente V5ctrl:
La interrupción Power-On Reset se activará cuando la fuente +5Vctrl se sitúe entre el 88% y el
93% de su valor nominal.
La resistencia R6 y el condensador C4
La resistencia R6 se tomó de precisión (escala E96) por no disponer de una de uso general
(escala E24) cuando se montó la placa madre. El condensador C4 que se instaló es de 100 nF,
comúnmente empleado en todas las entradas de alimentación de los circuitos integrados empleados
en el sistema diseñado. A continuación se va a comprobar que, efectivamente, el supervisor U2
activará a /PORSET cuando detecte una tensión baja en la entrada VCC (vin).
Teniendo en cuenta que su salida es un transistor a colector abierto, la máxima corriente que
éste absorberá será cuando la tensión de alimentación sea la máxima que el dispositivo pueda
detectar como baja (VH+ = 4‘65 V, Figura 167) y cuando la resistencia R6 sea mínima, esto es:
VH VH 4'65
(ec. 222) I R6 máx
máx
4'697 mA
máx
R6 mín R6 1 tol 10 3 1 0'01
apreciándose que es un valor muy por debajo del que realmente puede soportar (1/4 de vatio
nominales).
12
En la gráfica aparecen sólo dos curvas: una para una alimentación de 1 V y otra para una de 4‘3 V. Aunque la tensión
de alimentación se haya considerado de 4‘65 V, se aprecia que tomando la curva de de 4‘3 V se está en el lado de la
seguridad, ya que se deduce que se está por encima de la de 4‘65 V. Además, al tomar la zona inicial de las mismas, los
resultados que arrojarían ambas serán prácticamente iguales.
La placa madre contiene instalados, además, dos circuitos supervisores de tensión (de la
fuente ±12Vctrl, nombrados como U2 y U3 y visualizados en la Figura 170) y un conector (J17,
misma figura) al que le llegan las señales de otros tres circuitos supervisores presentes en el bloque
de potencia: Los de las fuentes ±12Vpot1, ±12Vpot2 y ±12Vpot3. Se ha de mencionar, para los
razonamientos posteriores, que todas estas fuentes alimentan a circuitos que tratan a las señales
analógicas de medida procedentes del bloque de potencia.
En este apartado sólo se hablará del diseño de los circuitos supervisores de las fuente de tensión
±12Vctrl. Los relacionados con las fuentes de potencia se encuentran en el anexo de cálculos del
bloque de potencia.
En la Figura 171 puede verse el circuito equivalente acoplado a la patilla NMI: las etapas de
salida de los supervisores TL757C del bloque de control (U2 y U3), los componentes que
intervienen en gobierno de la citada interrupción (las resistencias de polarización R7 y R14 y el
transistor Q1) y las etapas de salida de los supervisores de las fuentes del bloque de potencia
(fototransistores NPN unidos al conector J17 de la Figura 170).
La resistencia R7
La resistencia de polarización R7 se seleccionó del mismo valor y potencia que la resistencia
R6 del supervisor de la fuente +5Vctrl, sólo que su precisión es la de uso general, es decir, de la
escala E24 (5 %).
En este circuito, la diferencia respecto con el supervisor de la fuente +5Vctrl es que hay varios
transistores en paralelo conectados a R7 (Figura 171): La corriente que circulará por ella será
máxima cuando la fuente +5Vctrl se encuentre en su valor nominal, se detecte tensión baja en alguna
de las fuentes ±12Vctrl (del bloque de control o de potencia) y la tolerancia sea la mínima, es decir,
aproximadamente
V5 V5 5
(ec. 224) I R7 nom
nom
5' 263 mA
máx
R7 mín R7 1 tol 1000 1 0'05
No se ha tenido en cuenta la caída de tensión en los transistores por dos motivos: por ser la
corriente de colector pequeña y por provocar, por lo tanto, una caída de tensión colector-emisor
despreciable frente a la de alimentación. En realidad, la corriente será algo menor debido al citado
efecto que, por cierto, habría que calcular obteniendo la característica equivalente de salida cuando
todos ellos se encuentren saturados (peor de los casos): no se ha hecho así porque no es necesario en
esta aplicación, ya que sólo se desea que trabajen como unos interruptores, esto es, en los estados de
corte y saturación, y no como dispositivos que regulen la corriente y tensión a unos valores precisos
(se evita, por ello, complejidad de cálculo).
En cuanto a la potencia a disipar, se puede calcular de forma similar a (ec. 223):
Como las ramas resistivas R9-R12 y R13-R15 se calculan exactamente igual y para no ser
repetitivo en los cálculos, sólo se tomará a la primera de ellas como referencia.
La tensión en la entrada del supervisor U2 es, de forma general, la siguiente:
R12
(ec. 227) vin1 V12
R9 R12
siendo V12 la tensión de alimentación de la fuente +12Vctrl. Como las resistencias y la tensión de
activación tienen su tolerancia, se ha de considerar el peor de los casos en sus valores para asegurar
que la interrupción NMI se active siempre que la tensión de alimentación disminuya por debajo de
los +10‘8 V. Teniendo presentes la Figura 167 y (ec. 227), esto ocurrirá cuando:
siendo tol la tolerancia de las resistencias, que es del 1% por ser de precisión. Tomando a R12
como de 10 k (un valor elevado para evitar se absorba una corriente importante por la rama), se
puede saber el valor que debe seleccionarse para R9. Operando con la anterior ecuación y
substituyendo, se tiene que el valor nominal de esta resistencia debería ser:
10 103 1 0'01
(ec. 229) 4'400 10'8 R9 14.544
R9 1 0'01 10 103 1 0'01
Una cosa es el resultado que arrojan unos cálculos y otro es el que se tiene disponible en el
momento del ensamblado de los circuitos. En este caso, el valor de resistencia del que se disponía
fue de 14‘7 k ± 1%. La tensión nominal, mínima y máxima de alimentación que se detectarían
son:
Típico valor de detección:
R9 R12 14'7 10 3 10 10 3
(ec. 230) VC 4'55 11'239 V 100 %
R12 nom
10 10 3
Y, para finalizar, tal como se hizo con el supervisor de la fuente +5Vctrl, las relaciones
porcentuales de los anteriores valores respecto al valor nominal de +12Vctrl:
Los valores obtenidos anteriormente son válidos para la fuente -12Vctrl, pero con signo
negativo.
La interrupción Non Maskable Interrupt se activará cuando las fuentes ±12Vctrl se sitúen entre
el 89‘50 % y el 96‘86 % de su valor nominal.
Debido a que los supervisores de las fuentes ±12Vctrl pueden enviar una señal de alarma con
una poca variación de tensión de las citadas fuentes, se debe tener especial cuidado en
escogerlas, pues deben ser muy estables.
El transistor Q1 en corte
de varios milivoltios (Figura 169). Lo mismo ocurrirá cuando alguno o todos de los fototransistores
estén saturados.
El transistor Q1 en saturación
El signo negativo se ha añadido por ser un transistor PNP. Al estar el transistor saturado, se
debe aplicar la expresión siguiente respecto a las corrientes que lo atraviesan:
(ec. 236) I E IC I B
De las hojas de características del BC558, se tomó la gráfica que presenta las curvas VBE y
VCE de saturación versus la corriente del colector (Figura 174). En ella, está escrita la condición13
(ec. 237) I C 10 I B
I E 5'263 mA
(ec. 238) I E 11 I B I B 478' 455 A
11 11
13
La gráfica contiene un error tipográfico: donde pone IC = -10·IB debe poner IC = 10·IB.
Llevando este dato a la gráfica de la Figura 174, se obtienen las tensiones de saturación VBE y
VCE:
VBEsat 650 mV
(ec. 240)
VCEsat 85 mV
y, operando:
(ec. 243) VCBsat VCsat VBsat VBsat VCsat VCBsat 0 565 mV 565 mV
Por otro lado, la caída de tensión colector – emisor del transistor de salida de U3 se obtiene
llevando la corriente de base de (ec. 238) con signo positivo a la Figura 169 (transistor NPN), que
resulta ser de unos 7 mV. De esta forma, se obtiene la tensión vout2 mínima (Figura 171):
Por último, sabiendo la diferencia de potencial a la que se verá sometida R14 y la corriente
que la atraviesa, se puede calcular su valor:
El valor más cercano disponible en el laboratorio fue el de 22 k, por lo que ésta fue la que se
instaló en la placa madre. No se recalcularon las corrientes y las tensiones en Q1 porque, al ser una
resistencia de valor cercano al calculado, el transistor seguirá saturado. La potencia nominal basta
que sea de 1/4 W.
Loop), del cual no se hablará en el presente apartado (para ello, consultar documentos
[55] y [72]).
Ambas posibilidades son seleccionadas poniendo un ‗1‘ o un ‗0‘ lógicos a la patilla /OSCBYP.
La Figura 175, tomada de la hoja de características del DSP [55], muestra este par de
configuraciones, además de los valores admitidos de la frecuencia del cristal y de las capacidades
típicas de los dos condensadores si se opta por el segundo de los puntos mencionados. También, en
un párrafo, se aportan algunas de las características eléctricas que debe cumplir: la resistencia
efectiva serie o ESR (Effective Series Resistance) y la potencia máxima, ambas de valor 30 y 1
mW, respectivamente.
Por motivos que se desconocen, después de haber consultado al fabricante del microcontrolador
y de haber realizado diversas pruebas, no se consiguió hacer que el circuito de reloj
funcionase mediante el cristal de cuarzo, solamente fue posible introduciéndole la señal
externa.
En la Figura 176 está dibujado el circuito de reloj empleado en la placa madre, el cual es una
mezcla de las dos anteriores variantes: posicionando el jumper JP6 en un punto o en otro se puede
excitar al DSP con una señal TTL externa introducida a través del conector J16 o bien emplear el
circuito formado por el cristal Y1 y los condensadores C5 y C6. El jumper JP5 direcciona a
/OSCBYP para habilitar un modo u otro (0 V para el primero y +5 V para el segundo). El diodo zéner
D4, de 5‘1 V nominales, protege a la entrada XTAL1/CLK ante una posible sobretensión o polaridad
inversa proveniente del circuito excitador externo.
El cristal Y1 es el modelo A-8.000-18 del fabricante Rami [26], con un encapsulado HC49/U.
La frecuencia de oscilación es de 8 MHz, el ESR de 30 y la capacidad de carga de 18 pF. Los dos
primeros parámetros eléctricos son acordes con los impuestos en la Figura 175, mientras que el
último casi se le aproxima.
El valor de la frecuencia del cristal es dependiente del propio proceso de fabricación (tolerancia
sobre el valor nominal), de la temperatura y del tiempo. No se han tenido en cuenta en los
cálculos por considerárselos despreciables (unas decenas de partes por millón) y por no ser ésta
una aplicación rigurosa con su valor (se trata de un prototipo que trabajará dentro de un
laboratorio).
.1 Los condensadores C5 y C6
Las capacidades que acompañan al cristal no se pueden escoger de cualquier valor, sino que
deben estar dimensionadas acorde a las características del mismo, siendo lo que a continuación se
va a calcular.
C5 C6
(ec. 246) CL Cstray
C5 C6
siendo Cstray la capacidad parásita presente en el circuito, que se suele tomar de unos 5 pF. Los
condensadores C5 y C6 se instalan del mismo valor y son única incógnita en la anterior ecuación,
pues CL se toma de las hojas de características del cristal [26] y es de 18 pF. Por tanto, haciendo
cuentas, estas capacidades deberían ser de:
A la hora de montar el circuito, de este valor no se disponía, así que se instalaron las
capacidades más cercanas, de valor 33 pF. Esto hace que la capacidad nominal de carga total sea de:
33 pF 33 pF
(ec. 248) CL 5 pF 21'5 pF
33 pF 33 pF
difiriendo casi un 19‘4% del valor especificado por el fabricante (18 pF).
Si se considera una tolerancia del 20% en las capacidades, CL podía tener unos valores
máximo y mínimo de:
33 pF 33 pF 1 0'2
2
33 pF 33 pF 1 0'2
2
distanciándose, cada uno, un 15‘35% aproximadamente del valor de (ec. 248). Por lo tanto, se
puede escribir lo siguiente:
a) b)
Figura 178 Circuito del pulsador de marcha (a) y el de paro (b).
Figura 179 Duración mínima del pulso de interrupción externa, con tc(SYS)=100 ns.
Se tomará como nula la resistencia interna de los pulsadores empleados: por un lado, porque se
desconocía en el momento de efectuar los cálculos y, por el otro, para obtener unos resultados
más restrictivos en el caso de que se empleare un mecanismo con una resistencia despreciable.
Para empezar, la ecuación de la tensión de carga del condensador C3 en función del tiempo,
cuando se encuentra inicialmente descargado, es:
(ec. 253) R 3 C3
tW ( INT )
(ec. 254) VILmáx V5 1 exp
mín
donde mín es la constante de tiempo mínima y es la única que se desconoce. De esta última
expresión, la única incógnita es la constante de tiempo que, despejando y operando, es de valor:
1 1
V 0'8
(ec. 255) mín tW ( INT ) ln 1 ILmáx 112 109 ln 1 6'424 107 s
Vcc 5
Una vez conocido este dato, se pueden seleccionar los valores de R3 y de C3. Se toma este
último de 100 nF, por lo que la resistencia mínima debe ser de:
5Vctrl 5
(ec. 257) I máx 0' 778 A
R3 6'424
Esta corriente es nada deseable. Para evitarla, se decidió tomar un valor elevado de R3,
concretamente de 2‘74 k ±1% ¼ W, disponible en el laboratorio. De esta forma, la corriente de
pico estaría limitada a:
5Vctrl 5
(ec. 258) I máx 1'825 10 3 A 1'825 mA
R3 2'74 10 3
lo que provoca que el tiempo transcurrido desde que se accionó el pulsador hasta que el
condensador alcanza la tensión VILMáx sea de:
V 0'8
(ec. 260) tV ln 1 ILmáx 1'387 10-4 ln 1 2' 418 105 s 24'18 μs
C VILmáx
Vcc 5
que, como tal y como se ve, es un tiempo muy superior al valor mínimo tW(INT) especificado por el
fabricante (112 ns, Figura 179), por lo que la selección de la rama R3-C3 (y R2-C2, por tanto) es
correcta.
.2 Las resistencias R4 y R5
Estas resistencias sirven únicamente como protección ante una posible sobrecorriente en caso
de que se programen inadecuadamente las patillas a las que están conectadas: si se establecen como
de salida y se escribe en ellas un ‗1‘ lógico, habría una sobrecorriente en el momento de activar el
pulsador asociado y el riesgo de dañar al DSP. En caso de escribir en ellas un ‗0‘ lógico, la
sobrecorriente tendría lugar al descargarse el condensador correspondiente (si es que se encuentra
cargado).
Al ser programadas las patillas de interrupción como de entrada, la corriente que absorban
será prácticamente nula y no interferirá en la labor de los circuitos diseñados (y no habrá caída de
tensión en las resistencias R4 y R5).
Se escogieron de 1 k y una tolerancia del 1% por estar disponibles en el momento del
ensamblado.
La patilla XINT1 sólo es de entrada, por lo que no le haría falta la resistencia de protección R4:
se instaló pensando que era de entrada/salida como las patillas XINT2 y XINT3. Dicha resistencia
se dejó en el circuito por no afectar al funcionamiento del mismo, pudiendo ser obviada sin
problema alguno.
La patilla /RESET posee una peculiaridad: es de entrada mientras se encuentra inactiva, pero
pasa a ser de salida durante un corto intervalo de tiempo en el momento en el que se activa. La
Figura 181 muestra el tiempo mínimo necesario que debe estar a nivel bajo para que se active y el
tiempo mínimo que permanece en este estado forzado por el DSP [55].
Figura 181 Tiempos de activación de la patilla de /RESET, con tc(SYS) = 100 ns.
.1 Características
Todas aquellas señales analógicas (a excepción de la temperatura ambiente) que estén
conectadas a la entrada analógica del microcontrolador están limitadas, en tensión, por un diodo
zéner de 5‘1 V nominales para evitar que el primero pueda sufrir algún daño ante cualquier
sobretensión o tensiones negativas (Figura 182).
Como no se sabe cuál es el fabricante de los diodos empleados por haber aprovechado los que
ya había en el laboratorio, se ha tomado uno de uso común como referencia: el 1N5231B, con una
tolerancia del 5% y perteneciente al fabricante Vishay [3]. Éste servirá para aproximarse más al
comportamiento real de los circuitos diseñados. Algunas de sus características se visualizan en la
Figura 183 y en la Figura 184.
Figura 184 Encapsulado y características inversa, directa y capacitiva del zéner 1N5231B.
.2 Tolerancia zéner
Como consecuencia de la tolerancia del diodo (5%), habrá un rango de tensiones zéner
posibles:
Este dato es importante conocerlo para cerciorarse si realmente el diodo cumplirá con su
misión de protección ante una sobretensión.
Ante sobretensiones
Teniendo en cuenta el dato de (ec. 261), se puede prever cuándo estarán protegidas las
entradas analógicas del DSP en función su tensión de alimentación. En efecto, según sea el valor de
dicha tensión, la máxima permisible en las citadas entradas también variará, en concreto 0‘3 V más.
La Figura 162 muestra este hecho, en donde las entradas analógicas se situarían en la línea All other
inputs. La Tabla 40 refleja cuándo sería efectiva la protección en función del rango de la tensión
zéner y de la de alimentación.
Nom
No efectiva Efectiva Efectiva
5’1 V
Máx
No efectiva No efectiva Efectiva
5’355 V
Tabla 40 Previsión de la validez de la protección zéner en una entrada analógica del DSP.
Las entradas analógicas del DSP estarán protegidas ante una sobretensión siempre y cuando la
tensión zéner sea igual o inferior a la máxima que puedan tolerar.
En referencia a lo que ocurriría si a la entrada de una patilla analógica se presentare una señal
de tensión negativa, cabe decir que ella correría el riesgo de estropearse. En efecto, la Figura 162
muestra que la mínima tensión que se podría tolerar es de -0‘3 V y la Figura 184 que la tensión de
codo del diodo zéner (cuando empezaría a conducir estando polarizado directamente) es, como
mínimo, de 0‘4V. Esto significa que el diodo seleccionado no ofrecería una protección ante dicha
situación (peor aún si se considera que la tensión de codo ronde los 0‘7 V típicos de los diodos).
Generalidades
Combinación a)
Si el usuario desea instalar un NTC, este circuito le proporcionará una tensión de salida (vout)
que crecerá cuando lo haga la temperatura. En el caso de un PTC, el proceso será el contrario: la
tensión disminuirá. Observando la f.d.t. de esta configuración se entiende este funcionamiento:
v out R137
(ec. 262)
VCC RT R137
La tensión de salida puede variar fuertemente con la temperatura si lo hace también el valor
resistivo del termistor y si éste no difiere mucho de R137 en todo el rango de operación.
Combinación b)
ésta. La dependencia de la salida respecto a la temperatura también puede ser bastante significativa.
La f.d.t. se expresa seguidamente:
v out RT
(ec. 263)
VCC RT R52
Combinación c)
Esta variación del circuito a) se puede emplear para suavizar la curva de resistencia del
termistor frente a la temperatura o, dicho de otra forma, se puede hacer más o menos lineal dicha
característica en función del valor de R52, dentro de un rango determinado de temperatura. (Se
obtendría una curva en ‗S‘ fruto de poner en paralelo un par de resistencias, una de ella variable,
siendo la zona aproximadamente lineal el centro de la curva. Este caso no será objeto de un estudio
profundo porque existe bibliografía que explica este tema cuando se trata de sensores y por no
emplearse en el presente proyecto.)
La f.d.t. es más compleja que en los otros dos casos:
Combinación d)
El objetivo de este circuito es el mismo que el c): modificar la curva característica del
termistor mediante una resistencia en paralelo sólo que, en esta vez, la tensión de salida variará de
forma opuesta. A continuación se escribe la f.d.t.:
v out
RT || R137 R137 RT
(ec. 265)
VCC RT || R137 R52 R137 RT R137 RT R52
Importante: Todo el circuito de la temperatura del radiador está diseñado para que la tensión
de salida del puente del sensor sea creciente con la temperatura. Por lo tanto, si se escoge un
NTC, los circuitos válidos serían el a) y el c). En cambio, si se escoge un PTC, los circuitos
pasarían a ser el b) y el d).
Tabla 41 Resumen del comportamiento de los circuitos posibles para tratar la temperatura del radiador.
de trabajo fue el PTC2 modelo B59901D0060A040 [14] y bajo la configuración del circuito de la
Figura 186 b) y los valores de la anterior tabla (la resistencia R137 no influye y R52 debe ser de
precisión). Mediante Excel, se obtuvieron las funciones de tendencia de sexto grado Temperatura
Vs Tensión de salida y Tensión de salida Vs. Temperatura siguientes (temperatura en grados
Celsius):
vout 10 6 8 5 6 4 4 3
V 1'56826 10 t Rad 5'59415 10 t Rad 7'81572 10 t Rad 5'45663 10 t Rad ...
cc
(ec. 266) ... 2'03040 10 2 t Rad
2
3'82990 10 1 t Rad 2'90851
2
R 0'999633
6 5 4
3 v out 4 v out 4 v out
t Rad 3'94964 10 1'39210 10 1'89648 10 ...
Vcc Vcc Vcc
3 2
4 v out 3 v out v
(ec. 267) ... 1'26974 10 4'37847 10 7'77509 10 2 out 1'07443
Vcc Vcc Vcc
R 2 0'998272
Tabla 44 Resistencia, tensión de salida y potencia disipada por cada uno de los cuatro termistores estudiados para el circuito de la Figura 186 a).
Tabla 45 Resistencia, tensión de salida y potencia disipada por cada uno de los cuatro termistores estudiados para el circuito de la Figura 186 b).
Tabla 46 Resistencia, tensión de salida y potencia disipada por cada uno de los cuatro termistores estudiados para el circuito de la Figura 186 c).
Tabla 47 Resistencia, tensión de salida y potencia disipada por cada uno de los cuatro termistores estudiados para el circuito de la Figura 186 d).
0,70
0,60
0,50
0,40
0,30
0,20
0,10
0,00
25 30 35 40 45 50 55 60 65 70 75 80 85 90 95 100
tª [ºC]
0,60
0,50
0,40
0,30
0,20
0,10
0,00
25 30 35 40 45 50 55 60 65 70 75 80 85 90 95 100
tª [ºC]
0,60
0,50
0,40
0,30
0,20
0,10
0,00
25 30 35 40 45 50 55 60 65 70 75 80 85 90 95 100
tª [ºC]
0,60
0,50
0,40
0,30
0,20
0,10
0,00
25 30 35 40 45 50 55 60 65 70 75 80 85 90 95 100
tª [ºC]
Figura 188 Gráficas de tensiones normalizadas de salida versus temperatura ambiente para los diferentes circuitos y termistores estudiados.
40
P [mW]
30
20
10
0
25 30 35 40 45 50 55 60 65 70 75 80 85 90 95 100
tª [ºC]
40
P [mW]
30
20
10
0
25 30 35 40 45 50 55 60 65 70 75 80 85 90 95 100
tª [ºC]
40
P [mW]
30
20
10
0
25 30 35 40 45 50 55 60 65 70 75 80 85 90 95 100
tª [ºC]
40
P [mW]
30
20
10
0
25 30 35 40 45 50 55 60 65 70 75 80 85 90 95 100
tª [ºC]
Figura 189 Gráficas de potencia disipada versus temperatura ambiente para los diferentes circuitos y termistores estudiados.
tª [ºC] 25 30 35 40 45 50 55 60 65 70 80 90 100
vout/Vcc 0,042 0,048 0,059 0,075 0,091 0,126 0,200 0,259 0,385 0,500 0,778 0,909 0,969
Tabla 48 Tensión de salida normalizada del circuito acondicionador en función de la tª del radiador (Vcc = +12 V).
1,0
0,9
0,8
0,7
0,6
vout / Vcc
0,5
0,4
0,3
0,2
0,1
0,0
25 30 35 40 45 50 55 60 65 70 75 80 85 90 95 100
tª [ºC]
Figura 190 Gráfica de la tensión normalizada de salida del cto. acondicionador de la tª del radiador (Vcc = +12 V).
Tipo NTC
Tol [%] 1
R25 3.000
[K] 3.988
P25máx [mW] 60
R51 [ 1.000
R20 [ 3.000
VCC [V] 5
Uso Ambiente
Tabla 50 Resistencia, tensión de salida y potencia disipada por el termistor NTC empleado para la medición de
la tª ambiente para los casos del circuito de la Figura 191.
12
0,60
v0/Vcc
10
0,50
8
0,40
6
0,30
4 0,20
2 0,10
0 0,00
-15 -10 -5 0 5 10 15 20 25 30 35 40 45
tª ambiente [ºC]
Figura 192 Circuito medidor la tª ambiente: Resistencia del termistor NTC y tensiones normalizadas de salida para
cada caso estudiado.
Resistencia [k]
4,0 12
Potencia [mW]
3,5 10
3,0
2,5 8
2,0 6
1,5 4
1,0
0,5 2
0,0 0
-15 -10 -5 0 5 10 15 20 25 30 35 40 45
tª ambiente [ºC]
Figura 193 Circuito medidor la tª ambiente: Resistencia del termistor NTC y potencia disipada para cada caso
estudiado.
vout
0'01028 t amb 0'24037
(ec. 268) Vcc
R² 0'99818
vout
2'209 10 5 tamb
2
9'620 10 3 tamb 2'398 10 1
(ec. 269) Vcc
R² 0'99908
vout
1'663 10 6 t amb
3
9'69110 5 t amb
2
9'237 10 3 t amb 2'343 101
(ec. 270) Vcc
R² 1'000
Para una mayor claridad, se muestran a continuación, en forma tabular y gráfica, la tensión
normalizada de salida del circuito versus la temperatura del ambiente:
tª [ºC] -10 -5 0 5 10 15 20 25 30 35 40
vout/Vcc 0,153 0,191 0,234 0,283 0,334 0,389 0,445 0,500 0,554 0,605 0,652
Tabla 51 Valores de la tensión normalizada de salida del circuito acondicionador de la tª del ambiente (Vcc = +5 V).
0,7
0,6
0,5
0,4
vout / Vcc
0,3
0,2
0,1
0
-15 -10 -5 0 5 10 15 20 25 30 35 40 45
tª ambiente [ºC]
Figura 194 Gráfica de la tensión normalizada de salida del circuito acondicionador de la tª del ambiente (Vcc = +5 V).
Representando en Excel la anterior gráfica con los ejes intercambiados, se puede obtener la
línea de tendencia y la ecuación que relaciona la temperatura ambiente, en ºC, con la tensión de
aportada por el circuito:
vout
3
vout
2
v
t amb 172,0543 227,6674 188,9379 out 34,0967
(ec. 271) Vcc Vcc Vcc
2
R 1,0000
.1 Motivos de su elección
En la placa de tratamiento analógico se emplean circuitos con amplificadores operacionales
con variadas funciones. Dichos amplificadores no deben modificar significativamente las señales
que tratan pues, de lo contrario, se perdería calidad en las labores de seguimiento y de control.
La Figura 195 muestra el símbolo y el encapsulado del amplificador cuádruple TL074ACN de
Texas Instruments [51], el cual fue utilizado para el diseño de los circuitos de tratamiento de las
señales provenientes de los sensores del bloque de potencia. El sufijo A indica que su máximo offset
de entrada es de 10 mV, el C que su margen de temperatura de funcionamiento es de 70 ºC y la letra
N que el encapsulado es tipo DIP.
El amplificador TL074ACN es suficiente para esta aplicación porque posee:
Una baja tensión de desviación en la entrada (máximo 7‘5 mV), poco dependiente con
la temperatura (18 V/ºC): la señal de entrada no se ve desviada de manera importante.
Unos bajos valores de corriente de desviación y de suministro (2 y 7 nA como máximo,
respectivamente): la componente de tensión que añaden a la entrada al atravesar las resistencias a
ella acopladas es despreciable.
Una elevada ganancia en lazo abierto (2·105 nominal): garantiza que se cumpla el
principio de ganancia infinita en el rango de frecuencias en el que se trabaja (no
atenuará las señales).
Un gran ancho de banda (3 MHz): admite perfectamente las señales variables
presentes en esta aplicación porque su componente principal (primer armónico) será de
50 Hz (la de la red eléctrica).
Una elevada resistencia de entrada (1012 ): no hay consumo de corriente, por lo que
se puede considerar a la entrada como un circuito abierto.
Un elevado CMRR (100 dB nominales): la componente común de entrada es
fuertemente rechazada.
Un elevado rechazo a la diafonía (120 dB nominales): no habrá interferencias entre los
canales de un mismo componente.
Debido a la poca significancia de los efectos de segundo orden presentes en los amplificadores,
se considerará que rozan la idealidad a la hora de efectuar los cálculos de los circuitos de los
que forman parte, al menos que se indique lo contrario.
Inicialmente, se consideró emplear el amplificador TL074BCN por tener un offset menor (3
mA), pero a la hora de adquirirlo no fue posible.
.2 Etapa de salida
Una de las características a tener en cuenta cuando se diseña un circuito con amplificadores
operacionales es la potencia máxima que cada uno puede disipar. Para limitar dicho parámetro, se
deben acotar las tensiones y las corrientes de trabajo.
A continuación se hacen dos estudios para obtener la corriente máxima de salida de cada
amplificador operacional considerando, por un lado, la disipación máxima de potencia permitida y,
por otro, en el caso particular de poseer un diodo zéner acoplado a la misma.
Para calcular la potencia máxima total que es capaz de soportar el dispositivo, se toman como
temperaturas de la unión y ambiental los valores de 125º C y 25º C, respectivamente. De esta forma,
dicho parámetro vale:
TJmáx TA 125 25
(ec. 272) PTLC 074máx 1'25 W
JA 80
Aunque la temperatura máxima de la unión sea de 150 ºC, se ha tomado un valor de 125 ºC
como medida de seguridad.
El resultado obtenido engloba a los cuatro amplificadores que conforman el dispositivo. Por lo
tanto, un solo amplificador podrá disipar una potencia máxima de:
PTLC 074máx
(ec. 273) P1 4TLC 074máx 312'50 mW
4
La máxima corriente de salida se calcula a partir del dato anterior y de la tensión de salida
máxima posible, que coincide con la de alimentación:
La corriente máxima de salida de cada operacional será positiva cuando sea saliente y negativa
cuando sea entrante.
El valor calculado no deberá superarse, en caso de régimen continuo, para evitar la destrucción
del componente. Si la corriente resultare ser temporalmente superior, el dispositivo podría
soportarla siempre y cuando no se alcance la temperatura máxima de la unión (150º C).
La tensión zéner se ha supuesto igual a la nominal y constante (no varía con la corriente).
Y en caso de saturarse el transistor inferior y el superior estar en corte, y tomando como nula
la caída de tensión en el diodo, la corriente tomaría un valor de:
La corriente, en realidad, será ligeramente inferior a la calculada, ya que el diodo posee una
caída de tensión no nula. Llevando el resultado a la curva IF - VF del mismo (Figura 184), se
observa que dicha tensión no superará los 0‘85 V absolutos. Rehaciendo el cálculo con Vout = -
0‘85 V, el nuevo valor de Iout sería de unos -57 mA, un resultado no muy lejano al obtenido (la
corriente de salida estaría comprendida entre -57 mA y -61‘458 mA).
Conclusión
Comparando los resultados de (ec. 274), (ec. 275) y (ec. 276), se aprecia que los dos últimos
son los más restrictivos, por lo que el operacional correría el peligro de estropearse en caso de que
la corriente permaneciere un tiempo tal que haga que la unión alcance la temperatura crítica de 150º
C.
Respecto al diodo zéner, no sufriría daño alguno porque, en principio, sería capaz de soportar
tales condiciones de trabajo. En efecto, en el caso de (ec. 275) y observando la curva Iz-Vz de la
Figura 184, el punto de trabajo del diodo se sitúa por debajo de la curva de máxima potencia (500
mW), siendo una zona segura. Y en el caso de (ec. 276), la potencia que disiparía el semiconductor
sería de unos 51 mW (0‘85 V · 60 mA) por lo que también estaría a salvo.
Por último, en lo que a la protección DSP se refiere, se trató en el apartado ―
Protección del
DSP‖ (pág. 346):
En caso de que el operacional se saturare positivamente, su entrada podría estar o no
protegida en función de la tensión de alimentación del mismo y del valor de la
tolerancia del diodo
En caso de que el operacional se saturare negativamente, sí que habría riesgo porque
la tensión en la entrada sería inferior a la mínima reflejada en las hojas de
características (-0‘85 V del diodo frente a los -0‘3 V mínimos permitidos).
Se deberá prestar especial atención a la hora de efectuar las pruebas de la placa analógica y
desconectar las alimentaciones lo antes posible en caso de detectar alguna anomalía, pues el
operacional y/o el DSP podrían resultar dañados (la Figura 162 muestra las tensiones que no
hay que sobrepasar en una entrada del DSP).
.1 El regulador TL431B
Para poder obtener las tensiones de referencia constantes para diversos circuitos, se recurrió al
regulador de precisión ajustable TL431B de Texas Instruments [52]. La Figura 198 muestra su
símbolo, su encapsulado y su circuito de aplicación típico y la Figura 199 algunas de sus
características más relevantes. Los motivos de su elección fueron:
Sencillo montaje: Dispone de tan sólo tres terminales, denominados anode (a), cathode
(k) y reference (ref) y, para ajustar la tensión necesaria en la salida, sólo es necesario
a)
b)
Figura 198 Representación y encapsulado del regulador ajustable TL431B (a) y aplicación típica (b).
.2 El regulador de +5 V
Este es un circuito que es empleado por los circuitos acondicionadores de la señal de la
tensión positiva y negativa del bus de continua y por el de la temperatura del radiador. El circuito
que lo forma es el de la Figura 200.
Es posible que el circuito regulador de +5 V pueda haberse constituido poniendo tan sólo una
resistencia en serie con un diodo zéner de 5‘1 V, evitando tener que instalar, así, el integrado
TL431B y sus resistencias asociadas. No obstante, no se tomó esta opción porque no se tenía la
seguridad de disponer de un diodo con baja tolerancia de tensión y baja dependencia con la
temperatura, implicando una supervisión poco fiable, lo contrario que con el regulador
TL431B.
siendo Vref de valor 2‘495 V típicos (Figura 199) y G una ganancia dada por:
R18
(ec. 278) G 1
R19
En cuanto a su tolerancia, se tomó del 1% para minimizar la deriva de tensión del regulador.
Por otro lado, la potencia que deben disipar estas resistencias se calcula a partir de los valores
típicos de las mismas y de la tensión regulada. Así, la obtención de la potencia para cada una es
inmediata:
Con este dato, es más que suficiente que cada resistencia posea una potencia nominal de ¼ de
vatio, un valor común fácil de obtener.
1 tol 1'01
(ec. 283) Gmáx 1 1 2'02
1 tol 0'99
1 tol 0'99
(ec. 284) Gmín 1 1 1'98
1 tol 1'01
Por otro lado, la Figura 199 indica cuál es la tensión mínima y máxima que puede adoptar la
tensión de referencia Vref, haciendo que la tensión de salida vout esté comprendida también entre
unos valores máximo y mínimo:
Límite superior:
Límite inferior:
Estos valores se diferencian del nominal (ec. 280) en un 1‘5 %, por lo que la tensión de salida
puede expresarse como:
El condensador C7
Este condensador se añadió para estabilizar más aún la tensión de salida del regulador. Su
valor no fue casual: en la hoja de características del mismo aparece una gráfica indicando que, en
caso de querer acoplar una capacidad en paralelo, su valor no debe estar dentro del espacio limitado
por una curva dependiente de la tensión de salida pues, de lo contrario, el regulador entraría en un
estado inestable y no funcionaría. La Figura 201 plasma la citada gráfica y en la que se debe tomar
la curva B para escoger el valor de la capacidad. Se tomó una de 47 F por disponerse en el
laboratorio, cumpliendo perfectamente con la restricción antedicha. La tensión nominal del mismo
es de 10 V, aunque se recomienda instalar uno de 16 V.
El diodo D11
La salida del regulador de +5 V es llevada a la entrada positiva de unos comparadores (U5B,
U6A y U6B) que actúan como circuitos de detección de rebasamiento de valores máximos de las
tensiones del bus de continua y de la temperatura del radiador (páginas 401 y 402, respectivamente).
Si, por algún infortunio, el regulador TL431B fallare por deterioro (por ejemplo), a la entrada de
dichos comparadores podría presentarse la tensión de alimentación de +12 V y perder la supervisión
de los anteriores magnitudes físicas, pudiendo ocasionar un daño aún mayor en el circuito de
potencia. Previendo este posible error, se acopló un diodo zéner de 5‘1 V a la salida del regulador
para que, en caso de que aquél se produzca, los comparadores tengan a su entrada una tensión de
referencia cercana a los +5 V del regulador y mantener una correcta inspección.
.3 Regulador de +2’5 V
La función de este regulador es proporcionar un valor de tensión continua de +2‘5 V a los
circuitos acondicionadores de la tensión de fase (sumador, comparador y detector del cruce por
cero) y de la corriente de fase (sumador y comparador). Está formado, principalmente, por un
regulador TL431B y un operacional trabajando como seguidor de tensión (Figura 202).
A efectos prácticos de cálculo, se considerará esta tensión igual a +2‘5 V. Cuando sea necesario
un análisis más exhaustivo, se tomará la verdadera tensión dada por (ec. 293).
Se toma un valor normalizado de R16 igual a 1‘5 k con una tolerancia del 1% (con una de
uso general valdría) para que la corriente de cátodo esté garantizada. En cuanto a la potencia típica a
disipar por ella, es:
por lo que con una potencia nominal de ¼ de vatio queda cubierta esta necesidad.
El condensador C8
Al igual que se hizo con en el regulador de +5 V, se acopló a la salida del regulador de +2‘5 V
un condensador de 47 F para estabilizar su tensión de salida, satisfaciendo la restricción de la
Figura 201, esta vez tomando la curva A.
La resistencia R42
Aparentemente, esta resistencia no cumpliría con una función en concreto, ya que se encuentra
en serie con la entrada de un amplificador operacional y, en teoría, la corriente que circulará por ella
sería nula. Sin embargo, nada más lejos de la realidad, el papel que adquiere este elemento es
importante: limita la corriente de entrada al amplificador en caso de que la alimentación se
encuentre por debajo del valor de tensión de la entrada [66]. En efecto, existen amplificadores por
los que, en función de su topología interna, puede circular una corriente importante por su entrada
cuando se encuentra presente en la misma una tensión y no están completamente alimentados, bien
sea por un mal funcionamiento de la fuente de alimentación, una mala conexión a la misma o
durante el tiempo transitorio que transcurre desde que se conecta hasta que alcanza su valor
nominal. Estos dos últimos casos son los que se podrían tener lugar en la placa analógica diseñada:
por un lado, la etapa de seguimiento posee conectada a su entrada una señal procedente de un
circuito externo, la etapa de aislamiento, y, por el otro, se encuentra alimentada desde la placa
madre. Cuando se presenta este fenómeno, el amplificador puede resultar seriamente dañado debido
a la corriente de pico que tiene lugar. No obstante, dicho efecto contraproducente puede ser
eliminado si se conecta en serie con la entrada una resistencia del valor adecuado. Por ejemplo,
antes de seleccionar definitivamente el amplificador TL074ACN, se barajó la posibilidad de
emplear el amplificador de precisión TLC274 de Texas Instruments [54], para el cual se especifica
que la corriente máxima de entrada no debe superar, en valor absoluto, los 5 mA. Por este motivo,
se calculó la resistencia R42 para el peor de los casos: que en la entrada hubiese 5 V (el máximo de
salida de la etapa de aislamiento) y que el amplificador no estuviese alimentado:
Se tomó una resistencia de valor nominal 1 k, 5 % y ¼ W. En caso de que su tolerancia haga
que su valor sea de 950 , la máxima corriente de entrada sería:
vin Vcc 5 0
(ec. 297) I 5'263 mA
máx
R42mín 950
la cual no se aleja mucho de la máxima comunicada por el fabricante. Si se sería más riguroso en el
diseño, habría que haber escogido una resistencia de valor nominal superior, pero se decidió dejar la
primera por encontrarse, en el momento del montaje, en el laboratorio.
La resistencia R55
Su función es la de mantener la entrada inversora del amplificador a masa en caso de que no
se encuentre conectada a la etapa de aislamiento, evitando, así, que la patilla se encuentre al aire y el
operacional se sature a cualquiera de las tensiones de alimentación, lo que podría resultar peligroso
para las etapas posteriores porque están diseñadas para trabajar normalmente con señales con
tensiones entre -2‘5 V y +2‘5 V y entre 0 V y +5 V.
Se escogió una resistencia de valor elevado, de 10 k (que será la resistencia thévenin de
entrada al circuito), de tal forma que la corriente que absorba de la etapa de aislamiento sea pequeña
(en torno a 500 A para una entrada a la placa de 5 V). No se prefirió instalar una resistencia de
valor superior para evitar que aparezca en la entrada del operacional tensiones parásitas ocasionadas
por radiaciones electromagnéticas y no se instaló un condensador en paralelo para eliminarlas para
no interferir en la señal de entrada y por disponer, posteriormente, de una etapa de filtrado posterior.
La resistencia R55 instalada es de precisión (tolerancia del 1 %) para aprovechar las
disponibles en el ensamblado, aunque habría valido una de uso general (5 %).
Figura 205 Esquema del filtro empleado en cascada con el ISO122 tomado de la hoja de aplicación [69].
La Figura 206 muestra tan sólo el filtro a estudiar. Para hacer los cálculos, se considera que el
sistema es estable, el amplificador ideal y que se cumplen las igualdades siguientes:
(ec. 298) i i 0
(ec. 300) i1 i2 i3
Vin V
(ec. 301) I1
R1
V Vout
(ec. 302) I2
1
C2 S
V Vout V V
(ec. 303) I3 out
R2 1 1
R2
C1 S C1 S
La variable V‘ no es de interés, por lo que hay que eliminarla de las expresiones. Los dos
últimos términos de (ec. 303) implican, una vez operados, que:
Ahora, juntando las expresiones (ec. 300), (ec. 301), (ec. 302) y el primer cociente de (ec.
303), se tiene que:
Llevando (ec. 304) a (ec. 305) y realizando varias operaciones, se llega a la f.d.t.:
1
Vout S R1 R2 C1 C 2 c2
(ec. 306) 2
Vin S R 1 R2 1 S 2 c S c2
S2 S
R 1 R2 C 2 R1 R2 C1 C 2
c R1 R2 C1 C2
1 2
(ec. 307)
1 R 1 R 2
(ec. 308)
2 c R 1 R 2 C 2
Vout S 2c
(ec. 309)
Vin S S j
2
c 2
2
2 c
2
La Figura 205 muestra los valores de los elementos pasivos, que son
R1 = 4´75 k ; R2 = 9‘76 k ; C1 = 220 pF ; C2 = 1.000 pF
por lo que la frecuencia de corte y el amortiguamiento son:
1 1
R1R2 C1 C2
1 2
(ec. 310) fc c 49.835' 3 Hz
2 2
1 R 1 R 2
(ec. 311) 0'5
2 c R 1 R 2 C 2
La Figura 207 muestra el módulo de la f.d.t. en magnitud decibélica y lineal a partir de los
datos obtenidos. La frecuencia de corte es prácticamente una década inferior a la frecuencia de
rizado aportada por el ISO122, un valor más que suficiente para que el filtro la mitigue por un
factor de 0‘01 (al ser el filtro de segundo orden, el decaimiento decibélico es de 40 dB/déc o 100
veces/déc.). El filtro, con este comportamiento, cumpliría con su misión de eliminar el rizado, pero,
por otro lado, añade un efecto negativo colateral: una ganancia en torno a fc, concretamente un 15‘5
% a 32‘5 kHz.
a)
b)
Figura 207 Diagrama de Bode del filtro estudiado, con la magnitud en escala decibélica (a) y en escala lineal (b).
Vout S 2 f c 10 5
(ec. 313) G
Vin S ISO S 2 f c S 10 5
a)
b)
Figura 208 Diagrama de Bode resultante al concatenar un ISO122 y el filtro estudiado, con
la magnitud en escala decibélica (a) y en escala lineal (b).
Componentes escogidos
La Figura 209 representa la etapa de filtrado de la corriente de fase, en donde el lector
enseguida asociará sus componentes con los de la Figura 206, referente del estudio. Se ha de decir
que las resistencias se han seleccionado de precisión, pues se busca una buena función del filtro. La
Tabla 58 recoge los componentes del circuito y sus valores.
En las etapas de filtrado del bus de continua positivo y negativo, la salida del filtro se lleva
directamente a la etapa comparadora, pues carecen de las etapas sumadora y rectificadora.
Como las etapas de filtrado son idénticas para todas las señales provenientes del lado de
potencia, basta con recurrir a la tabla siguiente para, rápidamente, relacionar la nomenclatura de
cada componente con el correspondiente al circuito de la corriente de fase.
Tabla 58 Correspondencia entre los elementos de las etapas de filtrado de la corriente y tensión
de fase y de las tensiones del bus de continua.
.1 Estudios previos
Los sumadores son sólo empleados por los circuitos que tratan a las señales de la corriente y
de la tensión de fase, siendo ambas idénticos, por lo que sólo se hará el estudio de una de ellos, en
este caso, el de la corriente de fase.
La función de estas etapas será la de añadir una tensión de +2‘5 V a la señal proveniente de la
etapa de filtrado. La topología del circuito sumador es la que se presenta en la Figura 210. En el
caso del sumador para la tensión de fase, la nomenclatura de los componentes cambia a lo expuesto
en la Tabla 60.
Tabla 60 Correspondencia entre los componentes de la etapa sumadora de la corriente y tensión de fase.
R36 R
(ec. 315) vout Vref 0 1 38 vin
R36 R37 R39
R37 R
(ec. 316) vout Vin 0 1 38 Vref
R36 R37 R39
De esta forma, sumando ambas expresiones, se obtiene la de salida total del sumador:
1 R
(ec. 317) v out vout Vref 0 vout Vin 0 1 38 R36 v in R37 Vref
R36 R37 R39
R38
(ec. 319) G1 1
R39
R36
(ec. 320) G2
R36 R37
R37
(ec. 321) G3
R36 R37
El valor de Vref es conocido, de 2‘495V ( ― 3.4.3.4.3 Regulador de +2‘5 V‖, pág. 375).
Respecto a las resistencias, imponiendo las condiciones
R36 R37
(ec. 322)
R38 R39
G1 2
(ec. 323)
G2 G3 1 2
obteniéndose así la expresión, a partir de (ec. 318), que calcula la tensión nominal de salida en
función de las entradas:
por lo que queda demostrado matemáticamente que la etapa sumadora añade +2‘5 V,
aproximadamente, a la señal analógica aportada por el sensor de la corriente (o tensión) de fase.
Como las resistencias deben ser iguales debido a la condición (ec. 322), implica que cada una
debe ser de 2‘5 k. Se decidió que cada una fuese de 2 k con el fin de que la corriente sea un poco
mayor a 1 mA considerando la variación resistiva a causa de las tolerancias. Con ello, por cada rama
circulará una corriente típica de:
Bastaría, por tanto, que las resistencias sean de una potencia nominal de ¼ de vatio,
fácilmente conseguibles. Respecto a la tolerancia de las mismas, debe ser de bajo valor (de
precisión) por tratarse éste de un circuito de tratamiento de una señal analógica. Se tomó la escala
E96, con una tolerancia del 1 %.
Como consecuencia de la tolerancia de las resistencias, la (ec. 324) no será exacta. A esto hay
que añadirle que la tensión de referencia de +2‘5 V también tiene su propia tolerancia según (ec.
293). Es por ello que se va a proceder a la obtención de la tensión de salida en función de estos
efectos no deseados.
Considerando que todas las resistencias son iguales y sus tolerancias, las ganancias G1, G2 y
G3 dadas por (ec. 319) a (ec. 321) inclusivas, tendrán un valor máximo y uno mínimo:
1 tol 1'01
(ec. 328) G1máx 1 1 2'02
1 tol 0'99
1 tol 0'99
(ec. 329) G1mín 1 1 1'98
1 tol 1'01
1 tol 1'01
(ec. 330) G2 máx G3 máx 0'51
2 1 tol 2 0'99
1 tol 0'99
(ec. 331) G2 mín G3 mín 0'49
2 1 tol 2 1'01
Para un mismo valor de la tensión de entrada, la de salida estará dentro de unos límites
marcados por los valores máximos y mínimos de las anteriores ganancias y de Vref:
Límite inferior:
vin [V] Mín [V] Nom [V] Máx [V] vin [V] Mín [V] Nom [V] Máx [V]
-2,5 -0,016 -0,005 0,007 0,1 2,506 2,595 2,685
-2,3 0,178 0,195 0,213 0,3 2,700 2,795 2,891
-2,1 0,372 0,395 0,419 0,5 2,894 2,995 3,097
-1,9 0,566 0,595 0,625 0,7 3,088 3,195 3,303
-1,7 0,760 0,795 0,831 0,9 3,282 3,395 3,509
-1,5 0,954 0,995 1,037 1,1 3,476 3,595 3,715
-1,3 1,148 1,195 1,243 1,3 3,670 3,795 3,921
-1,1 1,342 1,395 1,449 1,5 3,864 3,995 4,127
-0,9 1,536 1,595 1,655 1,7 4,058 4,195 4,333
-0,7 1,730 1,795 1,861 1,9 4,252 4,395 4,539
-0,5 1,924 1,995 2,067 2,1 4,446 4,595 4,745
-0,3 2,118 2,195 2,273 2,3 4,640 4,795 4,951
-0,1 2,312 2,395 2,479 2,5 4,834 4,995 5,157
0,0 2,409 2,495 2,582 -- -- -- --
5,2
4,8
4,4
4,0
3,6
3,2
2,8
vout [V]
2,4
2,0
1,6
1,2
0,8 Mín
0,4 Nom
Máx
0,0
-2,50 -2,00 -1,50 -1,00 -0,50 0,00 0,50 1,00 1,50 2,00 2,50
vin [V]
Figura 211 Tensión de salida del sumador diseñado en función de su tensión de entrada.
El diodo D7
Debido a que la salida del sumador está directamente conectada a una de las entadas
analógicas del DSP, hay que tener la precaución de añadir una protección ante una tensión superior
a su máxima permitida o ante una tensión negativa para evitar su deterioro: el diodo zéner D7
cumplirá con este propósito ( ―3.4.3.1 Consideraciones sobre los diodos zéner empleados‖, ´pag.
344).
Caso particular
Hay que tener en cuenta que los amplificadores trabajan con tensiones bipolares de 12 V, por
lo que sus salidas podrían tener el mismo valor en el posible caso, pero poco probable, de que se
saturare alguno o varios de ellos debido a alguna anomalía, bien por mal funcionamiento o bien por
algún error humano en las conexiones o en el diseño (sobre todo en la fase de prototipado). ¿Cuál
sería, entonces, la corriente aportada (o absorbida) por cada operacional y, por tanto, circulante por
cada resistencia? La respuesta a esta pregunta pasa por considerar los peores casos de tensión que
puedan darse en cada rama resistiva.
En la rama formada por R36 y R37, la diferencia de potencial máxima, en valor absoluto,
puede ser de 24 V si las entradas Vref y vin se encuentran saturadas y con valores opuestos (una con
+12 V y la otra con –12 V). En este caso, la corriente tomaría un valor nominal de:
Tabla 63 Correspondencia entre los componentes de las etapas rectificadoras de la corriente y de la tensión de fase.
.1 Estudios previos
G v 0 v in
(ec. 338) v ' 1 in
0 v in 0
R40
(ec. 339) G1
R46
Por otro lado, el amplificador U2D y las resistencias R41, R47 y R48 conforman un sumador
inversor cuya salida viene dada por:
R41
G 2 R
47
(ec. 341)
G R41
3
R48
Combinando las ecuaciones (ec. 338) y (ec. 340) y operando, resulta que la salida completa de
la etapa rectificadora es:
G1 G2 G3 v in 0 v in
(ec. 342) v out
G3 v in v in 0
que, llevadas a (ec. 339) y (ec. 341), las ganancias nominales valen
G1 G3 1
(ec. 345)
G2 2
y hacen que (ec. 342) tome la expresión particular siguiente:
v 0 v in
(ec. 346) v out in v
- v in v in 0 in
tolerancias, deben ser de precisión (1%) pues, de no serlo, la ganancia G1 podría alejarse de la
unidad.
Las resistencias R41, R47 y R48 también estarán sometidas, en funcionamiento normal, a una
tensión absoluta máxima de 2‘5 V. Tomando la condición (ec. 344), se recurrió a la escala E96
(tolerancia del 1%) y se escogieron a R41 y a R48 de valor 3‘01 k y a R47 de valor 1‘5 k, con
una potencia nominal de ¼ de vatio, suficiente para las tensiones que soportan.
1 tol 1'01
(ec. 347) G1máx G3 máx 1'02
1 tol 0'99
1 tol 0'99
(ec. 348) G1mín G3 mín 0'98
1 tol 1'01
1 tol 1'01
(ec. 349) G2 máx 2 2 2'04
1 tol 0'99
1 tol 0'99
(ec. 350) G2 mín 2 2 1'96
1 tol 1'01
Debido a esto, la tensión de salida se encontrará dentro de una banda de posibles valores.
Llevando las cuatro ecuaciones anteriores a (ec. 342), los límites de dichas bandas son:
Límite superior:
Límite inferior:
1'101 v in 0 v in
(ec. 353) v out
LímSup
0'98 v in v in 0
0'901 v in 0 v in
(ec. 354) v out
LímInf
1'02 v in v in 0
1'001 v in 10% 0 v in
(ec. 355) v out
v in 2% v in 0
La tensión de salida tendrá un mayor margen de error cuando la entrada sea positiva debido a
que sufre la ―transformación‖ de las dos fases del circuito (rectificación y suma), mientras si la
entrada es negativa, tan sólo pasará por una (la de suma).
vin [V] Mín [V] Nom [V] Máx [V] vin [V] Mín [V] Nom [V] Máx [V]
-2,5 2,450 2,500 2,550 0,1 0,090 0,100 0,110
-2,3 2,254 2,300 2,346 0,3 0,270 0,300 0,330
-2,1 2,058 2,100 2,142 0,5 0,450 0,500 0,551
-1,9 1,862 1,900 1,938 0,7 0,631 0,700 0,771
-1,7 1,666 1,700 1,734 0,9 0,811 0,900 0,991
-1,5 1,470 1,500 1,530 1,1 0,991 1,100 1,211
-1,3 1,274 1,300 1,326 1,3 1,171 1,300 1,431
-1,1 1,078 1,100 1,122 1,5 1,351 1,500 1,652
-0,9 0,882 0,900 0,918 1,7 1,532 1,700 1,872
-0,7 0,686 0,700 0,714 1,9 1,712 1,900 2,092
-0,5 0,490 0,500 0,510 2,1 1,892 2,100 2,312
-0,3 0,294 0,300 0,306 2,3 2,072 2,300 2,533
-0,1 0,098 0,100 0,102 2,5 2,252 2,500 2,753
0,0 0,000 0,000 0,000 -- -- -- --
2,8
2,6
2,4
2,2
2,0
1,8
1,6
vout [V]
1,4
1,2
1,0
0,8
0,6
0,4 Mín
0,2 Nom
Máx
0,0
-2,5 -2,0 -1,5 -1,0 -0,5 0,0 0,5 1,0 1,5 2,0 2,5
vin [V]
Figura 213 Tensión de salida del rectificador diseñado en función de su tensión de entrada.
a) b)
Figura 215 Circuito básico comparador con salida compatible con la lógica TTL:
Esquema (a) y detalle de la etapa de salida (b).
Cálculo de la resistencia R
Todos los circuitos comparadores empleados en la placa analógica poseen una resistencia R
conectada entre su salida y +5 V, de forma similar a lo ya usado con el supervisor TL7757 (página
323). El valor nominal que se tomó para ella fue de 5‘11 k, 1 % y ¼ W. De esta forma, cuando el
transistor de salida del comparador se encuentre saturado (nivel bajo lógico), la resistencia sería
atravesada por una corriente nominal teórica de 980 A (5/5‘11). En la realidad, dicha corriente será
algo menor debido a que dicho transistor no es ideal, habiendo en él una ligera caída de potencial 14.
No obstante, considerándolo como tal, se obtiene que la potencia nominal que debería disipar la
resistencia sería de:
VR2 52
(ec. 356) PR 4'892 mW
R 5'11 10 3
que, claramente, es muy inferior a la que es realmente capaz de soportar. El hecho de haber tomado
una tolerancia de precisión es debido a que hay que hacer uso de los componentes disponibles en el
laboratorio.
.2 De la corriente de fase
Su entrada no inversora es un valor comprendido entre 0 y +2‘5 V establecido por el usuario
mediante el potenciómetro R50, y la entrada inversora es la señal aportada por la etapa rectificadora
previa (Figura 216). El comparador empleado es el LM339N y la resistencia R43 se instaló como la
calculada en la Figura 215.
Su misión será la de detectar cuándo la corriente de fase supera un valor instantáneo
determinado por el usuario aportando, en dicho caso, una tensión de 0 V a su salida (el resto del
tiempo serán +5 V).
4
Una forma de haber obtenido aproximadamente el punto de trabajo del transistor sería haber trazado la recta de carga
(equivalente Thévenin de la fuente de alimentación de +5 V y la resistencia R) en su característica V-I de salida. No se
optó por este método gráfico porque dicha representación tiene sus ejes (abscisas y ordenadas) en formato logarítmico,
por lo que la recta de carga debería representarse mediante una curva, lo que añadiría bastante imprecisión al resultado
que se pretendía encontrar.
El diodo D10
El diodo zéner D10 tiene como misión limitar la tensión máxima a +5‘1 V idealmente para
salvaguardar a la entrada analógica nº 3 del DSP. Aunque, inicialmente, el lector piense que la
tensión máxima pueda ser siempre de +2‘5 V, hay que tener presente que dicha tensión proviene de
la etapa del regulador de +2‘5 V (pág. 375) cuya salida es un amplificador operacional alimentado
por ±12 V. En caso de que este operacional se saturare por alguna anomalía, el diodo evitaría dañar,
en principio, al microcontrolador (véase estudio sobre el diodo zéner en la pág. 344).
Es recomendable que el valor nominal de la resistencia R50 sea estable con la temperatura y
con el paso del tiempo para no tener que reajustar la tensión de la entrada no inversora en la
medida de lo posible.
En cuanto a su valor, la única restricción que se tiene es la máxima potencia que es capaz de
disipar. Aunque la tensión habitual entre sus bornes principales sea de +2‘5 V, hay que tener en
cuenta lo citado párrafos atrás cuando se habló del diodo D10. Teniendo en cuenta esto, para que el
potenciómetro no se queme debería ser capaz de disipar una potencia nominal de:
2
Vmáx 12 2
(ec. 357) PR 50 30'64 mW
R50 4700
.3 De la tensión de fase
Su función consistirá en detectar cuándo la tensión de fase supera, instantáneamente, su valor
del fondo de escala. Para ello, se hace uso de un comparador LM339N con su entrada no inversora
conectada a +2‘5 V (valor aportado por el sensor cuando se alcanza dicho valor) y la inversora a la
salida de la etapa rectificadora previa (Figura 217). Mientras la tensión de fase sea inferior a la
máxima establecida, la salida del comparador permanecerá a +5 V, pero, en cuanto la sobrepase,
caerá a 0 V. La resistencia R28 fue calculada como la del circuito el comparador de la página 398.
Tabla 67 Componentes del circuito comparador de la tensión positiva del bus de continua.
Figura 220 Circuito detector del cruce por cero de la tensión de fase.
Tabla 70 Componentes del circuito detector del cruce por cero de la tensión de fase.
Las resistencias R23 y R24 poseen el mismo valor (1 k) y vataje (¼ W), pero distinta
tolerancia (la primera es del 5% y la segunda del 1%): El motivo de esta diferencia es que no se
disponía de elementos con las mismas características.
La resistencia R23 tiene por misión evitar un cortocircuito entre la patilla XINT2 del DSP y la
salida del comparador o entre dicha patilla y el circuito externo que se pueda conectar al conector
J5. La resistencia R24 fue calculada como la de la Figura 215.
U7A, U7B, U8A, U8B, U9A Puerta J-K con patilla de HD74LS73AP
borrado
ENTRADAS SALIDAS
/RESETn Jn Kn CLKn Qn(t) /Qn(t) Qn(t+1) /Q n(t+1) /PDPINT
0 x x x x x 0 1 1
1 1 0 0 1 1 0 0
1 1 0 0 1 0 1 Depende
del resto
1 1 0 1 0 1 0 0
1 1 0 1 0 1 0 0
Una vez acontecida una anomalía, la señal de interrupción /PDPINT permanecerá siempre activa
hasta que se reinicie el sistema.
.3 Las resistencias
Cada salida Q de los biestables es llevada directamente al DSP pasando previamente a través
de una resistencia de 1 k para no sobrecargar las patillas del mismo en caso de que se programen,
por error, como de salida en lugar de como entrada.
.1 Corriente de fase
Tomando las ecuaciones de salida de la etapa de aislamiento (ec. 124), las del bloque sumador
((ec. 315), (ec. 334) y (ec. 335)) y la del rectificador (ec. 355), se puede relacionar fácilmente la
magnitud de la corriente de fase con la tensión de entrada analógica que el DSP va a muestrear y
con la tensión que servirá para detectar una anomalía de valor excesivo. Las siguientes tabla y
gráfica muestran los valores para una mejor comprensión:
5,2
4,8 Mín
Nom
4,4 Máx
4,0
3,6
3,2
2,8
vADC [V]
2,4
2,0
1,6
1,2
0,8
0,4
0,0
-15 -14 -13 -12 -11 -10 -9 -8 -7 -6 -5 -4 -3 -2 -1 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
iF [A]
Figura 222 Tensión en la entrada del conversor A/D del DSP en función de la corriente de fase.
2,8
2,6
2,4
2,2
2,0
1,8
1,6
Vrect [V]
1,4
1,2
1,0
0,8
0,6
Mín
0,4 Nom
Máx
0,2
0,0
-15 -14 -13 -12 -11 -10 -9 -8 -7 -6 -5 -4 -3 -2 -1 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
iF [A]
Figura 223 Tensión de detección del valor máximo en función de la corriente de fase.
.2 Tensión de fase
Tomando las ecuaciones de salida de la etapa de aislamiento (ec. 138), las del bloque sumador
((ec. 315), (ec. 334) y (ec. 335)) y la del rectificador (ec. 355), se puede relacionar fácilmente la
magnitud de la tensión de fase con la tensión de entrada analógica que el DSP va a muestrear y con
la tensión que servirá para detectar una anomalía de valor excesivo. Las siguientes tabla y gráfica
muestran los valores para una mejor comprensión:
5,5
5,0
4,5
4,0
3,5
3,0
vADC [V]
2,5
2,0
1,5
1,0
Mín
0,5 Nom
Máx
0,0
-360 -320 -280 -240 -200 -160 -120 -80 -40 0 40 80 120 160 200 240 280 320 360
vF [V]
Figura 224 Tensión en la entrada del conversor A/D del DSP en función de la tensión de fase.
2,8
2,6
2,4
2,2
2,0
1,8
1,6
Vrect [V]
1,4
1,2
1,0
0,8
0,6
Mín
0,4
Nom
0,2 Máx
0,0
-360 -320 -280 -240 -200 -160 -120 -80 -40 0 40 80 120 160 200 240 280 320 360
vF [V]
Figura 225 Tensión de detección del valor máximo en función de la tensión de fase.
5,2
4,8
4,4
4,0
3,6
3,2
2,8
vADC [V]
2,4
2,0
1,6
1,2
0,8 Mín
Nom
0,4
Máx
0,0
0 25 50 75 100 125 150 175 200 225 250 275 300 325 350 375 400 425
vDC [V]
Figura 226 Tensión en la entrada del conversor A/D del DSP en función de la tensión del bus de continua.
Tabla 77 Posición de los jumpers JP3 y JP4 para la selección de la dirección del prototipo.
Tabla 79 Posición del jumper JP1 para establecer la jerarquía del equipo.
TRANSISTORES NPN
(ESTADO LÓGICO DE XF) ESTADO LÍNEA
COMÚN
Equipo 1 Equipo 2 Equipo 3
Corte Corte Corte
Nivel alto
(‗0‘) (‗0‘) (‗0‘)
Corte Corte Saturación
Nivel bajo
(‗0‘) (‗0‘) (‗1‘)
Corte Saturación Corte
(‗0‘) (‗1‘) (‗0‘) Nivel bajo
Tabla 81 Estado de la línea común de interconexión en función del estado de los transistores NPN.
5Vctrl 5
(ec. 358) IC 980' 392 A
R18 5'1 10 3
En la Figura 233 se grafican las curvas de las tensiones de saturación colector-emisor y base-
emisor contra la corriente de colector. En ella se aprecia que la mínima corriente visible de colector
es de 1 mA15. Si se hubiese considerado una caída de tensión de 0‘2 V entre el colector y el emisor
(lo habitual para hacer cálculos rápidos), la corriente de colector habría sido menor que la calculada
15
La gráfica contiene un error tipográfico: el eje de abscisas está en miliamperios y no en amperios.
y, además, la gráfica impondría que la citada tensión sería de unos 40 mV, lejos de la consideración
anterior, por lo que crearía una incoherencia. Para los siguientes cálculos, se mantendrá que
I C 980' 392 A
(ec. 359)
VCE 40 mV
Continuando con la gráfica, de ella se obtiene que la tensión base-emisor de saturación con la
corriente de colector anterior es de
I C 980' 392 A
(ec. 362) IB 98'039 A
10 10
Así, con los datos que se tienen, la resistencia R20 puede ser ya calculada:
En el laboratorio, la resistencia de uso general más cercana disponible a este valor era de 39
k, y es la que se instaló en el circuito, sin apenas variar el comportamiento buscado del transistor.
La resistencia R18 es de precisión (tolerancia del 1%) por no disponer de otra de uso común en el
momento del montaje.
En el caso de interconectarse dos (o tres) equipos y que uno de ellos se encuentre indispuesto
(transistor en saturación), la corriente de colector calculada en (ec. 358) sería aproximadamente dos
(o tres) veces mayor (dos - o tres - resistencias iguales en paralelo). Como la resistencia de base R20
no varía, la condición (ec. 361) y la gráfica de la Figura 233 ya no se cumplen. No obstante, el
transistor seguirá saturado, tal y como se puede ver en la gráfica de la Figura 234: la zona señalada
es la de trabajo del bipolar, claramente la de saturación (la corriente de colector es algo inferior a 2 -
o 3 - mA). Los parámetros IB, VBE y VCE son los que se ajustarán para seguir en este estado
comentado.
.2 La resistencia R19
Esta resistencia se encuentra en el circuito a modo de protección, a saber: la patilla /BIO puede
ser programada como de entrada o como de salida por lo que, de no tener este componente, podría
dañarse ella misma o el transistor NPN en caso de que sea programada, por error, como de salida, se
escriba en ella un ‗1‘ lógico y el transistor se encuentre saturado (un pequeño cortocircuito). O
también podría suceder que sea programada como de salida, se escriba en ella un ‗0‘ lógico y un
equipo externo escriba en ella un nivel alto, siendo el resultado nefasto para la patilla si dicho
equipo externo no posee, de alguna forma, un limitador de corriente (una sencilla resistencia, por
ejemplo). La resistencia R19, de uso general, limita la corriente absorbida o entregada por la patilla
/BIO a unos 5 mA nominales en caso de que se produzca alguno de los errores anteriores.
¡Cuidado con situar simultáneamente a JP2 y JP5 en las posiciones 1-2 e introducir una señal
por J14! ¡Riesgo de cortocircuito!
.5 La interface RS-485
Está constituida por el circuito integrado U2, las capacidades C2 y C4, las resistencias R8 y
R9 y los conectores J3 y J12. Para poder comunicarse completamente con el PC en este protocolo,
es necesario situar el jumper JP2 en la posición 1-2 (Tabla 83).
modo diferencial sea de 120‘8 . Este tipo de terminación fue tomado del documento
de aplicación referenciado como [68] en la bibliografía de este documento.
Y los conectores J3 y J12, interconectados, servirán para enlazar prototipos entre sí o
un prototipo con el PC (Figura 237).
Las patillas DE y /RE del integrado U2 están unidas entre sí y a la patilla IOPC0 del DSP para
establecer el sentido del flujo de información: cuando sea un 0 lógico, los datos se recibirán desde el
bus y se dirigirán hacia el DSP (a la patilla SCIRXD) y, cuando sea un 1 lógico, se transmitirán desde
el DSP (patilla SCITXD) hacia el bus. De esta forma, o sólo se realiza la operación de lectura o sólo
la de escritura.
El integrado ST845BN posee una característica muy importante: dispone una protección
térmica ante un posible cortocircuito en las salidas A y B, pudiéndose producir cuando se pretenda
escribir un dato en el bus cuando ya otro dato circulando. En caso de producirse este error, el
dispositivo las desconectará y las pondrá en alta impedancia.
.6 La interface RS-232
Para poder comunicarse completamente con el PC en este protocolo, es necesario situar el
jumper JP2 en la posición 2-3 (Tabla 83).
Es tan sencilla de implementar como la interface RS-485: el circuito integrado MAX232N, de
Texas Instruments [39], que será el adaptador de las señales TTL a RS-232 y viceversa (Figura 238),
sólo necesita de unos condensadores electrolíticos externos para funcionar correctamente. Estos
elementos son los representados y dispuestos en la Figura 235: C5, C7, C8, C10 y C11, todos ellos
de 1 F. La tensión nominal que se eligió fue de 50 V, por no haber otra, muy superior a la que
maneja el dispositivo en el lado RS-232 (unos 15 V máximo).
Dicho integrado consta de dos canales, es decir, puede enviar y recibir simultáneamente
información por dos vías independientes. Una de ellas se empleó para las líneas RXD y TXD, que son
las principales, y la otra para las líneas RTS y CTS. Las primeras están relacionadas con las patillas
SCITXD y SCIRXD del DSP, respectivamente, y las segundas con los conectores J15 y J16. La Tabla
85 recoge la función dada a cada una de las patillas de datos del MAX232N.
Al igual que el ST485BN, el MAX232N posee una protección contra cortocircuitos en sus
salidas /T1OUT y /T2OUT, por lo que el dispositivo estará a salvo ante cualquier descuido al conectar
el bus RS-232 a la placa.
/R1OUT TTL Salida Llevar la señal R1IN, ya adaptada, a la patilla SCIRXD del DSP o al
conector J14, según la posición de JP5
T1IN TTL Entrada Recoger la señal SCITXD del DSP o la que el usuario ha establecido en el
conector J13, según la posición de JP6
/T1OUT RS-232 Salida Transmitir al PC la información de T1IN a través de la línea RXD
R2IN RS-232 Entrada Recibir la señal CTS proveniente del PC
/R2OUT TTL Salida Llevar la señal R2IN adaptada al conector J15
T2IN TTL Entrada Recoger la señal que el usuario ha introducido en el conector J16
/T2OUT RS-232 Salida Transmitir la señal T2IN adaptada a la línea RTS
Si se emplea un cable alargadera, un extremo debe contener un conector DB9 hembra (lado del
PC) y el otro macho (lado del equipo). Si se emplea un cable con los conductores cruzados, los
dos extremos deben ser conectores DB9 hembras.
a) b)
Figura 239 Tipos de cables empleados para la comunicación entre el equipo y el PC: a) Alargadera; b) Con los
conductores cruzados.
SEÑALES
JERARQUÍA
SPISOMI SPISIMO SPICLK SPISTE
Tabla 86 Función de las señales que intervienen en la comunicación SPI en función de la jerarquía del equipo.
Los circuitos de tratamiento de las señales SPISIMO, SPICLK y SPISTE son idénticos entre sí,
mientras que el de SPISOMI se diferencia de ellos en una pequeña parte (R3, R7 y Q1) de la que más
adelante se hablará. La Figura 240 muestra solamente el esquema de las señales SPISOMI y SPISIMO
debido lo mencionado anteriormente y la Tabla 88 relaciona los componentes de esos tres circuitos
iguales.
Figura 240 Circuito de la interface SPI. Los circuitos de las señales SPICLK y SPISTE son idénticos al de SPISIMO.
Tabla 88 Correspondencia entre los componentes de las etapas SPISIMO, SPICLK y SPISTE.
los efectuados en el apartado ―3.4.4.3 Línea de estado común‖, en la pág. 415, por lo
que aquí se obviará este tema.
Las puertas lógicas que conforman la etapa lógica son AND de dos entradas modelo
M74HCT08B1 del fabricante STM [38] y NAND de dos entradas modelo SN74AHCT00N de
Texas Instruments [49].
Con el circuito lógico se pretende evitar dos aspectos:
La activación simultánea de los dos IGBTs para no provocar un cortocircuito.
Y la activación de un IGBT en el caso de que haya producido alguna anomalía en el
lado de potencia (tensión, corriente o temperatura excesivos).
Figura 241 Circuito de control lógico de las señales que comandan a los IGBTs. El (*) indica ―componente opcional‖.
Etapa de retardo
Una vez que cada señal de control de un IGBT ha sido sometida a las condiciones lógicas
anteriores, pasa a través de un filtro de primer orden compuesto por una resistencia y un
condensador: la intención del mismo es hacer de retardo de propagación de la señal si es que es
necesario. En el diseño propuesto no se ha calculado la constante de tiempo del mismo (esto es, ni
se seleccionó la resistencia ni el condensador) porque, al no haber hecho pruebas, no era preciso.
La placa de control de potencia está diseñada para albergar al filtro de primer orden citado. Si
no es necesario su uso, habrá que dejar en cortocircuito a la resistencia y en circuito abierto al
condensador. En caso de ser requerida su presencia, se deberá calcular acorde con las
necesidades impuestas por el funcionamiento de todas las etapas posteriores que influyen la
propagación de las señales de control.
Figura 242 Conectores de ―paso‖ de las señales de control de los MOSFET de potencia.
Tabla 93 Componentes del circuito de control y verificación del relé de conexión a red.
Figura 245 Conexión eléctrica entre la placa de control y la de potencia para el control
y verificación del relé de conexión a red.
11
10 DT = 10ºC
9 DT = 20ºC
8 DT = 30ºC
7
Corriente [A]
6
5
4
3
2
1
0
0,00 0,25 0,50 0,75 1,00 1,25 1,50 1,75 2,00 2,25 2,50 2,75 3,00 3,25 3,50 3,75
Anchura pista [mm]
11
10 DT = 10ºC
9 DT = 20ºC
8 DT = 30ºC
7
Corriente [A]
6
5
4
3
2
1
0
0,2 0,3 0,4 0,5 0,6 0,7 0,8 0,9 1,0 1,1 1,2 1,3 1,4 1,5 1,6 1,7 1,8
Anchura pista [mm]
1,8
1,6
1,4
1,2
Separación [mm]
1,0
0,8
0,6
0,4
0,2
0,0
0 50 100 150 200 250 300 350 400 450 500
Tensión [V]
Figura 248 Separación entre pistas de un circuito integrado en función de la tensión existente entre ellas.
Patillas de interrupciones.
Patillas de reloj.
Patillas sin uso asignado.
Nota: Los nombres de las patillas que de aquí en adelante se emplearán corresponden a las
funciones seleccionadas de las mismas en el caso que posean más de una. Así, por ejemplo, la
patilla designada como PW7/CMP7/IOPB0, se denominará, en este documento, tan sólo como IOPB0
que es, de las tres funciones posibles, la empleada.
PATILLA FUNCIÓN
CVDD Alimentación de +5 V del núcleo (CPU).
DVDD Alimentación de +5 V de la lógica interna.
VCCA Alimentación de +5 V analógica.
CVSS Referencia de 0 V del núcleo (CPU).
VSS Referencia de 0 V de la lógica interna.
VSSA Referencia de 0 V analógico.
16
CPU (Central Processing Unit): Núcleo de funcionamiento del microcontrolador, donde se encuentran unidades tan
importantes como la central de aritmética lógica, la de multiplicación y la de escalado.
17
(Standard Test Access Port and Boundary-Scan Architecture, conocida comúnmente como JTAG, un acrónimo de
Joint Test Action Group). Más información: [64], [65] y [76] .
ADCIN5
ADCIN6
ADCIN7 E Entradas analógicas
ADCIN10
ADCIN11
PWM1/CMP1
PWM2/CMP2
PWM5/CMP5
PWM6/CMP6
.1 Configuración
Tomando la Figura 251 como referencia, se aprecia que la memoria de programa se encuentra
dividida en diferentes zonas, a saber:
- De vectores de interrupción: Son las posiciones de memoria a las que salta el
código que se está ejecutando cuando se produce alguna interrupción, bien sea
hardware o software. Su tamaño es de 64 palabras y se encuentran al comienzo de
memoria de programa. El bloque dibujado en la parte derecha de la citada figura
muestra las posibles interrupciones (clasificación global) que pueden acontecer.
- EEPROM: Se refiere a la memoria no volátil y reprogramable que el DSP posee
internamente. Abarca desde la dirección 40h hasta la 3FFFh (16 kpalabras en total).
- Externa: Zonas de memoria que pertenecen a otros dispositivos de almacenamiento
ajenos al DSP. Se encuentra entre las direcciones 4000h y FEFFh (49.136 palabras).
En ella, puede estar albergada el banco de memoria B0 si el bit de control CNF esta a
‗1‘.
- De acceso reservado: Son aquellas direcciones que el fabricante tiene reservadas
para nuevas versiones del producto, para realizar pruebas o para programar la
memoria EEPROM. Se sitúa en la zona a partir de la dirección FF00h, inclusive,
hasta el final.
Existen dos bits de control que influyen en la configuración de la memoria de programa:
1) Bit CNF: Situado en el registro ST1 determina, con un ‗1‘ lógico, si el banco RAM
B0 se encuentra disponible en el espacio de memoria de programa, entre las
direcciones FE0h y FEFFh inclusivas. En caso de ser un ‗0‘, el banco se sitúa dentro
del espacio de memoria de datos. En la presente aplicación se empleará esta última
característica.
2) Patilla MP / MC (Microprocessor / Microcomputer): Determina si el código de
programa comienza a ejecutarse desde la memoria EEPROM interna o desde la
memoria externa cuando tiene lugar un reset.
Cuando se encuentra a nivel bajo, el dispositivo se encuentra configurado
como un microcontrolador: la dirección 0000h se encuentra en la memoria
interna de programa.
Cuando se encuentra a nivel alto, el dispositivo se encuentra configurado
como un microprocesador: la dirección 0000h se encuentra en la memoria
externa de programa, ignorando la interna por completo.
El usuario podrá seleccionar a voluntad uno u otro caso mediante el selector JP1
situado en la placa madre: de esta forma, el código de programa podrá ser ejecutado
total o parcialmente desde una memoria ajena que haya sido programada
previamente.
periféricos que contiene el DSP, tales como el módulo PLL, el convertidor A/D y los
módulos de comunicaciones serie, entre otros.
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
X X X X X X X X 0 0 0 0 0 0 0 0
0: Valor programado para esta aplicación; X = No determinante
.1 Registro WSGR
15-4 3 2 1 0
0, 1 = Valor programado para esta aplicación; ~ = Valor variable según acontecimientos o necesidades
Figura 255 Registro de control WSGR.
15 14 13 12 11 10 9 8
7 6 5 4 3 2 1 0
DP = ~
0: Valor programado para esta aplicación; * = Siempre a 1 (valor prefijado); ~ : Valor variable en función de las
necesidades del programa
15 14 13 12 11 10 9 8
7 6 5 4 3 2 1 0
1* 1* 1* XF = ~ 1* 1* PM = ~
0: Valor programado para esta aplicación; * = Siempre a 1 (valor prefijado) ; ~ : Valor variable en función de las
necesidades del programa
.1 Registro ST0
- Bits ARP (Auxiliary Register Pointer): Selecciona uno de los 8 registros auxiliares
disponibles en el DSP.
- Bit OV (Overflow): Indica si se ha producido un rebasamiento en la última operación
realizada en la CALU18.
- Bit OVM (Overflow Mode): Configura la acción a realizar ante un rebasamiento del
acumulador al efectuar una operación con el mismo. Dicha acción puede ser normal (si
‗0‘) o de ajuste a su valor máximo positivo o mínimo negativo según corresponda (si
‗1‘). Será puesto a ‗0‘ al inicio del programa por no ser empleada esta última
característica.
18
CALU (Central Arithmetic Logic Unit): Unidad de 32 bits que efectúa operaciones aritméticas y lógicas.
- Bit INTM (Interrupt Mode): Habilita (‗0‘) o deshabilita (‗1‘) las interrupciones
enmascarables del microcontrolador.
- Bit DP (Data Page): Selecciona la página de memoria de datos que se va a emplear en
un direccionamiento directo.
.2 Registro ST1
- Bits ARB (Auxiliary Register Buffer): Indica el último registro auxiliar empleado.
- Bit CNF (On-Chip DARAM Configuration): Establece dónde se localizará el banco de
memoria B0. Su valor será puesto a ‗0‘ permanentemente.
- Bit TC (Test Control): Indica el resultado de ciertas instrucciones de comparación.
- Bit SXM (Sign Extension Mode): Establece cómo se debe considerar el bit de signo (bit
MSB) en determinadas operaciones matemáticas.
- Bit C (Carry): Indica si una operación de suma o de substracción ha generado una
llevada.
- Bit XF (External Flag): Pone a ‗0‘ o a ‗1‘ la patilla XF / IOPC2 siempre y cuando a
dicha patilla se le haya asignado la función XF, que es la empleada en el proyecto
recogido en este documento.
- Bit PM (Product Shift): Determina si el resultado de una operación de multiplicación
debe ser desplazado a la izquierda o a la derecha un número determinado de bits.
- Bit de dirección: Establece si la patilla es una entrada (‗0‘) o una salida (‗1‘) digital si
el anterior bit es un ‗0‘.
- Bit de datos: Si la función de entrada / salida ha sido seleccionada (bit de multiplexado
a ‗0‘), indica o establece el valor digital de la patilla según la configuración del bit de
dirección.
Los bits de multiplexado se encuentran en los registros de control OCRA y OCRB, mientras que
los de dirección y de datos lo están en los registros PADATDIR, PBDATDIR y PCDATDIR, dependiendo
del puerto al que se pertenezca la patilla correspondiente.
.1 Configuración
El DSP posee tres puertos de entrada / salida digitales denominados A, B y C. El primero de
ellos es de cuatro bits (IOPA0 a IOPA3) y los otros dos de ocho bits (IOPB0 a IOPB7 y IOPC0 a IOPC7,
respectivamente).
Cada una de sus patillas pertenece al Grupo 1 y tiene multiplexadas dos funciones: una de
entrada / salida propiamente dicha y la otra dedicada a tareas de otros módulos como pueden ser,
por ejemplo, el de comunicaciones asíncronas (SCI) o el de conversión analógico a digital (ADC).
A continuación se presentará cómo se han configurado a los registros de control de los puertos para
obtener las funciones reflejadas en la Tabla 98.
15 14 13 12 11 10 9 8
Multiplexado Puerto B
7 6 5 4 3 2 1 0
Multiplexado Puerto A
correspondiente y, con un ‗1‘, la función primaria. Hay tres patillas de este puerto que no siguen el
patrón marcado por dichos bits, y son:
- Patilla CLKOUT/IOPC1: La selección de la función que desempeña se encuentra en el
registro de control del sistema (SYSCR).
- Patilla XF/IOPC2: Su función primaria (XF) se selecciona poniendo a ‗0‘ su bit de
multiplexado (CRB.2), lo contrario que en el resto, y es la opción que se ha tomado.
Dicha función se denomina External Flag y consiste en un indicador que emplea el
DSP para sincronizarse con dispositivos externos que, en este caso, son otros
prototipos. La ventaja de emplear esta función es que, con un par de sencillas
instrucciones disponibles, se puede modificar el estado de dicha patilla (a ‗0‘ o a ‗1‘),
no siendo así si se encuentra configurada como de entrada / salida, haciendo falta más
operaciones para conseguir el mismo resultado. Su valor lógico se establece en el
registro de estado ST1.
- Patilla BIO / IOPC3: Para el desarrollo del prototipo, se selecciona la función principal
poniendo a ‗0‘ su bit de multiplexado (CRB.3). Ésta se denomina /BIO (Branch Control
Input) y es una entrada activa a nivel bajo que, cuando es comprobada en una simple
instrucción, determina si el código de programa salta o no a una determinada posición
de la memoria de programa, consiguiéndose rapidez en la ejecución de las tareas.
En el caso del resto de los bits de este registro, se pondrán a ‗0‘ por ser necesaria la función
de entrada / salida.
15 14 13 12 11 10 9 8
Reservados
7 6 5 4 3 2 1 0
Registro PADATDIR
Su nombre viene del inglés Port A Data and Direction Register. Tomando como referencia
las descripciones de la Tabla 98, la configuración de este registro es la de la Figura 260, siendo:
- AnDIR: Bit de dirección de la patilla ‗n‘.
- IOPAn: Bit de datos de la patilla ‗n‘.
donde n es un número entre 0 y 3.
15 14 13 12 11 10 9 8
7 6 5 4 3 2 1 0
0 = Valor programado para esta aplicación; ~ = Valor variable por ser una patilla de entrada.
Figura 260 Configuración del registro de control PADATDIR.
Registro PBDATDIR
Posee el significado Port B Data and Direction Register y ha sido configurado como recoge
la Figura 261, donde
- BnDIR: Bit de dirección de la patilla ‗n‘.
- IOPBn: Bit de datos de la patilla ‗n‘.
siendo n un número entre 0 y 7.
15 14 13 12 11 10 9 8
7 6 5 4 3 2 1 0
0,1: Valor programado para esta aplicación; ~ = Valor variable por ser una patilla de entrada o de salida.
Figura 261 Configuración del registro de control PBDATDIR
Registro PCDATDIR
Port C Data and Direction Register. La Figura 262 muestra su valor durante la ejecución del
código de programa:
- CnDIR: Bit de dirección de la patilla ‗n‘.
- IOPCn: Bit de datos de la patilla ‗n‘.
donde n es un número entre 0 y 7. Los bits pertenecientes a las patillas IOPC2 y IOPC3 no serán
usados por desempeñar la función primaria y no la de entrada / salida, por lo que su valor es
indiferente.
15 14 13 12 11 10 9 8
7 6 5 4 3 2 1 0
0: Valor programado para esta aplicación; ~ = Valor variable por ser una patilla de entrada; x = Indiferente.
Figura 262 Configuración del registro de control PCDATDIR.
compuesto por los elementos U1, R6 y C4, de tal forma que cuando la tensión caiga
por debajo de 4‘55 V, la interrupción se activa.
Cuando se produce un reset de cualquier tipo, el DSP lo mantiene a nivel bajo durante un
pequeño tiempo para asegurar que todos los elementos externos a él también se reinicien.
15 - 6 5 4 3 2 1 0
15 - 6 5 4 3 2 1 0
.1 Interrupción NMI
La interrupción NMI es no enmascarable y siempre se ejecuta en cuanto se produce, al menos
que se encuentre en ejecución otra interrupción NMI o un RESET.
En el prototipo diseñado, esta interrupción tendrá la misión de alertar al DSP ante la
existencia de tensión baja de alguna de las cuatro fuentes de ±12 V, tanto las tres existentes en el
lado de potencia (placa de alimentaciones) como para la única en el lado de control (placa madre).
Configuración software
La interrupción NMI se configura en el registro NMICR (Figura 271).
15 14 13 12 11 10 9 8
FLAG = ~ Reserved
7 6 5 4 3 2 1 0
- Bit 15 (NMI Flag): Es una bandera que indica si la interrupción ha tenido lugar (‗1‘) y
espera a ser ejecutada. Puede leerse y borrarse por programa.
- Bits 14-7 (Reserved): Indefinidos por el fabricante.
- Bit 6 (NMI Pin Data): Indica el estado lógico de la patilla NMI. Es de sólo lectura.
- Bits 5-3 (Reserved): Indefinidos por el fabricante.
.2 Interrupción XINT1
Esta interrupción externa se emplea para detener el funcionamiento del prototipo en el caso de
que esté absorbiendo corriente eléctrica de la red para seguir a la consigna establecida por el
usuario.
Configuración software
El registro de control que configura esta interrupción es XINT1CR (Figura 272).
15 14 13 12 11 10 9 8
FLAG = ~ Reserved
7 6 5 4 3 2 1 0
- Bit 15 (XINT1 Flag): Es una bandera que indica si la interrupción ha tenido lugar (‗1‘)
y espera a ser ejecutada. Puede leerse y borrarse por programa.
- Bits 14-7 (Reserved): Indefinidos por el fabricante.
- Bit 6 (XINT1 Pin Data): Indica el estado lógico de la patilla XINT1. Es de sólo lectura.
- Bits 5-3 (Reserved): Indefinidos por el fabricante.
- Bit 2 (XINT1 Polarity): Determina si la interrupción es activa a flanco descendente (‗0‘)
o ascendente (‗1‘). Se programó para el primero de los casos para que se ejecute
inmediatamente al pulsar a SW2.
- Bit 1 (XINT1 Priority): Establece una prioridad alta (‗0‘) o baja (‗1‘) de la interrupción
dentro del módulo del sistema (Figura 269). Se programó como de alta prioridad, de
tal forma que prevalece sobre el resto de interrupciones externas (XINT2 y XINT3): el
paro del funcionamiento del prototipo debe tener preferencia ante su puesta en marcha.
- Bit 0 (XINT1 Enable): Con este bit, se puede habilitar (‗1‘) o deshabilitar (‗0‘) la
interrupción según se necesite. Por ejemplo, se enmascarará cuando el prototipo se
encuentre en reposo y evitar, así, que se ejecute su código de programa
innecesariamente.
.3 Interrupción XINT2
Es la encargada de detectar cada cruce por cero de la tensión de fase y hacer que el DSP actúe
en consecuencia.
Configuración software
La interrupción XINT2 posee un registro de control, denominado XINT2CR (Figura 273),
parecido al anterior.
15 14 13 12 11 10 9 8
FLAG = ~ Reserved
7 6 5 4 3 2 1 0
- Bit 3 (XINT2 Data Out): Indica o establece el estado lógico de la patilla XINT2 cuando
se emplea como un punto de entrada/salida digital. No es relevante la aplicación
desarrollada.
- Bit 2 (XINT2 Polarity): Determina el flanco de activación de la interrupción. Como en
la aplicación se necesita detectar tanto los flancos ascendentes como descendentes de
la tensión de fase, este bit será continuamente modificado para tal fin.
- Bit 1 (XINT2 Priority): Establece la prioridad de la interrupción dentro del módulo del
sistema (Figura 269). Se programó como de alta prioridad para actuar inmediatamente
después de detectar el cruce por cero de la tensión de fase.
- Bit 0 (XINT2 Enable): Habilita o deshabilita la interrupción según se necesite o no
detectar el cruce por cero de la tensión de fase.
.4 Interrupción XINT3
Tiene como misión hacer que el bloque de potencia comience a absorber corriente de la red
eléctrica para conseguir la forma de onda establecida por el usuario.
Configuración software
El registro de control que configura a esta interrupción es XINT3CR (Figura 274).
15 14 13 12 11 10 9 8
FLAG = ~ Reserved
7 6 5 4 3 2 1 0
.5 Interrupción PDPINT
La función de esta interrupción es proteger a la electrónica de potencia que pueda estar
asociada al microcontrolador como, por ejemplo, un variador de velocidad de un motor. Si la
electrónica detecta alguna anomalía (exceso de corriente, tensión o temperatura) avisa
inmediatamente al DSP vía esta interrupción. En el prototipo aquí diseñado, esto mismo es lo que se
ha implementado.
Configuración software
15 14 13-8 7 6 5-0
- Bits 15-14 (Reset): Estos dos bits controlan el reset software del DSP y deben ser
modificados a la vez. Solamente escribiendo el valor 01b en ellos librará al
microcontrolador de dicho reinicio. Se le dio únicamente uso para provocar un reset
desde el PC.
- Bits 13-8 (Reserved): Indefinidos por el fabricante.
- Bits 7-6 (CLKOUT-pin Source Select): Controlan la función que desempeñará la patilla
CLKOUT/IOPC1 durante la ejecución del programa:
- Punto de entrada/salida digital (00b, selección de IOPC1). Esta fue la opción tomada,
configurando a la patilla como una entrada digital para detectar la jerarquía impuesta
por el usuario mediante el jumper JP1 (placa de comunicaciones).
- Bits 5-0 (Reserved): Indefinidos por el fabricante.
15 14 13 12 11 10 9 8
7 6 5 4 3 2 1 0
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
3.6.8.1 Introducción
Las siglas PLL vienen de Phase-locked loop. Este módulo, presentado en la Figura 278, es el
encargado de proporcionar todas las señales de reloj necesarias a los dispositivos que conforman el
DSP. Dichas señales son tres:
CPUCLK (CPU Clock): Es la señal de reloj más elevada que provee el módulo y es
usada por la CPU y toda la memoria, tanto interna como externa. Todas las demás
señales de reloj se obtienen a partir de ésta. Su valor máximo es de 20 MHz y es la que
se ha programado en el proyecto (siempre que haya sido posible).
SYSCLK (System Clock): Es la mitad o la cuarta parte que CPUCLK y es usada por todos
los periféricos. Se programó al módulo para trabajar con la primera fracción (10
MHz).
WDCLK (Watch-Dog Clock): Es la frecuencia más baja disponible de reloj y la emplea
el módulo compartido por el Watch-Dog y la interrupción de tiempo real (RTI). Su
valor nominal es de 16.384 (214) Hz.
El módulo PLL opera o bien con un cristal de reloj externo de 4, 6 u 8 MHz asociado a un
circuito oscilador interno, o bien con una señal de reloj también externa en el rango de 2 a 20 MHz
Posteriormente, el módulo la multiplica o la divide en función de lo que lo haya configurado el
programador. Por último, este módulo dispone de cuatro funciones de ahorro de energía (ninguna se
empleó) que deshabilitan determinadas señales de reloj internas.
.1 Registro CKR0
7 6 5 4 3 2 1 0
0, 1 = Valor programado para esta aplicación ; ~ = Valor variable según acontecimientos o necesidades
Figura 279 Registro de control CKCR0.
- Bit 7, 6 (Clock Mode): Estos bits se encargan de dividir (00b) o no (01b) a la mitad la
frecuencia de reloj de entrada CLKIN en caso de no querer emplear el módulo PLL. Si
se desea usarlo (escalar por otro factor a la señal de entrada) se debe escribir en ellos
un 1Xb. Por defecto, en este proyecto se fijó en ‗1‘ al bit 6 y se empleó el bit 7 para
habilitar o deshabilitar al módulo PLL para hacer efectiva su inicialización (requisito
indispensable).
- Bit 5, 4: Son de sólo lectura e indican el modo en el que se encuentra el módulo PLL.
Sirven para detectar cuándo el módulo ha entrado en el modo de operación
especificado por los bits CLKMD.1 y CLKMD.0.
- Bit 3, 2 (PLL Power Mode): Establecen la opción de ahorro de energía del DSP. No se
empleará esta característica, por lo que serán puestos a 00b para deshabilitarla.
- Bit 1 (Reserved): Indefinido por el fabricante.
- Bit 0 (PLL Prescale Select): Este bit hace que la señal SYSCLK sea la mitad (‗1‘) o un
cuarto (‗0‘) de la señal CPUCLK. Se seleccionó la primera de las opciones para el
desarrollo de la actual aplicación.
.2 Registro CKR1
7 6 5 4 3 2 1 0
- Bits 7-4 (Clock-In Frecuency): Con ellos se indica qué frecuencia de CPUCLK será
usada, lo cual es importante para configurar adecuadamente la señal de reloj del
Watch-Dog. Se programaron con el valor 1110b para indicar que la señal de reloj
externa es de 4 MHz y obtener un WDCLK de 16‘384 kHz.
- Bit 3 (PLL Divide-by-2): Especifica si la entrada de reloj al módulo PLL es (‗1‘) o no
(‗0‘) dividida entre 2. Por defecto, se fijó en ‗0‘.
- Bits 2-0 (PLL Feedback Bits): Establecen el factor de multiplicación para conseguir el
valor de CPUCLK deseado. Se programaron con un 110b para multiplicar por 5 la señal
de reloj de entrada (4 MHz) y obtener, así, un CPUCLK de 20 MHz.
3.6.9.1 Introducción
El módulo de watch-dog y de la interrupción de tiempo real (RTI), denominado WD/RTI,
supervisa el funcionamiento software y hardware, proporcionando una interrupción en intervalos
programables. Por ejemplo, el watch-dog causará un reinicio del microcontrolador si el código de
programa hace que se entre en un bucle infinito o si se está ejecutando una tarea que lleva
demasiado tiempo. La Figura 281 visualiza su diagrama de bloques.
Este módulo se alimenta con la señal de reloj WDCLK generada por el módulo PLL (con una
frecuencia nominal de 16‘384 kHz) y es empleada tanto por la interrupción RTI como por el watch-
dog para incrementar sus propios registros contadores (para la primera, la señal de reloj es 128
veces menor que aquélla).
Se hablará poco del módulo porque no se empleó la interrupción de tiempo real y porque el
watch-dog es sencillo de programar.
Si se trabaja con una señal de reloj externa distinta de 4 MHz, habrá que reajustar los registros
de los módulos PLL y WD/RTI.
.1 Registro RTICNTR
Consiste en un contador libre de ocho bits que no hay posibilidad de detener. No es usado en
la aplicación desarrollada.
7 6 5 4 3 2 1 0
D7 = ~ D6 = ~ D5 = ~ D4 = ~ D3 = ~ D2 = ~ D1 = ~ D0 = ~
~ = Valor continuamente variable
Figura 282 Registro de control RTICNTR.
.2 Registro WDCNTR
Contiene el valor actual del contador de ocho bits del watch-dog y se incrementa al ritmo
marcado por el registro WDCR. Si su valor se revosa, causará un reinicio del microcontrolador. Para
que este fenómeno no se produzca, habrá que introducir adecuadamente una secuencia en el registro
WDKEY.
7 6 5 4 3 2 1 0
D7 = ~ D6 = ~ D5 = ~ D4 = ~ D3 = ~ D2 = ~ D1 = ~ D0 = ~
~ = Valor continuamente variable
Figura 283 Registro de control WDCNTR.
.3 Registro WDKEY
Su función es la de borrar el registro WDCNTR solamente cuando se escriba en él el valor 55h
y, posteriormente, el valor AAh. De no ser así, se provocará un reinicio del sistema.
7 6 5 4 3 2 1 0
D7 = ~ D6 = ~ D5 = ~ D4 = ~ D3 = ~ D2 = ~ D1 = ~ D0 = ~
~ = Valor variable según necesidades
Figura 284 Registro de control WDKEY.
.4 Registro RTICR
Configura la interrupción de tiempo real. Como ésta no fue empleada, se escribió en él el
valor 00h en el inicio del programa.
7 6 5 4 3 2 1 0
.5 Registro WDCR
Configura la interrupción de watch-dog.
7 6 5 4 3 2 1 0
0 = Valor programado para esta aplicación ; ~ = Valor variable según acontecimientos o necesidades
Figura 286 Registro de control WDCR.
- Bit 7 (Watch-Dog Flag Bit): Indica, con un ‗1‘ lógico, si se ha producido el reinicio
del sistema como consecuencia del rebosamiento del contador WDCNTR.
- Bit 6 (Watch-Dog Disable): Programándolo con un ‗1‘ lógico, el watch-dog queda
deshabilitado solamente si la patilla VCCP/WDDIS está puesta a +5 V. Éste fue el valor
establecido durante toda la ejecución del programa, de tal forma que el programador
puede controlar esta característica a través del jumper JP2 ubicado en la placa madre.
- Bits 5, 4 y 3 (Watch-Dog Check Bits): Cualquier valor que se escriba en este registro
deberá contener el valor 101b en estos tres bits pues, de lo contrario, se producirá un
reinicio del microcontrolador.
- Bits 2, 1 y 0 (Watch-Dog Prescale Select Bits): Con su valor, dividen a la señal
WDCLK para conseguir una interrupción de watch-dog con el intervalo deseado. Por
defecto, se fijaron en 111b para hacer que dicho intervalo sea de 1 segundo.
3.6.10.1 Introducción
Denominado en inglés Event Manager (EV), este módulo consta de varios periféricos: tres
temporizadores de uso general, comparadores, una unidad de captura y un circuito de entrada de
encóder. De todos ellos, sólo se emplearon los primeros, por lo que únicamente se hablará de
ellos19. La Figura 287 contiene el diagrama de bloques de todo el módulo.
A los tres temporizadores disponibles, se les asignó el siguiente uso:
Temporizador 1: Para controlar el tiempo de muestreo del módulo ADC.
Temporizador 2: Para medir la frecuencia de la red eléctrica.
Temporizador 3: Para controlar el tiempo expirado en las comunicaciones con el PC.
De los tres temporizadores, sólo del primero no se emplearon sus interrupciones para la
gestión del código de programa.
19
Todo el módulo es particularmente útil para controlar el movimiento de motores: es por ello que no se emplea su
potencial en gran parte.
¡Importante! Los registros que establecen la señal de reloj de los temporizadores y sus
periodos se programaron acordes con un valor de CPUCLK de 50 ns. Si dicho tiempo varía debido a
que no se introduce una señal de reloj de 4 MHz externa o una mala programación posterior, el
prototipo no funcionará correctamente.
.1 Registros no utilizados
Tal y como se comentó anteriormente, a gran parte del módulo EV no se le dio uso, por lo que
hubo bastantes registros que no hizo falta inicializar: cuando se produce un reset, ya toman el valor
por defecto que les marca el propio DSP. Dichos registros son:
COMCON (Compare Control Register).
ACTR (Full Compare Action Control Register).
SACTR (Simple Compare Action Control Register).
DBTCON (Dead-Band Timer Control Register).
CMPR1 (Full Compare Unit Compare Register 1).
CMPR2 (Full Compare Unit Compare Register 2).
CMPR3 (Full Compare Unit Compare Register 3).
SCMPR1 (Simple Compare Unit Compare Register 1).
SCMPR2 (Simple Compare Unit Compare Register 2).
SCMPR3 (Simple Compare Unit Compare Register 3).
CAPCON (Capture Control Register).
CAPFIFO (Capture FIFO Status Register).
CAP1FIFO (Capture Unit 1 FIFO Stack).
CAP2FIFO (Capture Unit 2 FIFO Stack).
CAP3FIFO (Capture Unit 3 FIFO Stack).
CAP4FIFO (Capture Unit 4 FIFO Stack).
.2 Registro GPTCON
De General-Purpose Timer Control Register, especifica la acción que debe desarrollar cada
uno de los temporizadores en diferentes eventos e indica la dirección de su cuenta.
15 14 13 12-11 10-9 8-7
0 = Valor programado para esta aplicación; ~ = Valor variable según acontecimientos o necesidades
Figura 288 Registro de control GPTCON.
- Bits 15, 14 y 13 (Timer x Status): Son sólo de lectura e indican, con un ‗0‘, si el
contador asociado cuenta descendentemente y, con un ‗1‘, ascendentemente.
- Bits 12-11 (Start ADC by Timer 3 Event): Indican si debe comenzar el muestreo el
módulo ADC cuando sucede un determinado evento del contador 3. Esta función no
fue aprovechada, por lo que se programaron con el valor 00b.
- Bits 10-9 (Start ADC by Timer 2 Event): Indican si debe comenzar el muestreo el
módulo ADC cuando sucede un determinado evento del contador 2. Esta función no
fue aprovechada, por lo que se programaron con el valor 00b.
- Bits 8-7 (Start ADC by Timer 1 Event): Indican si debe comenzar el muestreo el
módulo ADC cuando sucede un determinado evento del contador 1. Como esta
característica sí fue aprovechada, se programó con 00b cuando hubo que deshabilitarla
y con 10b cuando hubo que activarla.
- Bit 6 (Compare Output Enable): Controla las salidas de las unidades de comparación.
Como no se usaron estas funciones, este bit se programó a ‗0‘ (desactivadas).
- Bits 5-4, 3-2 y 1-0 (Polarity of Timer x Compare Output): Establece el valor de la
salida de comparación del temporizador asociado. Las funciones de comparación no se
emplearon, por lo que el valor de estos bits es indiferente (las salidas estás
desactivadas con el bit 6). Se los programó a 00b, que es el valor que poseen al
reiniciarse el DSP.
.5 Registro T1CON
De Timer 1 Control Register, controla el funcionamiento del temporizador 1. Su valor será
0000h cuando se quiera paralizar su funcionamiento o cuando el DSP se reinicie.
15 14 13 12 11 10 9 8
7 6 5 4 3 2 1 0
- Bits 3-2 (Timer Compare Register Reload Condition): Hace referencia a cuándo
recargar el registro de comparación del temporizador 1. Al no emplearse la función de
comparación, su valor será 00b en toda la ejecución del programa.
- Bit 1 (Timer Compare Enable): Deshabilita (‗0‘) o habilita (1‘) la función de
comparación del temporizador 1. Se lo fijó en ‗0‘ al no emplearse esta característica.
- Bit 0 (Reserved): Indefinido por el fabricante.
.6 Registro T2CON
De Timer 2 Control Register, controla el funcionamiento del temporizador 2. Su valor será
0000h cuando se quiera paralizar su funcionamiento o cuando el DSP se reinicie
15 14 13 12 11 10 9 8
7 6 5 4 3 2 1 0
- Bits 3-2 (Timer Compare Register Reload Condition): Hace referencia a cuándo
recargar el registro de comparación del temporizador 2. Al no emplearse la función de
comparación, su valor será 00b en toda la ejecución del programa.
- Bit 1 (Timer Compare Enable): Deshabilita (‗0‘) o habilita (‗1‘) la función de
comparación del temporizador 2. Se lo fijó en ‗0‘ al no emplearse esta característica.
- Bit 0 (Period Register Select): Establece si el registro de periodo del temporizador 2 es
el del temporizador 1. Se escribió en él un ‗0‘ para indicar que será el propio.
.7 Registro T3CON
De Timer 3 Control Register, controla el funcionamiento del temporizador 3. Su valor será
0000h cuando se quiera paralizar su funcionamiento o cuando el DSP se reinicie
15 14 13 12 11 10 9 8
7 6 5 4 3 2 1 0
- Bits 3-2 (Timer Compare Register Reload Condition): Hace referencia a cuándo
recargar el registro de comparación del temporizador 3. Al no emplearse la función de
comparación, su valor será 00b en toda la ejecución del programa.
- Bit 1 (Timer Compare Enable): Deshabilita (‗0‘) o habilita (1‘) la función de
comparación del temporizador 3. Se lo fijó en ‗0‘ al no emplearse esta característica.
- Bit 0 (Period Register Select): Establece si el registro de periodo del temporizador 3 es
el del temporizador 1. Se escribió en él un ‗0‘ para indicar que será el propio.
.8 Registro EVIMRA
De Interrupt Mask Register A, habilita o deshabilita determinadas interrupciones que puedan
acontecer en el módulo EV. Solamente se utilizó el bit 0, que es el que habilita a la interrupción
PDPINT, pues el resto hace referencia a las interrupciones disponibles en el temporizador 1, las
cuales ninguna se emplearon.
15-11 10 9 8
7 6 5 4 3 2 1 0
.9 Registro EVIMRB
De Interrupt Mask Register B, habilita o deshabilita determinadas interrupciones que puedan
acontecer en el módulo EV.
15-8
Reserved
7 6 5 4 3 2 1 0
15-11 10 9 8
7 6 5 4 3 2 1 0
15-8
Reserved
7 6 5 4 3 2 1 0
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
3.6.11.1 Introducción
El DSP TMS320F240 posee dos convertidores analógico a digital de 10 bits (sencillamente
denominados 1 y 2, Figura 297), cada uno con ocho canales y con un circuito interno previo de
muestreo y retención, siendo el tiempo mínimo de conversión total de 6 s20. Los canales de cada
convertidor están conectados a un multiplexor analógico 8 a 1, por lo que tan sólo se podrá emplear
un canal de cada uno al mismo tiempo, es decir, se podrán muestrear dos canales a la vez.
20
El proceso total de conversión consiste en muestreo, retención, conversión y guardado del valor digital.
La alimentación y la masa de tensión que requiere este módulo deben estar separado de la
alimentación digital del microcontrolador para evitar interferencias en el proceso de conversión
(patillas VCCA y VSSA a +5 V y a 0 V, respectivamente). Por otro lado, el módulo también necesita
unas tensiones analógicas de referencia superior y otra inferior para el proceso de conversión
(patillas VREFHI y VREFLO), siendo valor digital obtenido el siguiente:
Cada convertidor puede habilitarse o deshabilitarse por separado, pero ambos comienzan a
funcionar con una misma consigna de control que puede ser por programa, un evento interno y/o un
evento externo empleando la patilla ADCSOC/IOPC0. Cuando el proceso de conversión finaliza, cada
convertidor almacena su valor digital de salida en una pila de tipo FIFO propia de dos posiciones,
activando, en su caso, una interrupción.
Por último, el mínimo tiempo necesario de muestreo, retención y conversión20 viene dado por
la inecuación
siendo SYSCLK el periodo de la señal de reloj del sistema y Valor de pre-escalado el seleccionado
por los bits 2-0 del registro ADCTRL2 (Figura 300).
independiente de la masa digital porque se encuentra en una pista que recorre la placa
madre hasta juntarse con ella en el propio conector de entrada de alimentación general
(J15).
.1 Registro ADCTRL1
15 14 13 12 11 10 9 8
7 6-4 3-1 0
0, 1 = Valor programado para esta aplicación; ~ = Valor variable según acontecimientos o necesidades
Figura 298 Registro de control ADCTRL1.
- Bit 15 (Soft): Aplicable solamente cuando se está emulando, este bit indica, con un ‗0‘,
que se debe detener inmediatamente la conversión al detener el emulador (siempre y
cuando el bit 14 esté también a ‗0‘), mientras que con un ‗1‘ establece que la
conversión finalice antes de hacerlo. La opción escogida para el programa diseñado ha
sido esta última.
- Bit 14 (Free): Solamente efectivo en el proceso de emulado, establece, con un ‗0‘, que
el convertidor se comporte como indique el bit 15, mientras que con un ‗1‘ lo
mantiene en funcionamiento aun estando el emulador suspendido. Su valor, en todo el
proceso de ejecución del programa diseñado, es un ‗0‘.
- Bit 13 (ADC Start Converting Inmediately): Obliga, cuando su valor es un ‗1‘, que el
convertidor inicie inmediatamente una nueva conversión, aunque haya otra en curso.
No será empleada esta función en el proyecto.
- Bits 12 y 11 (ADC2 y ADC1 Enable, respectivamente): Habilitan o deshabilitan su
convertidor correspondiente. En el programa diseñado, se escribirá uno u otro valor
según sea la necesidad en el momento de emplear el módulo ADC.
- Bit 10 (ADC Continuous Conversion Mode): Con un ‗1‘, inicia automáticamente una
nueva conversión al finalizar la que se encuentre en curso. No será empleada esta
función para la presente aplicación.
- Bit 9 (ADC Enable Interrupt): Habilita la interrupción del módulo ADC, la cual tiene
lugar al finalizar el proceso de conversión (guardado de los valores digitales en las
pilas FIFO correspondientes). Es un bit de utilidad en el proceso de ejecución del
programa diseñado.
- Bit 8 (ADC Interrupt Flag): Se pone inmediatamente a ‗1‘ cuando finaliza una
conversión. Hará que se active la interrupción del módulo si el bit 9 se encuentra
activado.
- Bit 7 (ADC End of Conversion): Indica, con un ‗1‘, que hay una conversión en curso,
y con un ‗0‘ que el módulo ha finalizado su labor. En ocasiones, será continuamente
consultado para conocer cuándo ha adquirido una muestra determinada en lugar de
emplear la interrupción propia del módulo.
- Bits 6-4 (ADC2 Channel Selection): Selecciona el canal activo del convertidor nº 2,
siendo 000b la patilla ADCIN8 y 111b la patilla ADCIN15. Durante la ejecución del
programa de este proyecto, su valor dependerá del canal que se desee adquirir.
- Bits 3-1 (ADC1 Channel Selection): Selecciona el canal activo del convertidor nº 1,
siendo 000b la patilla ADCIN0 y 111b la patilla ADCIN7. Durante la ejecución del
programa de este proyecto, su valor dependerá del canal que se desee adquirir.
- Bit 0 (ADC Start Of Conversion): Escribiendo en él un ‗1‘, inicia un nuevo proceso de
conversión. Será de utilidad cuando se vaya a muestrear cualquier valor en un
momento dado.
.2 Registro ADCTRL2
15-11 10 9 8
ADCEVSOC = ADCEXTSOC
Reserved Reserved
~ =0
0, 1 = Valor programado para esta aplicación; ~ = Valor variable según acontecimientos o necesidades
Figura 299 Registro de control ADCTRL2.
.3 Registros ADCFIFO
Estos registros (ADCFIFO1 y ADCFIFO2) almacenan el valor digital de diez bits de la muestra
tomada y lo hacen en sus bits más significativos, estando los restantes cinco siempre a ‗0‘: El
objetivo de esta distribución es por si desea el programador emplear números decimales con coma
fija. La aplicación aquí desarrollada no hace uso de este tipo de números, por lo que sólo se tomará
el valor de los diez bits más significativos de dichos registros para realizar las operaciones
necesarias.
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
D9=~ D8=~ D7=~ D6=~ D5=~ D4=~ D3=~ D2=~ D1=~ D0=~ 0 0 0 0 0 0
0 = Valor fijado por el fabricante; ~ = Valor variable según la muestra tomada
Figura 301 Registros de datos ADCFIFO1 y ADCFIFO2.
3.6.12.1 Introducción
El DSP dispone de un módulo de comunicaciones asíncrono denominado SCI (Serial
Communications Interface) usado para interactuar digitalmente con otros dispositivos empleando el
formato estándar NRZ (nonreturn-to-zero). En el presente proyecto cumple la misión de
comunicarse con un PC utilizando el protocolo RS-232C.
El módulo SCI puede enviar y recibir datos al mismo tiempo (full-duplex), pudiendo el
programador especificar la longitud de la trama, la paridad, los bits de stop y la velocidad de
transmisión, así como realizar las acciones oportunas mediante el uso de interrupciones. También es
posible detectar errores de rotura de línea (brake error), de paridad (parity error), de trama (frame
error) y de sobreescritura (overrun error). Además, posee dos modos de funcionamiento
seleccionables en función de cómo se desean transmitir y recibir los datos en entornos donde se
comunican múltiples procesadores: idle-line y adress-bit, los cuales no se explicarán, habiéndose
escogido el primero de ellos por ser compatible con el protocolo RS-232C.
La Figura 302 muestra su diagrama de bloques para entender mejor su funcionamiento, el
cual no se va a hablar con detalle, pues no es un objetivo del presente documento, pero sí cómo se
ha programado para llevar a cabo las comunicaciones que se tratan en esta sección. El módulo SCI
ofrece un modo de funcionamiento similar al de una UART (como la que tiene un PC), por lo que
su configuración resultará familiar.
.2 Velocidad de transmisión
Al igual que en una UART, la velocidad de transmisión de los bits es ampliamente
programable. Por defecto, se estableció que la velocidad sea de 9.600 baudios, pudiendo el usuario
reprogramarla, a través del PC, según sus necesidades. Su valor depende directamente de SYSCLK y
de los registros de configuración de 8 bits SCIHBAUD y SCILBAUD.
.3 Interrupciones
La transmisión y la recepción de los datos en el módulo SCI son controladas por
interrupciones independientes. La primera de ellas sólo posee un origen de interrupción (la
transmisión de un dato), pero la segunda posee dos fuentes de interrupción: recepción correcta de
dato y error de recepción. Cada una de estas tres posibilidades puede ser habilitada por separado y
posee su propios bit de bandera.
Por otro lado, las interrupciones del módulo poseen una prioridad dentro del rango de
prioridades del DSP (pág. 461): pueden ser configuradas como de baja o de alta prioridad. En la
presente aplicación, se estableció una prioridad baja para dar mayor respuesta a otros eventos más
importantes (Tabla 104), como son las interrupciones del módulo EV y las comunicaciones entre
prototipos (SPI): al fin y al cabo, el módulo SCI es una interface para que el usuario programe al
prototipo y visualice lo que ocurre, no determinando, en tiempo real, el funcionamiento del mismo.
Los registros que las configuran y que contienen sus banderas son SCICTL2, SCIPRI y SCIRXST.
.4 Registros de control
Registro SCICCR
Este registro, de ocho bits, es el responsable de configurar las tramas de comunicaciones en el
formato NRZ adecuado. Su significado es SCI Communication Control Register.
7 6 5 4 3 2 1 0
- Bit 7 (SCI number of Stop Bits): Establece, con un ‗0‘, que haya un bit de stop y, con
un ‘1‘, que haya dos. Por defecto, se programaron dos bits de stop, pero el usuario
puede modificarlo enviando al prototipo el comando adecuado desde su PC.
- Bit 6 (SCI Parity Odd / Even Selection): Escribiendo en él un ‗0‘, se establece una
paridad par, mientras que, si es un ‗1‘, es impar. Sólo tiene efecto si el bit 5 es un ‗1‘.
Por defecto, se impuso la paridad par, pero el usuario puede modificarla enviando al
prototipo el comando adecuado desde su PC.
- Bit 5 (SCI Parity Enable): Habilita, con un ‗1‘, que las tramas posean un bit de
paridad. Por defecto, se programó que sí haya dicho bit de paridad, pero el usuario
puede modificarlo enviando al prototipo el comando adecuado desde su PC.
- Bit 4 (SCI Communication Enable): Puesto a ‗1‘, el modulo SCI se encuentra
activado. Esta opción siempre estará seleccionada, no siendo posible cambiarla con un
comando recibido del PC.
- Bit 3 (SCI Multiprocessor Mode Control): Este bit selecciona uno de los dos
protocolos para la comunicación entre procesadores: idle-line (‗0‘) y adress-bit (‗1‘).
Se seleccionó el primero de ellos durante la ejecución de todo el programa por ser el
único compatible con el protocolo RS-232C.
- Bits 2, 1 y 0 (Character-Length Control): Configuran la longitud, en bits, del carácter
contenido en cada trama. Se fijó que dicha longitud sea de 8 bits (un byte),
programándolos a 111b, siendo no modificables por el usuario desde su PC.
SYSCLK
(ec. 369) Velocidad de transmisión SCI
8 BRR 1
Dicha ecuación es sólo válida si BRR es distinto de cero. La Figura 305 muestra el valor que
debe tomarse de éste para conseguir que el módulo SCI trasmita y reciba los datos a las velocidades
asíncronas habituales en la industria. Por ejemplo, tomando a SYSCLK de 10 Mhz (su valor por
defecto), para conseguir 9.600 baudios, el parámetro BRR debe ser 130d (82h), programando a
SCIHBAUD con un 00h y a SCILBAUD con un 82h.
El usuario debe tener siempre presente que, si reconfigura el módulo PLL, debe revisar también
el valor de BRR y, por lo tanto, los registros SCIHBAUD y SCILBAUD.
7 6 5 4 3 2 1 0
7 6 5 4 3 2 1 0
Registro SCICTL1
Significado de SCI Control Register 1, controla diversos aspectos del funcionamiento del
módulo.
7 6 5 4 3 2 1 0
Registro SCICTL2
Conocido como SCI Control Register 2, habilita las tres interrupciones disponibles en el
módulo y contiene banderas del estado de la transmisión de un dato.
7 6 5 4 3 2 1 0
TX RX/BK TX INT
TXRDY = ~ Reserved
EMPTY = ~ INT ENA = ~ ENA = ~
- Bit 7 (Transmitter Buffer-Register Ready): Es una bandera que indica, con un‘1‘, que
el registro de envío SCITXBUF está vacío y listo para transmitir otro dato. Por lo tanto,
su valor depende del estado de la transmisión. Activa a la interrupción de transmisión
en caso de estar habilitada.
- Bit 6 (Transmitter Empty): Es otra bandera que comunica que los registros implicados
en la transmisión (SCITXBUF y TXSHF) están vacíos.
- Bits 5-2 (Reserved): Indefinidos por el fabricante.
- Bit 1 (Receiver-Buffer / Break Interrupt Enable): Habilita, con un ‗1‘, las dos
interrupciones de recepción (dato recibido y detección de rotura de línea o break).
Durante la ejecución del programa, se habilitará cuando se vaya a recibir un comando
desde el PC y se deshabilitará cuando se vaya a enviar una respuesta al mismo. Nunca
estará activa a la vez que la interrupción de transmisión (bit 0).
- Bit 0 (Transmitter-Buffer Interrupt Enable): Habilita, con un ‗1‘, la interrupción de
transmisión. Durante la ejecución del programa, se habilitará cuando se vaya a
transmitir una respuesta al PC y se deshabilitará cuando se vaya a recibir un comando.
Nunca estará activa a la vez que la interrupción de recepción (bit 1).
Registro SCIPC2
Este registro (de SCI Port Control 2) controla las funciones de las patillas SCIRXD y SCITXD: o
bien se dedican a la actividad de las comunicaciones o bien a ser puntos de entrada / salida digitales.
7 6 5 4 3 2 1 0
Registro SCIPRI
Este registro contiene los bits que establecen la prioridad (SCI Priority) de las interrupciones
de envío y recepción.
7 6 5 4 3 2 1 0
Registro SCIRXST
Iniciales de SCI Receiver Status, es un registro de ocho bits que contiene banderas del estado
de la recepción (dos de las cuales pueden generar una interrupción).
7 6 5 4 3 2 1 0
- Bit 7 (SCI Receiver Error Flag): Cuando es un ‘1‘, indica que uno o más de los bits de
error 5 a 2 están a ‗1‘, causando una interrupción de error de recepción si es que está
habilitada (bit SCICTL1.6).
- Bit 6 (SCI Receiver Ready Flag): Es una bandera que, cuando está a ‗1‘, indica que se
ha recibido un dato, causando una interrupción de recepción si se encuentra activada
(SCICTL2.1).
- Bit 5 (SCI Break Detect Flag): Se pone a ‗1‘ cuando el modulo detecta un error de
rotura de línea (brake), causando una interrupción de recepción si es que está
habilitada (bit SCICTL2.1).
- Bit 4 (SCI Framing Error Flag): Se pone a ‗1‘ cuando se está esperando un bit de stop
y no se encuentra. Pondrá a ‗1‘ el bit 7.
- Bit 3 (SCI Overrun Error Flag): Se pone a ‗1‘ cuando se ha recibido un dato sin haber
leído el anterior, es decir, se ha perdido un carácter en la recepción. Activará al bit 7.
- Bit 2 (SCI Parity Error Flag): Se pone a ‗1‘ cuando se ha recibido un dato cuyo bit de
paridad no concuerda con la paridad del mismo. Pondrá a ‗1‘ el bit 7.
- Bit 1 (Receiver Wake-Up Detect): Es una bandera que se emplea cuando el módulo
SCI está funcionando en el modo adress-bit. Como dicha forma de trabajo no es
empleada en el proyecto, este bit será ignorado.
- Bit 0 (Reserved): Indefinido por el fabricante.
3.6.13.1 Introducción
Este módulo, de significado Serial Peripheral Interface, es un puerto serie síncrono de alta
velocidad con el que se pueden enviar y recibir datos de uno a ocho bits de longitud. Normalmente,
es empleado para las comunicaciones entre el DSP y los periféricos externos u otro tipo de
controladores. En esta aplicación, será el responsable de la comunicación entre prototipos. Su
diagrama de bloques se presenta en la Figura 313.
El módulo trabaja con una determinada jerarquía: se le puede configurar como un equipo
maestro o esclavo. El primero es quien empieza, controla y finaliza la comunicación y, el segundo,
es quien responde acorde con lo que se le pidió. En este proyecto, el prototipo puede trabajar en
ambos estados cuando tiene que coordinarse con otros prototipos para funcionar en paralelo: el
usuario decidirá qué rango de la jerarquía desempañará cada uno mediante el posicionado del
jumper JP1 situado en la placa de comunicaciones.
Para efectuar el intercambio de datos, se emplean cuatro líneas: SPISIMO, SPISOMI, SPICLK y
SPISTE. Las dos primeras son de transmisión y recepción de datos, la tercera es la señal de reloj y la
última es la que indica cuándo y cuánto tiempo dura la comunicación. La señal de sincronismo para
la comunicación entre equipos puede programarse para que sea activa a nivel alto o bajo y, además,
que se encuentre desfasada medio ciclo, según las necesidades del programador.
El formato de los datos a intercambiar es más sencillo respecto al módulo SCI: no hay bit de
start, ni de paridad ni de stop, solamente se transmite el dato. Cuando el módulo se comunica con
otro equipo, a la vez que se está enviando un dato se está recibiendo otro (por las líneas SPISIMO y
SPISOMI, dependiendo de la jerarquía de cada equipo) y al ritmo de la señal SPICLK. El programador
debe decidir qué datos son válidos y cuáles no (tanto los que se envían como los que se reciben).
Para más información consultar la referencia bibliográfica [72].
.2 Velocidad de transmisión
Aunque se puede programar al módulo SPI para que funcione a muy diferentes velocidades de
transmisión, para esta aplicación se fijó una de 80 kHz, casi la más baja, de tal forma que por las
líneas de comunicación pueden circular 10 bytes/ms. No se quiso escoger una velocidad mayor para
evitar problemas de distorsión de los datos debido a las impedancias parásitas (capacidades e
inductancias) del circuito impreso. Su valor depende directamente de la señal de reloj interna
SYSCLK y del registro de configuración SPIBRR.
.3 Interrupciones
Existen dos tipos de interrupciones que avisan de dos eventos diferentes: la de dato
enviado/recibido y la de dato perdido (overrun). En esta aplicación se emplearán las dos. El registro
que las habilita es SPICTL y el que contiene sus banderas es SPISTS.
Las interrupciones del módulo SPI fueron programadas para ser de baja prioridad dentro del
rango de prioridades del DSP. Al igual que para las interrupciones del módulo SCI, se estableció
dicho rango para dar mayor respuesta a otros eventos más importantes (Tabla 104).
.4 Registros de control
Registro SPICCR
Iniciales de SPI Configuration Control Register, configura el módulo para su operación:
7 6 5 4 3 2 1 0
- Bit 7 (SPI Software Reset): Provoca, con un ‗1‘, que el módulo se reinicie a un
determinado estado. Es necesario hacer esta actividad cada vez que se desee
configurarlo.
- Bit 6 (Shift Clock Polarity): Este bit controla la polaridad de la señal de sincronismo
SPICLK. Se programó con un ‗0‘ para establecer que su nivel inactivo es el bajo.
Registro SPICTL
Este registro (SPI Operation Control) controla la transmisión de los datos, la generación de
interrupciones, la fase de la señal SPICLK y el modo de operación.
7 6 5 4 3 2 1 0
Registro SPISTS
7 6 5 4 3 2 1 0
- Bit 7 (SPI Receiver Overrun Flag): Se pone a ‗1‘ cuando se ha perdido un dato en la
recepción de varios. En esta aplicación, se comprobará su estado cada vez que se esté
estableciendo una comunicación con los demás equipos.
- Bit 6 (SPI Interrupt Flag): Es una bandera que se activa (‗1‘) cuando se ha terminado
de recibir/transmitir un dato. Provocará que se ejecute la interrupción SPI si encuentra
habilitada (bit SPICTL.0).
- Bits 5-0 (Reseved): Indefinidos por el fabricante.
Registro SPIBRR
De SPI Baud Rate Register (Figura 319), contiene los bits empleados para calcular la
velocidad de comunicación junto con la señal SYSCLK y acorde con la siguiente expresión:
SYSCLK
(ec. 370) SPI Baud Rate
SPIBRR 1
Esta ecuación es válida siempre y cuando BRR sea igual o superior a 3. Para un número
inferior, se emplea otra expresión, pero no se escribirá aquí por no ser empleada en este proyecto.
Se lo programó con el valor 7Ch para establecer una velocidad de transmisión de 80 kHz.
7 6 5 4 3 2 1 0
SPI BIT SPI BIT SPI BIT SPI BIT SPI BIT SPI BIT SPI BIT
Reserved
RATE 6 = 1 RATE 5 = 1 RATE 4 = 1 RATE 3 = 1 RATE 2 = 1 RATE 1 = 0 RATE 0 = 0
El usuario debe tener siempre presente que, si reconfigura el módulo PLL, debe revisar también
el valor de este registro (SPIBRR).
Registro SPIPC1
Este registro (SPI Port Control Register 1) configura las patillas SPISTE y SPICLK.
7 6 5 4 3 2 1 0
SPISTE SPISTE DATA SPISTE SPISTE DATA SPICLK DATA SPICLK DATA SPICLK SPICLK DATA
DATA IN = ~ OUT = ~ FUNCT. = 1 DIR = ~ IN = ~ OUT = ~ FUNCT. = ~ DIR = ~
1 = Valor programado para esta aplicación ; ~ = Valor variable según acontecimientos o necesidades
Figura 320 Registro de control SPIPC1.
- Bit 2 (SPICLK Pin Port Data Out Flag): Si la patilla SPICLK está configurada para
trabajar como un punto digital de salida, el valor que se escriba en este bit será el que
se establezca en la misma. Si se emplea para la comunicación SPI, en el modo maestro
sirve para establecer la señal de sincronismo para la transmisión de los datos y, en el
modo esclavo, para nada. En este proyecto, se empleó solamente para las labores de
comunicación.
- Bit 1 (SPICLK Pin Function Select): Establece si la patilla SPICLK funciona como un
punto de E/S digital (‘0‘) o si contiene a la señal de sincronismo de SPI (‗1‘). Cuando
el prototipo sea un maestro, se habilitará una u otra función dependiendo de si se va o
no a transmitir datos. En cambio, cuando sea un esclavo, contendrá siempre un ‗1‘
para recibir siempre la citada señal.
- Bit 0 (SPICLK Data Direction): Indica si la patilla SPICLK debe ser un punto de entrada
(‗0‘) o de salida (‗1‘) digital. Cuando el prototipo sea un esclavo, será de entrada y,
cuando sea maestro, de salida.
Registro SPIPC2
Este registro (SPI Port Control Register 2) configura las patillas SPISIMO y SPISOMI.
7 6 5 4 3 2 1 0
1 = Valor programado para esta aplicación; ~ = Valor variable según acontecimientos o necesidades; x = No importa
Figura 321 Registro de control SPIPC2.
- Bit 7 (SPISIMO Pin Data In): Contiene el valor actual de la patilla SPISIMO
independientemente de la jerarquía seleccionada.
- Bit 6 (SPISIMO Pin Data Out): Si la patilla SPISIMO está configurada para trabajar como
un punto digital de salida, el valor que se escriba en este bit será el que se establezca
en la misma. Si se emplea para la comunicación SPI, en el modo maestro sirve para
enviar los datos y, en el modo esclavo, para recibirlos. En este proyecto, se empleó
solamente para las labores de comunicación.
- Bit 5 (SPISIMO Pin Function Select): Establece si la patilla SPISIMO funciona como un
punto de E/S digital o como le corresponde en las comunicaciones SPI, opción ésta
seleccionada, por lo que se escribirá siempre un ‗1‘ en ello.
- Bit 4 (SPISIMO Data Direction): Indica si la patilla SPISIMO debe ser un punto de
entrada (‗0‘) o de salida (‗1‘) digital cuando sea configurada como tal (bit 5). Cuando
se esté trabajando en el modo SPI, este bit no es útil, caso que ocurre en este proyecto.
- Bit 3 (SPISOMI Pin Data In): Contiene el valor actual de la patilla SPISOMI
independientemente de la jerarquía seleccionada.
- Bit 2 (SPISOMI Pin Data Out): Si la patilla SPISOMI está configurada para trabajar como
un punto digital de salida, el valor que se escriba en este bit será el que se establezca
Registro SPIPRI
Sus siglas significan SPI Priority Control Register y determina la prioridad de la interrupción
SPI y el comportamiento del módulo cuando se está operando con el emulador.
7 6 5 4 3 2 1 0
SPI SPI
Reserved RESERVED
PRIORITY = 1 ESPEN = 1
PADATDIR: Port A Data and Direction SPIBRR: SPI Baud Rate Register, 504, 505
Register, 456, 457 SPICCR: Configuration Control Register,
PBDATDIR: Port B Data and Direction 503, 504
Register, 456, 458 SPICTL: SPI Operation Control Register, 504
PCDATDIR: Port C Data and Direction SPIINT: Serial Peripheral Interface Interrupt,
Register, 456, 458 464, 470
PDPINT: Power Drive Protection Interrupt, SPIPC1: SPI Port Control Register 1, 502,
444, 445, 459, 464, 469, 485 506
PLL: Phase-Locked Loop, 451, 472, 496, SPIPC2: SPI Port Control Register 2, 502,
506 507
PM: Product Shift, 454, 455 SPIPRI: SPI Priority Control Register, 508
reset, 444, 449, 459, 460, 461, 465 SPISTS: SPI Status Register, 504, 505
RTI: Real Time Interrupt, 459, 472, 475 ST0: Status register 0, 449; Status Register 0,
RTICNTR: RTI Counter Register, 476, 477 453; Staus register 0, 454; Staus Register 0,
RTICR: RTI Control Register, 476, 477 454
RXINT: SCI Receiver Interrupt, 465, 470 ST1: Status Register 1, 453; Staus register 1,
SACTR: Simple Compare Action Control 448, 454, 457; Staus Register 1, 455
Register, 480 SXM: Sign Extension Mode, 454, 455
SCI: Serial Communications Interface, 442, SYSCLK: System Clock, 472, 474, 488, 495,
454, 455, 456, 459, 460, 465, 470, 492, 501, 496, 504
504 SYSCR: System Control Register, 457, 460,
SCICCR: SCI Communication Control 470
Register, 494, 495 SYSIVR: System Interrupt Vector Register,
SCICTL1: SCI Control Register 1, 497 470, 472
SCICTL2: Control Register 2, 495, 498 SYSSR: System Status Register, 470, 471
SCIHBAUD: SCI Baud Register High Bits, T1CMPR: Timer 1 Compare Register, 481
495, 496 T1CON: Timer 1 Control Register, 482
SCILBAUD: SCI Baud Register Low Bits, T1PR: Timer 1 Period Register, 482
495, 496 T2CMPR: Timer 2 Compare Register, 481
SCIPC2: SCI Port Control Register 2, 493, T2CNT: Timer 2 Counter Register, 482
498 T2CON: Timer 2 Control Register, 483
SCIPRI: SCI Priority Control Register, 495, T2PR: Timer 2 Period Register, 482
499 T3CMPR: Timer 3 Compare Register, 481
SCIRXST: SCI Receiver Status Register, 495, T3CNT: Timer 3 Counter Register, 482
497, 500 T3CON: Timer 3 Control Register, 484
SCMPR1: Simple Compare Unit Compare T3PR: Timer 3 Period Register, 482
Register 1, 480 TC: Test Control, 454, 455
SCMPR2: Simple Compare Unit Compare TICNT: Timer 1 Counter Register, 482
Register 2, 480 TPINT2: Timer Period Interrupt 2, 464, 470
SCMPR3: Simple Compare Unit Compare TPINT3: Timer Period Interrupt 3, 464
Register 3, 480 TRAP: Instrucción, 459
SPI: Serial Peripheral Interface, 442, 453, TXINT: SCI Transmitter Interrupt, 465, 470
455, 459, 470, 495, 501 Watch-Dog, 439, 460, 470, 471, 472, 475
WDCLK: Watch-Dog Clock, 472, 475, 478 XINT1CR: External Interrupt 1 Control
WDCNTR: Watch-Dog Counter Register, 476, Register, 466
477, 478 XINT2: External Interrupt 2, 444, 445, 459,
WDCR: Watch-dog Control Register, 460; 464, 466, 467
Watch-Dog Control Register, 476, 477, 478 XINT2CR: External Interrupt 2 Control
WDKEY: Watch-Dog Key Register, 476, 477 Register, 467
WSGR: Wait-State Generator, 452 XINT3: External Interrupt 3, 444, 445, 459,
WSGR: Wait-State Generator, 452 464, 466, 468
XF: External Flag, 441, 442, 454, 455, 457 XINT3CR: External Interrupt 3 Control
XINT1: External Interrupt 1, 444, 445, 459, Register, 468
464, 466
42 RESERVED E - Reservada para realizar pruebas por el fabricante. Sin uso asignado.
Analógicas
PATILLA
FLUJO* TIPO FUNCIÓN ASIGNADA
nº Nombre
PATILLA
FLUJO* TIPO FUNCIÓN ASIGNADA
nº Nombre
Líneas de datos
110 A0 (LSB)
111 A1
112 A2
114 A3
117 A6
118 A7
119 A8
PATILLA
FLUJO* TIPO FUNCIÓN ASIGNADA
nº Nombre
122 A9
123 A10
124 A11
127 A14
Líneas de dirección
9 D0 (LSB)
10 D1
11 D2
12 D3
15 D4
16 D5
17 D6
18 D7
E/S Digital Bus de datos de acceso a interfaz externa.
19 D8
22 D9
23 D10
24 D11
25 D12
26 D13
27 D14
28 D15 (MSB)
PATILLA
FLUJO* TIPO FUNCIÓN ASIGNADA
nº Nombre
Comunicaciones serie
Interrupción
40 NMI E Digital Detección de tensión baja en alguna de las cuatro fuentes de ±12 V.
54 XINT2 E/S Digital Detección del cruce por cero de la tensión de fase.
Reloj
PATILLA
FLUJO* TIPO FUNCIÓN ASIGNADA
nº Nombre
94 PWM1/CMP1
95 PWM2/CMP2
96 PWM3/CMP3
S Digital Sin uso asignado.
97 PWM4/CMP4
98 PWM5/CMP5
99 PWM6/CMP6
85 VREFHI E Analógico Tensión de referencia alta (high) del módulo ADC. Puesta a +5 V.
86 VREFLO E Analógico Tensión de referencia baja (low) del módulo ADC. Puesta a 0 V.
* Respecto a la placa: E = Entrada; S = Salida. (Para patillas de E /S, en negrita el valor por defecto.)
.1 Conector J1
6 D3 12 17 /WE 1 28 A9 122
.2 Conector J2
2 D8 19 13 TCK 30 24 /PORSET 41
5 D9 22 16 TMS 33 27 SCITXD 44
.3 Conector J3
4 XINT2 54 15 XF 65 26 ANAIN4 76
.4 Conector J4
.1 Conector J1
Enlazado con el conector J1 de la placa del DSP.
nº patilla Señal Descripción Flujo*
1 A6 Bus de direcciones E
2 A7 Bus de direcciones E
3 A8 Bus de direcciones E
4, 19
RefCntrDig Referencia digital del bloque de control --
24, 30
5, 18
+5Vctrl Alimentación +5 V digital del bloque de control --
23, 29
6 A9 Bus de direcciones E
7 A10 Bus de direcciones E
8 A11 Bus de direcciones E
9 A12 Bus de direcciones E
10 A13 Bus de direcciones E
11 A14 Bus de direcciones E
12 A15 Bus de direcciones E
13 /DS Selección de la interfaz de datos externa E
14 /IS Selección de la interfaz de periféricos externa E
.2 Conector J2
Enlazado con el conector J2 de la placa del DSP.
nº patilla Señal Descripción Flujo*
1 D7 Línea de datos E/S
2 D8 Línea de datos E/S
3
12 RefCntrDig Referencia digital del bloque de control --
29
4
+5Vctrl Alimentación +5 V digital del bloque de control --
30
5 D9 Línea de datos E/S
6 D10 Línea de datos E/S
7 D11 Línea de datos E/S
8 D12 Línea de datos E/S
9 D13 Línea de datos E/S
10 D14 Línea de datos E/S
11 D15 Línea de datos E/S
13 TCK Empleada por el emulador S
14 TDI Empleada por el emulador S
15 /TRST Empleada por el emulador S
.3 Conector J3
Enlazado con el conector J3 de la placa del DSP.
nº patilla Señal Descripción Flujo*
1 SPISTE Señal de habilitación para la comunicación entre prototipos E/S
17 IOPC4 Selección de la dirección del prototipo para las comunicaciones (LSB) E/S
18 IOPC5 Selección de la dirección del prototipo para las comunicaciones (MSB) E/S
.4 Conector J4
Enlazado con el conector J4 de la placa del DSP.
nº patilla Señal Descripción Flujo*
1 AVCC Alimentación analógica --
.5 Conectores J5, J6 y J7
Se les puede conectar una placa de memoria de datos, de programa o de periféricos externos.
nº patilla Señal Descripción Flujo*
1 +5Vctrl Alimentación +5 V digital del bloque de control --
2 A0 Bus de direcciones S
3 A1 Bus de direcciones S
4 A2 Bus de direcciones S
5 A3 Bus de direcciones S
6 A4 Bus de direcciones S
7 A5 Bus de direcciones S
8 A6 Bus de direcciones S
9 A7 Bus de direcciones S
10 A8 Bus de direcciones S
11 A9 Bus de direcciones S
12 A10 Bus de direcciones S
13 A11 Bus de direcciones S
14 A12 Bus de direcciones S
15 A13 Bus de direcciones S
16 A14 Bus de direcciones S
17 A15 Bus de direcciones S
18 /DS Selección de la interfaz de datos externa S
19 /IS Selección de la interfaz de periféricos externa S
.6 Conector J8
A él va conectado el terminal JTAG.
nº patilla Señal Descripción Flujo*
1 TMS Control de la máquina de estado (Test Mode Select) E
2 /TRST Reinicialización (Test Reset) E
3 TDI Datos de entrada (Test Data Input) E
4
8
RefCntrDig Referencia digital del bloque de control --
10
12
Detección de presencia (Presence Detect): Unida a la alimentación +5Vctrl,
5 PD (VCC) indica al emulador que ha sido conectado a la placa del DSP y que ésta se S
encuentra alimentada.
6 KEY Sin conexión: Para acoplar correctamente el conector del JTAG. --
7 TDO Datos de salida (Test Data Output) S
Retorno del reloj de prueba (Test Clock Return): El emulador la emplea para su
9 TCK_RET sincronización interna. Se encuentra directamente conectada a TCK en el S
conectador.
11 TCK Reloj de prueba (Test Clock) E
13 EMU0 Patilla de emulación 0 E/S
14 EMU1/OFF Patilla de emulación 1 E/S
* Respecto a la placa: E = Entrada; S = Salida
.7 Conector J9
A él se le conecta la placa de comunicaciones.
nº patilla Señal Descripción Flujo*
1 +5Vctrl Alimentación +5 V digital del bloque de control --
2 /RS Señal de reinicio E/S
3 SCIRXD Recepción de datos desde el PC E
4 SCITXD Transmisión de datos al PC S
5 SPISIMO Transmisión / recepción de datos entre prototipos (depende de la jerarquía) E/S
6 SPISOMI Transmisión / recepción de datos entre prototipos (depende de la jerarquía) E/S
7 SPICLK Señal de sincronismo para la comunicación entre prototipos E/S
8 KEY Sin conexión: Para acoplar correctamente la placa de comunicaciones --
14 IOPC4 Selección de la dirección del prototipo para las comunicaciones (LSB) E/S
15 IOPC5 Selección de la dirección del prototipo para las comunicaciones (MSB) E/S
16 +12Vctrl Alimentación +12 V digital del bloque de control --
17 RefCntrDig Referencia digital del bloque de control --
18 -12Vctrl Alimentación -12 V digital del bloque de control --
* Respecto a la placa: E = Entrada; S = Salida. (Para patillas de E /S, en negrita el valor por defecto.)
.8 Conector J10
A él se le conecta la paca de acondicionamiento analógico.
nº patilla Señal Descripción Flujo*
1 +5Vctrl Alimentación +5 V digital del bloque de control --
2 IOPA3 Conexión con la patilla IOPA3 del DSP E/S
3 IOPA2 Detección del exceso de la temperatura del radiador E/S
4 ANAIN10 Conexión con la patilla ADCIN10 del DSP E
.9 Conector J11
A él se le conecta la placa de control de potencia.
nº patilla Señal Descripción Flujo*
1 +5Vctrl Alimentación +5 V digital del bloque de control --
2 KEY Sin conexión: Para acoplar correctamente la placa de control de potencia --
3 /RS Señal de reinicio E/S
.1 Conector J1
Recibe la señal de la tensión positiva del bus de continua. Enlazado con el conector J4 de la
placa de aislamiento.
nº patilla Señal Descripción Flujo*
1 BusDCpsADC Señal de la tensión positiva del bus de continua E
2 RefCntrAnalog Referencia analógica del bloque de control --
* Respecto a la placa: E = Entrada
.2 Conector J2
Recibe la señal de la tensión negativa del bus de continua. Enlazado con el conector J5 de la
placa de aislamiento.
nº patilla Señal Descripción Flujo*
1 BusDCngADC Señal de la tensión negativa del bus de continua E
2 RefCntrAnalog Referencia analógica del bloque de control --
* Respecto a la placa: E = Entrada
.3 Conector J3
Sirve para conectar la placa de acondicionamiento analógico a la placa madre.
nº patilla Señal Descripción Flujo*
1 +5Vctrl Alimentación +5 V digital del bloque de control --
2 -- No empleada --
3 IOPA2 Detección del exceso de la temperatura del radiador E/S
7 +5VREF Tensión regulada de +5 V S
8 KEY Sin conexión: Para acoplarse correctamente la placa madre --
9 ANAIN12 Señal tratada de la temperatura del radiador S
.4 Conector J4
Se le acopla el termistor para medir la temperatura del radiador.
nº patilla Señal Descripción Flujo*
1 Trad1 Terminal del termistor (opcional) S
2 Trad2 Terminal del termistor E/S
3 RefCntrAnalog Referencia analógica del bloque de control. Terminal del termistor (opcional) --
* Respecto a la placa: E = Entrada; S = Salida
.5 Conector J5
Envía a o recibe de otros prototipos, cuando tienen que funcionar en paralelo, la señal que
informa del cruce por cero de la tensión de fase. Se enlaza al conector J5 de la placa de
acondicionamiento analógico de otro prototipo.
.6 Conector J6
Recibe la señal de la tensión de fase. Enlazado con el conector J1 de la placa de aislamiento.
nº patilla Señal Descripción Flujo*
1 VfADC Señal de la tensión de fase E
2 RefCntrAnalog Referencia analógica del bloque de control --
* Respecto a la placa: E = Entrada
.7 Conector J7
Recibe la señal de la corriente de fase. Enlazado con el conector J3 de la placa de aislamiento.
nº patilla Señal Descripción Flujo*
1 IfADC Señal de la corriente de fase E
2 RefCntrAnalog Referencia analógica del bloque de control --
* Respecto a la placa: E = Entrada
.8 Jumper JP1
Determina si la señal de cruce por cero de la tensión de fase es la que detecta el propio
prototipo o es la de otro. Habitualmente, el primer caso es para cuando el prototipo funciona como
maestro y el segundo para cuando lo hace como esclavo.
Posición Descripción
1-2 La señal de cruce por cero es la propia
2-3 La señal de cruce por cero es externa (de otro prototipo)
.9 Jumper JP2
Establece si la temperatura máxima del radiador debe ser detectada con una referencia de
tensión de +2‘5 V o de +5 V. Debe seleccionarse una opción u otra según se haya posicionado el
jumper JP3 y el diseño del puente resistivo al que se conecta el termistor.
Posición Descripción
1-2 Referencia de tensión de +5 V
2-3 Referencia de tensión de +2‘5 V
.1 Conector J1
Para transmitir y recibir la señal SPISOMI en formato TTL. Sólo es efectivo si JP7 se encuentra
en la posición 1-2.
nº patilla Señal Descripción Flujo*
1 SPISOMI Conectado a la patilla SPISOMI del DSP E/S
2 RefCntrDig Referencia digital del bloque de control --
* Respecto a la placa: E = Entrada; S = Salida
.2 Conector J2
Para transmitir y recibir la señal SPISOMI en formato RS-485. Sólo es efectivo si JP7 se
encuentra en la posición 2-3.
nº patilla Señal Descripción Flujo*
1 A Terminal A para la comunicación en RS-485 E/S
2 B Terminal B para la comunicación en RS-485 E/S
* Respecto a la placa: E = Entrada; S = Salida
.3 Conectores J3 y J12
Se emplea en las comunicaciones, con formato RS-485, con el PC.
La señal que se recibe:
o Es SCIRXD si JP2 está en la posición 1-2 y JP5 en la posición 2-3.
o Se recoge en el conector J14 si JP2 y JP5 están en la posición 1-2.
La señal que se envía:
o Es SCITXD si JP6 está en la posición 2-3.
o Es la introducida en el conector J13 si JP6 está en la posición 1-2.
.4 Conector J4
Para transmitir y recibir la señal SPISIMO en formato TTL. Sólo es efectivo si JP8 se encuentra
en la posición 1-2.
nº patilla Señal Descripción Flujo*
1 SPISIMO Conectado a la patilla SPISIMO del DSP E/S
2 RefCntrDig Referencia digital del bloque de control --
* Respecto a la placa: E = Entrada; S = Salida
.5 Conector J5
Sirve para conectar la placa de comunicaciones a la placa madre (a su conector J9).
nº patilla Señal Descripción Flujo*
1 +5Vctrl Alimentación +5 V digital del bloque de control --
2 -- No empleada --
3 SCIRXD Recepción de datos desde el PC S
4 SCITXD Transmisión de datos al PC E
5 SPISIMO Transmisión / recepción de datos entre prototipos (depende de la jerarquía) E/S
6 SPISOMI Transmisión / recepción de datos entre prototipos (depende de la jerarquía) E/S
7 SPICLK Señal de sincronismo para la comunicación entre prototipos E/S
8 KEY Sin conexión: Para acoplarse correctamente a la placa madre --
14 IOPC4 Selección de la dirección del prototipo para las comunicaciones (LSB) E/S
15 IOPC5 Selección de la dirección del prototipo para las comunicaciones (MSB) E/S
16 -- No empleada --
17 RefCntrDig Referencia digital del bloque de control --
18 -- No empleada --
* Respecto a la placa: E = Entrada; S = Salida. (Para patillas de E /S, en negrita el valor por defecto.)
.6 Conector J6
Para transmitir y recibir la señal SPISIMO en formato RS-485. Sólo es efectivo si JP8 se
encuentra en la posición 2-3.
nº patilla Señal Descripción Flujo*
1 A Terminal A para la comunicación en RS-485 E/S
2 B Terminal B para la comunicación en RS-485 E/S
* Respecto a la placa: E = Entrada; S = Salida
.7 Conector J7
Para transmitir y recibir la señal SPICLK en formato TTL. Sólo es efectivo si JP9 se encuentra
en la posición 1-2.
nº patilla Señal Descripción Flujo*
1 SPICLK Conectado a la patilla SPICLK del DSP E/S
2 RefCntrDig Referencia digital del bloque de control --
* Respecto a la placa: E = Entrada; S = Salida
.8 Conector J8
Para transmitir y recibir la señal SPICLK en formato RS-485. Sólo es efectivo si JP9 se
encuentra en la posición 2-3.
nº patilla Señal Descripción Flujo*
1 A Terminal A para la comunicación en RS-485 E/S
2 B Terminal B para la comunicación en RS-485 E/S
* Respecto a la placa: E = Entrada; S = Salida
.9 Conector J9
Conector de entrada / salida de la línea común de estado para el funcionamiento en paralelo de
varios prototipos.
nº patilla Señal Descripción Flujo*
1y2 /BIO Línea común de estado entre prototipos E/S
* Respecto a la placa: E = Entrada; S = Salida
.16 Conector P1
Terminal DB-9 hembra para comunicarse con un PC. Preparado para conectarse a un cable
con los terminales en paralelo. No instalado.
nº patilla Señal Descripción Flujo*
1 -- No empleada --
2 RXD Señal de datos que se transmite al PC S
3 TXD Señal de datos que se recibe desde el PC E
4 -- No empleada --
5 RefCntrDig Referencia digital del bloque de control --
6 -- No empleada --
7 RTS Señal de prueba que se recibe desde el PC E
8 CTS Señal de prueba que se transmite al PC S
9 -- No empleada --
* Respecto a la placa: E = Entrada; S = Salida
.17 Conector P2
Terminal DB-9 macho para comunicarse con un PC. Preparado para conectarse a un cable con
los terminales cruzados.
nº patilla Señal Descripción Flujo*
1 -- No empleada --
2 TXD Señal de datos que se recibe desde el PC E
3 RXD Señal de datos que se transmite al PC S
4 -- No empleada --
5 RefCntrDig Referencia digital del bloque de control --
6 -- No empleada --
7 CTS Señal de prueba que se transmite al PC S
8 RTS Señal de prueba que se recibe desde el PC E
9 -- No empleada --
* Respecto a la placa: E = Entrada; S = Salida
Posición Descripción
1-2 La señal TTL proviene del conector J13. Sirve para hacer pruebas
2-3 La señal TTL proviene de la patilla SCITXD del DSP
.1 Conector J1
Envía la señal de control del IGBT superior a la placa de control de los transistores de
potencia (se enlaza con el conector J1 de la misma).
nº patilla Señal Descripción Flujo*
1 CtrlIGBTsup Señal de control del IGBT superior S
2 RefCntrDig Referencia digital del bloque de control --
* Respecto a la placa: S = Salida
.2 Conector J2
Envía la señal de control del MOSFET de descarga positivo a la placa de control de los
transistores de potencia (se enlaza con el conector J2 de la misma).
nº patilla Señal Descripción Flujo*
1 CtrlMOSFETps Señal de control del MOSFET de descarga positivo S
2 RefCntrDig Referencia digital del bloque de control --
* Respecto a la placa: S = Salida
.3 Conector J3
Envía la señal de control del IGBT inferior a la placa de control de los transistores de potencia
(se enlaza con el conector J4 de la misma).
nº patilla Señal Descripción Flujo*
1 CtrlIGBTinf Señal de control del IGBT inferior S
2 RefCntrDig Referencia digital del bloque de control --
* Respecto a la placa: S = Salida
.4 Conector J4
Envía la señal de control del MOSFET de descarga negativo a la placa de control de los
transistores de potencia (se enlaza con el conector J5 de la misma).
nº patilla Señal Descripción Flujo*
1 CtrlMOSFETng Señal de control del MOSFET de descarga negativo S
2 RefCntrDig Referencia digital del bloque de control --
* Respecto a la placa: S = Salida
.5 Conector J5
La placa de control de potencia se enlaza al conector J11 de la placa madre.
5 -- No empleada --
.6 Conectores J6 y J8
Envían la señal de stand-by a las dos placas de control de los troceadores (se enlazan con el
conector J2 de la misma).
nº patilla Señal Descripción Flujo*
1 Stand-By Señal de control de Stand-By del troceador S
2 RefCntrDig Referencia digital del bloque de control --
* Respecto a la placa: S = Salida
.7 Conector J7
Se enlaza con el conector J18 de la placa DC/AC para controlar y verificar el estado del relé
de conexión a red.
nº patilla Señal Descripción Flujo*
1 +5Vctrl Alimentación +5 V digital del bloque de control --
2 VerifRelé Señal que informa del estado del relé de conexión a red E
3 +12Vctrl Alimentación +12 V digital del bloque de control --
4 CntrlRelé Controla el estado del relé de conexión a red S
5 RefCntrDig Referencia digital del bloque de control --
6 -12Vctrl Alimentación -12 V digital del bloque de control --
.1 Conector J1
Con él se conecta a la placa madre (a los conectores J5, J6 o J7).
nº patilla Señal Descripción Flujo*
1 +5Vctrl Alimentación +5 V digital del bloque de control --
2 A0 Bus de direcciones E
3 A1 Bus de direcciones E
4 A2 Bus de direcciones E
5 A3 Bus de direcciones E
6 A4 Bus de direcciones E
7 A5 Bus de direcciones E
8 A6 Bus de direcciones E
9 A7 Bus de direcciones E
10 A8 Bus de direcciones E
11 A9 Bus de direcciones E
12 A10 Bus de direcciones E
13 A11 Bus de direcciones E
14 A12 Bus de direcciones E
15 A13 Bus de direcciones E
16 A14 Bus de direcciones E
17 -- No empleada --
18 -- No empleada --
19 -- No empleada --
20 /PS Selección de la interfaz de memoria de programa externa E
21 W/R Señal de escritura/lectura en interfaz externa E
.1 Conector J1
Con él se conecta a la placa madre (a los conectores J5, J6 o J7).
nº patilla Señal Descripción Flujo*
1 +5Vctrl Alimentación +5 V digital del bloque de control --
2 A0 Bus de direcciones E
3 A1 Bus de direcciones E
4 A2 Bus de direcciones E
5 A3 Bus de direcciones E
6 A4 Bus de direcciones E
7 A5 Bus de direcciones E
8 A6 Bus de direcciones E
9 A7 Bus de direcciones E
10 A8 Bus de direcciones E
11 A9 Bus de direcciones E
12 A10 Bus de direcciones E
.1 Conector J1
A uno de sus terminales se acopla el terminal positivo de salida de una placa AC/DC para
formar el bus de tensión positiva de corriente continua; al otro, la resistencia de disipación de
potencia del citado bus.
nº patilla Señal Descripción
1, 2 BusDCps Bus de tensión positiva de corriente continua
.2 Conector J2
Se emplea para conectar la placa DC/AC a una fase de la red eléctrica.
nº patilla Señal Descripción
1,2 Línea Terminal de fase
.3 Conectores J3 y J8
Se les acopla el terminal negativo de salida de la placa AC/DC que forma el bus de tensión
positiva, el terminal positivo de salida de la placa AC/DC que formar el bus de tensión negativa de
corriente continua y la resistencia de disipación de potencia de este último bus.
nº patilla Señal Descripción
1, 2 RefPot1 Referencia de tensión nº 1 del bloque de potencia
.4 Conector J4
Se le acopla el terminal negativo de salida de la placa AC/DC que forma el bus de tensión
negativo de corriente continua.
nº patilla Señal Descripción
1, 2 RefPot2 Referencia de tensión nº 2 del bloque de potencia
.5 Conectores J5 y J6
Uno de ellos se emplea para recibir las tensiones de la fuente de alimentación ±12Vpot1 y el
otro es de uso libre.
nº patilla Señal Descripción
1 +12Vpot1 Alimentación +12 V de la fuente ±12Vpot1 del bloque de potencia
2 RefPot1 Referencia de tensión nº 1 del bloque de potencia
3 -12Vpot1 Alimentación -12 V de la fuente ±12Vpot1 del bloque de potencia
.6 Conector J7
Se le conecta la placa de control de los transistores de potencia para pasarle las alimentaciones
y recibir las señales de control de los citados semiconductores.
nº patilla Señal Descripción Flujo*
1 +12Vpot1 Alimentación +12 V de la fuente ±12Vpot1 del bloque de potencia --
2
IGBTsup Señal de gobierno del IGBT superior E
3
4 RefPot1 Referencia de tensión nº 1 del bloque de potencia --
5 -12Vpot1 Alimentación -12 V de la fuente ±12Vpot1 del bloque de potencia --
6 +12Vpot2 Alimentación +12 V de la fuente ±12Vpot2 del bloque de potencia --
7
IGBTinf Señal de gobierno del IGBT inferior E
8
9
MOSFETng Señal de gobierno del MOSFET de descarga negativo E
10
11 RefPot2 Referencia de tensión nº 2 del bloque de potencia --
12 -12Vpot2 Alimentación -12 V de la fuente ±12Vpot2 del bloque de potencia --
13 +12Vpot3 Alimentación +12 V de la fuente ±12Vpot3 del bloque de potencia --
14
MOSFETps Señal de gobierno del MOSFET de descarga positivo E
15
16 RefPot3 Referencia de tensión nº 3 del bloque de potencia --
17 -12Vpot3 Alimentación -12 V de la fuente ±12Vpot3 del bloque de potencia --
18 KEY Sin conexión: Para acoplar correctamente la placa de control de los FETs --
* Respecto a la placa: E = Entrada
.7 Conector J9
Se le conecta la placa de aislamiento para pasarle las tensiones de alimentación y las señales
de corriente y tensión de la placa DC/AC para su posterior adaptación al bloque de control.
nº patilla Señal Descripción Flujo*
1 +12Vpot1 Alimentación +12 V de la fuente ±12Vpot1 del bloque de potencia --
2 RefPot1 Referencia de tensión nº 1 del bloque de potencia --
3 -12Vpot1 Alimentación -12 V de la fuente ±12Vpot1 del bloque de potencia --
4 VfSens Señal de la tensión de fase S
5 BusDCps Señal de la tensión del bus positivo de corriente continua S
6 +12Vpot2 Alimentación +12 V de la fuente ±12Vpot2 del bloque de potencia --
7 RefPot2 Referencia de tensión nº 2 del bloque de potencia --
8 -12Vpot2 Alimentación -12 V de la fuente ±12Vpot2 del bloque de potencia --
9 +12Vpot3 Alimentación +12 V de la fuente ±12Vpot3 del bloque de potencia
10 RefPot3 Referencia de tensión nº 3 del bloque de potencia --
11 -12Vpot3 Alimentación -12 V de la fuente ±12Vpot3 del bloque de potencia --
.1 Conector J1
Terminal positivo para formar el bus de corriente continua positivo o negativo.
nº patilla Señal Descripción Flujo*
1, 2 BusDCout+ Terminal positivo de la tensión de salida del troceador S
* Respecto a la placa: S = Salida
.2 Conector J2
Se conecta un transformador de aislamiento para alimentar a la placa con 230 V eficaces.
nº patilla Señal Descripción
1 TrafoS1 Terminal del transformador, lado secundario
2 TrafoS2 Terminal del transformador, lado secundario
¡Importante!: No se debe emplear el mismo transformador para formar los buses de corriente
continua positivo y negativo (cada placa AC/DC debe tener el suyo propio).
.3 Conector J3
Terminal negativo para formar el bus de corriente continua positivo o negativo.
nº patilla Señal Descripción Flujo*
1, 2 BusDCout- Terminal negativo de la tensión de salida del troceador S
* Respecto a la placa: S = Salida
.4 Conector J4
Se enlaza con el conector J6 de la placa de control de troceador. Le aporta las señales de la
tensión de entrada y de salida del troceador y recibe la señal de control para su regulación.
nº patilla Señal Descripción Flujo*
1 BusDCin+ Terminal positivo de la tensión de entrada del troceador (placa AC/DC) S
2 BusDCout+ Terminal positivo de la tensión de salida del troceador (placa AC/DC) S
3 BusDCin- Terminal negativo de la tensión de entrada del troceador (placa AC/DC) S
4 BusDCout- Terminal negativo de la tensión de salida del troceador (placa AC/DC) S
5
GateTroc Señal de control del MOSFET del troceador (placa AC/DC) E
6
7 KEY Sin conexión: Para acoplarse correctamente a la placa AC/DC --
* Respecto a la placa: E = Entrada; S = Salida
.1 Conectores J1 y J3
Conectores de salida de la fuente ±12Vpot1. Uno se debe destinar a la placa DC/AC.
nº patilla Señal Descripción
1 +12Vpot1 Alimentación +12 V de la fuente ±12Vpot1 del bloque de potencia
2 RefPot1 Referencia de tensión nº 1 del bloque de potencia
3 -12Vpot1 Alimentación -12 V de la fuente ±12Vpot1 del bloque de potencia
.2 Conector J2
Se emplea para conectar la placa a la red eléctrica.
nº patilla Señal Descripción
1 Línea Terminal de fase
2 RefPot1 Terminal neutro. Referencia de tensión nº 1 del bloque de potencia
.3 Conectores J4 y J5
Conectores de salida de la fuente ±12Vpot2. Uno se debe destinar a la placa DC/AC.
.4 Conectores J6 y J7
Conectores de salida de la fuente ±12Vpot3. Uno se debe destinar a la placa DC/AC.
nº patilla Señal Descripción
1 +12Vpot3 Alimentación +12 V de la fuente ±12Vpot3 del bloque de potencia
2 RefPot3 Referencia de tensión nº 3 del bloque de potencia
3 -12Vpot3 Alimentación -12 V de la fuente ±12Vpot3 del bloque de potencia
.5 Conector J8
Enlazado con el conector J17 de la placa madre, le aporta las señales que informan de la
existencia de tensión baja en alguna de las tres fuentes de ±12 V.
nº patilla Señal Descripción Flujo*
1 Vpot1Baja Detección de tensión baja en la fuente ±12Vpot1 S
2 Vpot2Baja Detección de tensión baja en la fuente ±12Vpot2 S
3 Vpot3Baja Detección de tensión baja en la fuente ±12Vpot3 S
4 RefCntrDig Referencia digital del bloque de control --
5 KEY Sin conexión: Para acoplarse correctamente a la placa madre --
* Respecto a la placa: S = Salida
.1 Conector J1
Transmite la señal de la tensión de fase. Enlazado con el conector J6 de la placa de
acondicionamiento analógico.
nº patilla Señal Descripción Flujo*
1 VfADC Señal de la tensión de fase S
2 RefCntrAnalog Referencia analógica del bloque de control --
* Respecto a la placa: S = Salida
.2 Conector J2
Se conecta a la placa DC/AC para recibir las tensiones de alimentación y sus señales de
corriente y de tensión para su posterior adaptación al bloque de control.
.3 Conector J3
Transmite la señal de la corriente de fase. Enlazado con el conector J7 de la placa de
acondicionamiento analógico.
nº patilla Señal Descripción Flujo*
1 IfADC Señal de la corriente de fase S
2 RefCntrAnalog Referencia analógica del bloque de control --
* Respecto a la placa: S = Salida
.4 Conector J4
Transmite la señal de la tensión positiva del bus de continua. Enlazado con el conector J1 de
la placa de acondicionamiento analógico.
nº patilla Señal Descripción Flujo*
1 BusDCpsADC Señal de la tensión positiva del bus de continua S
2 RefCntrAnalog Referencia analógica del bloque de control --
* Respecto a la placa: S = Salida
.5 Conector J5
Transmite la señal de la tensión negativa del bus de continua. Enlazado con el conector J2 de
la placa de aislamiento.
.6 Conector J6
Conectado a J18 de la placa madre, recibe la alimentación de ±12 V del bloque de control
necesaria para los amplificadores de aislamiento.
nº patilla Señal Descripción
1 +12Vctrl Alimentación +12 V digital del bloque de control
2 RefCntrAnalog Referencia analógica del bloque de control
3 -12Vctrl Alimentación -12 V digital del bloque de control
.1 Conector J2
Recibe, de la placa de control de potencia, la señal de stand-by para el troceador (se enlaza
con el conector J6 o J8 de la misma).
nº patilla Señal Descripción Flujo*
1 Stand-By Señal de control de Stand-By del troceador E
2 RefCntrDig Referencia digital del bloque de control --
* Respecto a la placa: E = Entrada
.2 Conector J5
Recibe la alimentación de +12 V necesaria para el controlador. Puede provenir o bien de la
placa DC/AC o de la placa de alimentaciones de potencia.
nº patilla Señal Descripción
+12Vpot1 Alimentación +12 V de la fuente ±12Vpot1 o ±12Vpot2 del bloque de potencia
1
+12Vpot2 (exclusivamente una)
RefPot1
2 Referencia de tensión nº 1 o 2 del bloque de potencia (exclusivamente una)
RefPot2
¡Importante!: La fuente de alimentación debe tener la misma referencia que la del troceador a
controlar.
.3 Conector J6
Se enlaza con el conector J4 de la placa AC/DC. Recibe las señales de la tensión de entrada y
de salida del troceador y envía la señal de control para su regulación.
nº patilla Señal Descripción Flujo*
1 BusDCin+ Terminal positivo de la tensión de entrada del troceador (placa AC/DC) E
2 BusDCout+ Terminal positivo de la tensión de salida del troceador (placa AC/DC) E
3 BusDCin- Terminal negativo de la tensión de entrada del troceador (placa AC/DC) E
4 BusDCout- Terminal negativo de la tensión de salida del troceador (placa AC/DC) E
5
GateTroc Señal de control del MOSFET del troceador (placa AC/DC) S
6
7 KEY Sin conexión: Para acoplarse correctamente a la placa AC/DC --
* Respecto a la placa: E = Entrada; S = Salida
.1 Conector J1
Recibe, de la placa de control de potencia, la señal de control del IGBT superior (se enlaza
con el conector J1 de la misma).
nº patilla Señal Descripción Flujo*
1 CtrlIGBTsup Señal de control del IGBT superior E
2 RefCntrDig Referencia digital del bloque de control --
* Respecto a la placa: E = Entrada
.2 Conector J2
Recibe, de la placa de control de potencia, la señal de control del MOSFET de descarga
positivo (se enlaza con el conector J2 de la misma).
nº patilla Señal Descripción Flujo*
1 CtrlMOSFETps Señal de control del MOSFET de descarga positivo E
2 RefCntrDig Referencia digital del bloque de control --
* Respecto a la placa: E = Entrada
.3 Conector J3
Se conecta a la placa DC/AC (conector J7) para recibir las alimentaciones y enviarle las
señales de control de los transistores de potencia.
nº patilla Señal Descripción Flujo*
1 +12Vpot1 Alimentación +12 V de la fuente ±12Vpot1 del bloque de potencia --
2 IGBTsup Señal de gobierno del IGBT superior S
.4 Conector J4
Recibe, de la placa de control de potencia, la señal de control del IGBT inferior (se enlaza con
el conector J3 de la misma).
nº patilla Señal Descripción Flujo*
1 CtrlIGBTinf Señal de control del IGBT inferior E
2 RefCntrDig Referencia digital del bloque de control --
* Respecto a la placa: E = Entrada
.5 Conector J5
Recibe, de la placa de control de potencia, la señal de control del MOSFET de descarga
negativo (se enlaza con el conector J4 de la misma).
nº patilla Señal Descripción Flujo*
1 CtrlMOSFETng Señal de control del MOSFET de descarga negativo E
2 RefCntrDig Referencia digital del bloque de control --
* Respecto a la placa: E = Entrada
3.8.2.1 Placa DC / AC
Can- Tole- Ten- Co- Poten-
Plano Ref. Valor Fabricante Ref. fab. Descripción Uso
tidad rancia sión rriente cia
- 6 - - - - - - Littlefuse 01000056H Portafusibles Sujeción de los fusibles F1, F2 y F3
Placa de epoxi
29'7(L) x fotosensible de dos
- 623,7 - - - - - Varios Varios Montaje de la placa DC/AC
21(A) cm caras, cubierta de cobre
35 um
Protección de la salida del IGBT superior
P10 1 C1 120 pF 10% 1 kV - - Vishay 562R10TST12 Condensador cerámico
Q1
Protección de la salida del IGBT inferior
P10 1 C10 120 pF 10% 1 kV - - Vishay 562R10TST12 Condensador cerámico
Q2
D331K20Y5PL63L6 Protección de la salida del MOSFET
P10 1 C11 330 pF 10% 500V - - Vishay Condensador cerámico
R negativo M2
D331K20Y5PL63L6 Protección de la salida del MOSFET
P10 1 C2 330 pF 10% 500V - - Vishay Condensador cerámico
R positivo M1
Protección ante sobretensiones de la
P10 1 D1 13 V 5% 13 V - 500 mW Vishay 1N5243B-TAP Diodo zéner 13 V
puerta del IGBT superior Q1
Protección ante sobretensiones de la
P10 1 D2 13 V 5% 13 V - 500 mW Vishay 1N5243B-TAP Diodo zéner 13 V
puerta del MOSFET positivo M1
Protección ante sobretensiones de la
P10 1 D3 13 V 5% 13 V - 500 mW Vishay 1N5243B-TAP Diodo zéner 13 V
puerta del IGBT superior Q1
Protección ante sobretensiones de la
P10 1 D4 13 V 5% 13 V - 500 mW Vishay 1N5243B-TAP Diodo zéner 13 V
puerta del MOSFET positivo M1
Protección ante sobretensiones de la
P10 1 D5 13 V 5% 13 V - 500 mW Vishay 1N5243B-TAP Diodo zéner 13 V
puerta del IGBT inferior Q2
Protección ante sobretensiones de la
P10 1 D6 13 V 5% 13 V - 500 mW Vishay 1N5243B-TAP Diodo zéner 13 V
puerta del MOSFET negativo M2
Protección ante sobretensiones de la
P10 1 D7 13 V 5% 13 V - 500 mW Vishay 1N5243B-TAP Diodo zéner 13 V
puerta del IGBT inferior Q2
3.8.2.2 Placa AC / DC
Can- Tole- Ten- Co- Poten-
Plano Ref. Valor Fabricante Ref. fab. Descripción Uso
tidad rancia sión rriente cia
- 2 - - - - - - Littlefuse 01000056H Portafusibles Sujeción del fusible F1
Placa de epoxi
10(L) x 15(A) fotosensible de dos Montaje de la placa de control de
- 150 - - - - - Varios Varios
cm caras, cubierta de cobre troceador
35 um
P20 1 C1 120 nF 10% 500 V - - AVX SK037C124KAR Condensador cerámico Filtro a la salida del rectificador
D331K20Y5PL63L6
P20 1 C2 330 pF 10% 500 V - - Vishay Condensador cerámico Circuito amortiguador del MOSFET M1
R
United 36DA561F450AC2 Condensador
P20 1 C3 560 uF 20% 450 V - - Estabilizador de la tensión de salida
Chemi-Con A electrolítico
United 36DA561F450AC2 Condensador
P20 1 C4 560 uF 20% 450 V - - Estabilizador de la tensión de salida
Chemi-Con A electrolítico
P20 1 D1 1N5406 - 600 V 3A - Vishay 1N5406 Diodo estándar Protección del circuito troceador
On
Antirretorno de corriente en la salida del
P20 1 D2 MUR460 - 460 V 4A - Semiconduct MUR460RLG Diodo ultrarrápido
troceador
or
Rectificador
Rectificador en la entrada del circuito
P20 1 D3 GBU1005 - 600 V 10A - Multicomp GBU1005 monofásico de onda
troceador
completa
Protección ante sobrecorrientes en la
P20 1 F1 Rápido - 250 V 15 A - Littlefuse 0217015.MXP Fusible rápido
entrada del circuito
Phoenix Bloque terminal de 2 Terminal positivo, conexión con la placa
P20 1 J1 Hembra - 1 kV 76 A - PLH 16/2-15
Contact entradas, PCB DC/AC
4 Alliance Memory AS7C256A-12TIN Memoria estática aleatoria, 8 bits, 32 kbytes, montaje superficial
4 Avago HCPL-3120-000E Controlador optoacoplado para FETs
1 AVX SK037C124KAR Condensador cerámico, 120 nF, 10 %, 500 V
1 Bourns Jw Miller 8114-RC Inductancia, 2'5 mH, 12'5 A
3 Clairtronic 10 5989 Transformador 230V a 12V, salida doble, 3 VA
1 Epcos B57364S0409M000 Termistor NTC, 4 Ohm, 20 %, 9'5 A, 5'1 W
1 Epcos B57863S0302F40 Termistor NTC, 3 kOhm, 1%, 60 mW
1 Epcos B59901D0060A040 Resistor PTC, 100 Ohm, 30 V
2 Epcos B72205S0271K101 Varistor, 8'6 J, 275 V
3 Fairchild BC548C Transistor bipolar NPN, 30 V, 100 mA, 500 mW
1 Fairchild BC558B Transistor bipolar PNP, -30 V, -100 mA
4 Fairchild Semicond. 4N36-M Optoacoplador salida a transistor bipolar
1 Finder 62.82.9.024.0300 Relé de dos contactos, bobina DC, 24 V, 125 mA
1 H S MARSTON 890SP-01000-A-100 Radiador de aletas de longitud 100 mm, 0'12° C/W
1 Infineon IPI50R140CP MOSFET canal N, 23 A, 550 V
2 International Rectifier IRC840 MOSFET de canal N, 8 A, 500 V
2 International Rectifier IRG4PH40UD2-E IGBT, 41 A, 1‘2 kV
49 Kemet C323C104K5R5TA Condensador cerámico, 100 nF, 10 %, 50 V
1 Kemet C330C474K5R5TA Condensador cerámico, 470 nF, 10 %, 50 V
14 Littlefuse 01000056H Portafusibles
3 Littlefuse 0217.032MXP Fusible rápido, cartucho, 32 mA, 250 V
2 Littlefuse 0217.630HXP Fusible rápido, cartucho, 630 mA, 250 V
2 Littlefuse 0217015.MXP Fusible rápido, cartucho, 15 A, 250 V
1 Littlefuse 02171.25HXP Fusible rápido, cartucho, 1‘25 A, 250 V
Fusible para semiconductores, ultrarrápido, 15 A, 1‘2 kVac / 1
2 Littlefuse LA120X15-1
kVdc,
10 Molex 22-27-2021 Conector macho 2 patillas rectas, PCB
14 Molex 22-27-2031 Conector macho 3 patillas rectas, PCB
1 Molex 22-27-2041 Conector macho 4 patillas rectas, PCB
2 Molex 26-60-4060 Conector macho 6 patillas rectas, PCB
1 Multicomp BC477 Transistor bipolar PNP, -80 V, -150 mA
1 Multicomp GBU1005 Rectificador monofásico de onda completa, 10 A, 600 V
1 On Semiconductor MUR460RLG Diodo ultrarrápido, 4 A, 460 V
2 Panasonic EEUFC1C470 Condensador electrolítico, 47 uF, 20%, 16 V
8 Panasonic EEUFC1E121 Condensador electrolítico, 120 uF, 20 %, 25 V
6 Panasonic EEUFC1E152 Condensador electrolítico, 1'5 mF, 25 V
1 Panasonic EEUFC1H100 Condensador electrolítico, 10 uF, 20 %, 50 V
.1 Comando
Es una trama que recibe el prototipo proveniente del PC y contiene una orden para ser
ejecutada. Consta de seis campos formados por un número determinado de bytes (Figura 325):
Campo de sincronismo: Es el carácter ‗&‘ por defecto y, con él, se comienza la
transmisión. De esta forma, cuando el prototipo lea una ráfaga de datos con este primer
carácter sabrá que se trata de un comando.
Campo de dirección: Especifica, mediante un byte con formato numérico, la
dirección del prototipo hacia el que va dirigido el comando. Dicha dirección es
establecida, en este mismo, mediante los selectores ubicados en la placa de
comunicaciones.
Campo de comando: Son dos caracteres que especifican el comando a ejecutar por el
prototipo.
Campo de tamaño del campo de datos: Indica, mediante dos bytes (MSB y LSB), la
longitud del campo de datos (en número de bytes).
Campo de datos: Formado por los parámetros que acompañan al comando. Debe ser
un número par de bytes, siendo posible un número nulo (comando sin parámetros).
Campo de Check-Sum: Son los dos últimos bytes que se envían y sirven para formar
una redundancia para la comprobación posterior de posibles errores en la transmisión.
Consiste en la suma de todas las palabras anteriores y el resultado invertido en
complemento a uno.
siendo:
CSC:
o Significado: Carácter de sincronismo de la trama de comando. Por defecto, su
valor es ‗&‘ (26h).
o Longitud / Tipo: 1 byte / Carácter.
Dir:
o Significado: Dirección del prototipo de destino.
o Longitud / Tipo: 1 byte / Hexadecimal.
CC1:
o Significado: Primer carácter que define al comando.
o Longitud / Tipo: 1 byte / Carácter.
CC2:
o Significado: Segundo carácter que define al comando.
o Longitud / Tipo: 1 byte / Carácter.
LongData:
o Significado: Número de bytes de datos contenidos en el comando.
o Longitud / Tipo: 2 bytes (primero el alto y luego el bajo) / Hexadecimal.
Data:
o Significado: Datos a enviar al prototipo.
o Longitud / Tipo: LongData bytes / Hexadecimal.
Check:
o Significado: Código de check-sum obtenido a partir del resto de la trama de
comando.
o Longitud / Tipo: 2 bytes (primero el alto y luego el bajo) / Hexadecimal.
.2 Respuesta
Es un conjunto de bytes que el prototipo envía al PC para informarle del resultado del
comando ejecutado y darle otro tipo de información como, por ejemplo, datos de una zona
determinada de memoria, el estado de funcionamiento del equipo… No todos los comandos
requieren una respuesta.
b) Con error.
Figura 326 Formato de las tramas de respuesta hacia el PC.
Para explicar las respuestas a cada comando, se empleará la codificación siguiente, para
cuando haya un error y para cuando no:
Sin error o con advertencia:
Con error:
siendo:
CSR:
o Significado: Carácter de sincronismo de la trama de respuesta. Por defecto, su
valor es ‗%‘ (25h).
o Longitud / Tipo: 1 byte / Carácter.
Dir:
o Significado: Dirección del prototipo que responde.
o Longitud / Tipo: 1 byte / Hexadecimal.
CC1:
o Significado: Primer carácter que define al comando al que se responde.
o Longitud / Tipo: 1 byte / Carácter.
CC2:
o Significado: Segundo carácter que define al comando al que se responde.
o Longitud / Tipo: 1 byte / Carácter.
LongInf:
o Significado: Número de bytes de datos más del código de error contenidos en
el comando (denominado, en su conjunto, campo de información).
o Longitud / Tipo: 2 bytes (primero el alto y luego el bajo) / Hexadecimal.
CodErr:
o Significado: Código de error comunicado por el equipo que responde.
o Longitud / Tipo: 2 bytes (primero el alto y luego el bajo) / Hexadecimal.
Data:
o Significado: Datos a enviar al prototipo.
o Longitud / Tipo: LongData-2 bytes / Hexadecimal.
Check:
o Significado: Código de Check-Sum obtenido a partir del resto de la trama de
respuesta.
Siguiendo el mismo ejemplo del comando anterior, si no ha habido algún error o advertencia
que comunicar al PC, el prototipo enviará la siguiente respuesta:
1 2 3 4 5 6 7 8 9 10 11 12 13 14
3.9.2.4 El Check-Sum
El check-sum (o suma de verificación) es un método para comprobar que la trama de datos
que se ha recibido no está corrompida. Para ello, el transmisor envía la trama de datos de interés a la
que le añade, en la última posición, un código que ha calculado a partir de los mismos. El receptor,
al recibir la trama, calcula también el código mencionado y lo compara con el recibido, habiéndose
realizado la operación de comunicación con éxito si ambos códigos son iguales.
.1 Cálculo
Para la comunicación con el PC, se emplean datos de 16 bits, por lo que el check-sum deberá
tener esta longitud también. A continuación, se va a explicar el proceso, poniendo como ejemplo el
envío de los datos
5B24h, 98ACh, B0EFh, A5D8h
7) Sumar todos los datos de 16 bits:
A5D8h
5B24h
(ec. 371) 98ACh
B0EFh
24A97h
4A97h
(ec. 372) 0002h
4A99h
.2 Comprobación
Dos formas existen de comprobar si la trama recibida es la correcta
10) El receptor calculará el check-sum de la forma descrita anteriormente y la comparará
con la recibida.
11) O el receptor procederá de la siguiente manera:
a. Sumará todas las palabras recibidas:
A5D8h
5B24h
98ACh
(ec. 374)
B0EFh
B566h
2FFFDh
FFFDh
(ec. 375) 0002h
FFFFh
3.9.2.6 Comando CA
.1 Explicación
Significado: Canales Analógicos.
Descripción: Toma una muestra de todos los canales analógicos empleados en el DSP
(corriente y tensión de fase, tensión en el bus de continua positivo y negativo, temperatura del
radiador y ambiental y corriente máxima seleccionada).
Este comando está pensado principalmente para detectar los errores presentes en los sensores
de corriente y de tensión de fase y en los del bus de continua, positivo y negativo, con el fin
de eliminarlos en las lecturas posteriores. Por ello, se recomienda ejecutarlo con el prototipo
en el estado de Paro y desconectado de la red eléctrica y del bus de continua.
Trama a recibir
Longitud (bytes): 8.
Parámetros de recepción
Ninguno.
.3 Formato de la respuesta
Trama a enviar
Parámetros de envío
Se envía la lectura de todos los canales analógicos empleados en el siguiente orden:
- Corriente de fase (1 palabra).
- Tensión de fase (1 palabra).
- Corriente de fase máxima (1 palabra).
- Tensión del bus de continua positivo (1 palabra).
- Temperatura ambiente (1 palabra).
- Tensión del bus de continua negativo (1 palabra).
- Temperatura del radiador (1 palabra).
3.9.2.7 Comando DR
.1 Explicación
Significado: DiRecciones.
Descripción: Se solicitan, al prototipo, las direcciones de determinadas zonas de memoria,
tanto de datos como de programa.
Trama a recibir
Longitud (bytes): 8.
Parámetros de recepción
Ninguno.
.3 Formato de la respuesta
Trama a enviar
Parámetros de recepción
Se envían, en este orden, las direcciones de memoria correspondientes a:
- Trama de comunicación serie (RAM, 1 palabra).
- Vector imagen de la corriente de fase (RAM, 1 palabra).
- Vector imagen de la tensión de fase (RAM, 1 palabra).
- Vector imagen de la tensión positiva del bus de continua (RAM, 1 palabra).
- Vector imagen de la tensión negativa del bus de continua (RAM, 1 palabra).
- Vector imagen de la temperatura del radiador (RAM, 1 palabra).
- Onda de programa nº 1 (ROM, 1 palabra).
- Vector de la semiventana de histéresis (ROM, 1 palabra).
- Errores implícitos en los sensores (ROM, 1 palabra).
- Valores máximos de funcionamiento permitidos (ROM, 1 palabra).
- Variables misceláneas (ROM, 1 palabra).
Entre paréntesis se ha escrito si pertenecen a la memoria de datos (RAM) o de programa
(ROM).
3.9.2.8 Comando ED
.1 Explicación
Significado: Escritura en la memoria de Datos.
Descripción: Escribe, en la memoria de datos, los valores que se le pasen por parámetro.
Trama a recibir
Parámetros de envío
Tan sólo dos parámetros son los que se reciben del PC y es en este orden:
- Dirección de inicio de escritura (1 palabra).
- Datos a escribir.
.3 Formato de la respuesta
Trama a enviar
Parámetros de envío
El prototipo envía al PC el resultado de la ejecución del comando.
3.9.2.9 Comando EP
.1 Explicación
Significado: Escritura en la memoria de Programa.
Descripción: Escribe, en la memoria de programa, los valores que se le pasen por parámetro.
Trama a recibir
Parámetros de recepción
Tan sólo dos parámetros son los que se reciben del PC y es en este orden:
- Dirección de inicio de escritura (1 palabra).
- Datos a escribir.
.3 Formato de la respuesta
Trama a enviar
Parámetros de envío
El prototipo envía al PC el resultado de la ejecución del comando.
3.9.2.10 Comando I1
.1 Explicación
Significado: Intensidad de la fase 1.
Descripción: Se solicita al prototipo el vector de muestras de la corriente de fase.
Trama a recibir
Parámetros de recepción
Ninguno.
.3 Formato de la respuesta
Trama a recibir
Parámetros de envío
Se envían los parámetros relacionados a continuación:
- Posición, dentro del vector imagen de la corriente de fase, de la última muestra
guardada (1 palabra).
- Número de muestras que conforma un periodo de la corriente de fase (1 palabra).
- Muestras del vector imagen de la corriente de fase (2.048 palabras por defecto,
siendo la primera la muestra del inicio del vector).
3.9.2.11 Comando LD
.1 Explicación
Significado: Lectura de memoria de Datos.
Descripción: Realiza una lectura de la memoria de datos entre dos direcciones especificadas,
ambas incluidas.
Trama a recibir
Parámetros de recepción
Son dos parámetros los que se reciben desde el PC y es en este orden:
- Dirección de inicio de consulta.
- Dirección de fin de consulta.
.3 Formato de la respuesta
Trama a enviar
Parámetros de envío
El DSP aporta todos los datos solicitados entre las dos direcciones, incluidas, anteriormente
citadas.
3.9.2.12 Comando LH
.1 Explicación
Significado: Lectura de la semiventana de Histéresis.
Descripción: Se solicitan, desde el PC, los valores de la semiventana de histéresis que sirve
para controlar a la corriente de fase.
Trama a recibir
Parámetros de recepción
Ninguno.
.3 Formato de la respuesta
Trama a enviar
Parámetros de envío
Se envían los datos que conforman la semiventana de histéresis (127 palabras, siendo la
primera el comienzo de la semiventana).
3.9.2.13 Comando LO
.1 Explicación
Significado: Leer Onda.
Descripción: Se solicita al prototipo la onda de corriente de consigna que se le especifica,
almacenada en la memoria de programa. Existen hasta 7 ondas programadas numeradas desde la 0
hasta la 6.
Trama a recibir
Parámetros de recepción
Número de onda a consultar que se encuentra almacenada en la memoria de programa.
.3 Formato de la respuesta
Trama a enviar
Parámetros de envío
El prototipo aporta todos los datos que conforman la onda almacenada solicitada (256
palabras).
3.9.2.14 Comando LP
.1 Explicación
Significado: Lectura de memoria de Programa.
Descripción: Realiza una lectura de la memoria de programa. Su comportamiento es el
mismo que en el caso del comando LD.
Trama a recibir
Parámetros de recepción
Dos parámetros se reciben y son en este orden:
- Dirección de inicio de consulta.
- Dirección de fin de consulta.
.3 Formato de la respuesta
Trama a enviar
Parámetros de envío
Se envían todos los datos solicitados entre las dos direcciones, inclusive, anteriormente
citadas.
3.9.2.15 Comando MC
.1 Explicación
Significado: Modificar parámetros Comunicación serie.
Descripción: Se modifican las características de la comunicación que se especifican.
Una mala selección de los parámetros de comunicación podría ralentizar el funcionamiento del
prototipo e, incluso, hacer que no funcione correctamente.
Si al modificar los parámetros de comunicación no se consigue comunicar con el prototipo,
reiniciarlo manualmente.
Trama a recibir
Parámetros de recepción
Se reciben dos palabras:
- Nuevo BRR (registro que especifica la velocidad de la comunicación).
- Y los bits (7, 6 y 5) que indican el nuevo estado de la paridad y el número de bits
de stop.
.3 Formato de la respuesta
No se envía respuesta alguna.
3.9.2.16 Comando MR
.1 Explicación
Significado: MaRcha.
Descripción: Cambia el estado del prototipo al de MARCHA.
Trama a recibir
Parámetros de recepción
Se reciben desde el PC los siguientes datos referentes a la corriente de fase:
- El módulo.
- El desfase.
- Y el número de onda de consigna.
.3 Formato de la respuesta
Trama a enviar
Parámetros de envío
Se aportan al PC los siguientes datos por orden:
- El doble de la frecuencia de red detectada.
- La corriente máxima limitada por hardware.
- Y la temperatura ambiente.
3.9.2.17 Comando ND
.1 Explicación
Significado: operación lógica aND.
Descripción: Realiza una AND lógica entre el dato almacenado en una dirección de memoria
y el que se recibe como parámetro, guardando el resultado en dicha zona de memoria.
Trama a recibir
Parámetros de recepción
El prototipo recibe:
- La dirección del registro a modificar.
- Y la máscara a aplicar.
.3 Formato de la respuesta
Trama a enviar
Parámetros de recepción
El prototipo aporta, en este orden:
- El valor inicial del registro a modificar (1 palabra).
- Y el valor final del registro al aplicar la máscara (1 palabra).
3.9.2.18 Comando OR
.1 Explicación
Significado: operación lógica OR.
Descripción: Realiza una OR lógica entre el dato almacenado en una dirección de memoria y
el que se recibe como parámetro, guardando el resultado en dicha zona de memoria.
Trama a recibir
Parámetros de recepción
El prototipo aporta:
- La dirección del registro a modificar.
- Y la máscara a aplicar.
.3 Formato de la respuesta
Trama a enviar
Parámetros de envío
El prototipo envía, en este orden:
- El valor inicial del registro a modificar (1 palabra).
- Y el valor final del registro al aplicar la máscara (1 palabra).
3.9.2.19 Comando PR
.1 Explicación
Significado: PaRo.
Descripción: Cambia el estado del prototipo al de Paro.
Trama a recibir
Longitud (bytes): 8.
Parámetros de recepción
Ninguno.
.3 Formato de la respuesta
Trama a enviar
Parámetros de envío
Resultado de la ejecución del comando.
3.9.2.20 Comando RH
.1 Explicación
Significado: Reemplazar semiventana de Histéresis.
Descripción: Substituye la semiventana de histéresis contenida en el prototipo por la que se
recibe como parámetro.
Trama a recibir
Parámetros de recepción
Nuevos datos de la semiventana de histéresis (127 palabras, siendo la primera el comienzo de
la semiventana).
.3 Formato de la respuesta
Trama a enviar
Parámetros de envío
Resultado de la ejecución del comando.
3.9.2.21 Comando RO
.1 Explicación
Significado: Reemplazar Onda.
Descripción: Substituye una de las siete ondas de consigna almacenadas en la memoria de
programa por la que se recibe como parámetro.
Trama a recibir
Parámetros de recepción
El prototipo recibe, en este orden:
- El número de la onda a reemplazar almacenada en la memoria de programa (1
palabra).
- Y los datos de la nueva onda (256 palabras, siendo la primera el comienzo de la
onda).
.3 Formato de la respuesta
Resultado de la ejecución del comando.
3.9.2.22 Comando RS
.1 Explicación
Significado: ReSet del prototipo.
Descripción: El prototipo recibe la orden de reiniciarse.
Trama a recibir
Longitud (bytes): 8.
Parámetros de recepción
Ninguno.
.3 Formato de la respuesta
No recibe respuesta alguna.
3.9.2.23 Comando ST
.1 Explicación
Significado: STatus.
Descripción: Se solicita al prototipo diversos registros de la memoria de datos de usuario para
conocer cuál es el estado del mismo. Entre ellos se encuentran datos relacionados con la corriente y
la tensión de fase, las tensiones en el bus de continua, la temperatura del radiador y errores y avisos
de funcionamiento.
Trama a recibir
Longitud (bytes): 8.
Parámetros de recepción
Ninguno.
.3 Formato de la respuesta
Trama a enviar
Parámetros de envío
Se envían varios registros localizados en el inicio de la memoria de datos de usuario (zona
restringida), los cuales indican:
- El desfase entre la tensión y la corriente de fase.
- El doble de la frecuencia de la red eléctrica.
- Localizador para conocer, de forma aproximada, dónde se encontraba ejecutándose
el código de programa en el momento de producirse cualquier reset.
- El módulo de la corriente a absorber de la red.
- La corriente máxima por fase ajustada por el usuario por hardware.
- El sumatorio de las muestras al cuadrado de la corriente de fase.
- El sumatorio de las muestras de un periodo de la corriente de fase.
- El número de muestras de un periodo de la corriente de fase.
3.9.2.24 Comando TM
.1 Explicación
Significado: Todas las Muestras.
Descripción: El prototipo envía los vectores imagen de las muestras de la corriente y de la
tensión de fase, de las tensiones positiva y negativa del bus de continua y de la temperatura del
radiador.
Trama a recibir
Longitud (bytes): 8.
Parámetros de recepción
Ninguno.
.3 Formato de la respuesta
Trama a enviar
Parámetros de recepción
Se envían al PC, por este orden, los siguientes datos:
- Posición relativa, dentro del vector imagen de la corriente de fase, de la última
muestra tomada (1 palabra).
- Número de muestras que conforma un periodo de la corriente de fase (1 palabra).
3.9.2.25 Comando TR
.1 Explicación
Significado: Temperatura del Radiador.
Descripción: Se solicita al prototipo el vector de muestras de la temperatura del radiador.
Trama a recibir
Longitud (bytes): 8.
Parámetros de recepción
Ninguno.
.3 Formato de la respuesta
Trama a enviar
Parámetros de envío
Se aportan los parámetros relacionados a continuación y en este orden:
- Posición, dentro del vector imagen de la temperatura del radiador, de la última
muestra guardada (1 palabra).
- Muestras del vector imagen de la temperatura del radiador (512 palabras por
defecto, siendo la primera la muestra del inicio del vector).
3.9.2.26 Comando V1
.1 Explicación
Significado: Voltaje de la fase 1.
Descripción: Se solicita al prototipo el vector de muestras de la tensión de fase.
Trama a recibir
Longitud (bytes): 8.
Parámetros de recepción
Ninguno.
.3 Formato de la respuesta
Trama a enviar
Parámetros de envío
Se aportan los parámetros relacionados a continuación:
- Posición, dentro del vector imagen de la tensión de fase, de la última muestra
guardada (1 palabra).
- Número de muestras que conforma un periodo de la tensión de fase (1 palabra).
- Muestras del vector imagen de la tensión de fase (512 palabras por defecto, siendo
la primera la muestra del inicio del vector).
3.9.2.27 Comando VB
.1 Explicación
Significado: Voltaje del Bus de continua.
Descripción: Se solicita al prototipo el vector de muestras de la tensión del bus de continua.
Trama a recibir
Longitud (bytes): 8.
Parámetros de recepción
Ninguno.
.3 Formato de la respuesta
Trama a enviar
Parámetros de envío
Se envían los parámetros relacionados a continuación:
- Posición, dentro del vector creado en el siguiente párrafo, de la última muestra
guardada (1 palabra).
- La diferencia entre las muestras del vector imagen de la tensión positiva y las
muestras del vector imagen de la tensión negativa del bus de continua (512
palabras por defecto, siendo la primera la muestra del inicio del vector).
3.9.2.28 Comando VF
.1 Explicación
Significado: VeriFicar comunicación.
Descripción: Este comando es empleado para conocer si existe una comunicación correcta
entre el PC y el prototipo. El primero enviará una serie de datos que el segundo deberá retransmitir.
Trama a recibir
Parámetros de recepción
Cualesquiera.
.3 Formato de la respuesta
Trama a enviar
Parámetros de envío
Si no ha habido error, se enviarán los mismos datos que los recibidos.
3.9.2.29 Comando VN
.1 Explicación
Significado: Voltaje del bus de continua Negativo.
Descripción: Se solicita al prototipo el vector de muestras de la tensión del bus de continua
negativo.
Trama a recibir
Longitud (bytes): 8.
Parámetros de recepción
Ninguno.
.3 Formato de la respuesta
Trama a enviar
Parámetros de envío
Se envían los parámetros relacionados a continuación:
- Posición, dentro del vector imagen de la tensión negativa del bus, de la última
muestra guardada (1 palabra).
- Muestras del vector imagen de la tensión negativa del bus (512 palabras por
defecto, siendo la primera la muestra del inicio del vector).
3.9.2.30 Comando VP
.1 Explicación
Significado: Voltaje del bus de continua Positivo.
Descripción: Se solicita al prototipo el vector de muestras de la tensión del bus de continua
positivo.
Trama a recibir
Longitud (bytes): 8.
Parámetros de recepción
Ninguno.
.3 Formato de la respuesta
Trama a enviar
Parámetros de envío
Se aportan los parámetros relacionados a continuación:
- Posición, dentro del vector imagen de la tensión positiva del bus, de la última
muestra guardada (1 palabra).
- Muestras del vector imagen de la tensión positiva del bus (512 palabras por
defecto, siendo la primera la muestra del inicio del vector).
3.9.2.31 Comando XR
.1 Explicación
Significado: Operación lógica XoR.
Descripción: Realiza una XOR lógica entre el dato almacenado en una dirección de memoria
y el que se recibe como parámetro, guardando el resultado en dicha zona de memoria.
Trama a recibir
Parámetros de recepción
El prototipo recibe, en este orden:
- La dirección del registro a modificar (1 palabra).
- Y la máscara a aplicar (1 palabra).
.3 Formato de la respuesta
Trama a enviar
Parámetros de envío
Se aporta, en este orden:
- El valor inicial del registro a modificar (1 palabra).
- Y el valor final del registro al aplicar la máscara (1 palabra).
CÓD. ADVERTENCIAS
- 05 El prototipo ha sido detenido, pero habido alguna anomalía.
- 04 El prototipo está en paro: Comando no necesario.
- 01 El prototipo está en marcha: Comando no necesario.
CÓD. SIN INCIDENTES
00 El comando se ha ejecutado con éxito
CÓD. ERRORES
01 Marcha no ejecutada: El prototipo es esclavo.
02 Marcha no ejecutada: Existe alguna anomalía.
04 Prototipo en marcha: Acceso a memoria denegado.
05 Prototipo en marcha: Operación no válida.
07 Prototipo en paro: Operación no válida
09 Manipulación de memoria: Los vectores imagen no están disponibles (llenos u operando con ellos).
10 Manipulación de memoria: Se ha pretendido escribir más allá del final de la memoria de datos o de programa.
11 Manipulación de memoria: El rango recibido de memoria es negativo.
12 Manipulación de memoria: Se pretende acceder a más datos que la capacidad del vector SCI.
13 Manipulación de memoria: Se ha pretendido acceder a una onda de programa inexistente.
20 Comando no reconocido.
Figura 328 Formato de los comandos y de las respuestas para la comunicación entre prototipos.
3.9.3.4 El Check-Sum
Para la comunicación entre prototipos, también se emplea el método del check-sum para
comprobar la integridad de los datos. El procedimiento es exactamente el mismo que el descrito
para la comunicación con el PC, sólo que la diferencia está en que los datos son de 8 bits.
.1 Cálculo
El ejemplo que se manejará para la explicación es el envío de los datos siguientes:
5Bh, 24h, 98h, ACh, B0h, EFh, A5h, D8h
12) Sumar todos los datos de 8 bits:
A5h
D8h
5Bh
24h
(ec. 377) 98h
ACh
B0h
EFh
04DFh
13) En caso de resultar un número superior a 8 bits, se sumarán los bytes en exceso al de
menor peso:
DFh
(ec. 378) 04h
E3h
.2 Comprobación
Al igual que antes, existen dos formas de comprobar si la trama recibida es la correcta
15) El receptor calculará el check-sum de la forma descrita anteriormente y la comparará
con la recibida.
16) O el receptor procederá de la siguiente manera:
a. Sumará todas las palabras recibidas:
A5h
D8h
5Bh
24h
98h
(ec. 380)
ACh
B0h
EFh
1Ch
4FB
FBh
(ec. 381) 04h
FFh
Bits de
cabecera Comando Función
.1 Explicación
Con este comando el maestro comprueba si existe el esclavo hacia el que va dirigido o si está
disponible o para conocer la estabilidad de las líneas de comunicación.
Byte Cabecera Dato 1 Dato 2 Dato 3 Dato 4 Dato 5 Dato 6 Dato 7 Dato 8 Check
.1 Explicación
Se ordena al prototipo ponerse en marcha con los parámetros que el maestro le envía.
Byte Cabecera Dato 1 Dato 2 Dato 3 Dato 4 Dato 5 Dato 6 Dato 7 Dato 8 Check
(ec. 384) Desfase esclavo Desfase maestro Dirección esclavo - Dirección maestro 120º
DIRECCIÓN ESCLAVO
1 2 3
.1 Explicación
Se ordena al prototipo esclavo detener su funcionamiento.
Byte Cabecera Dato 1 Dato 2 Dato 3 Dato 4 Dato 5 Dato 6 Dato 7 Dato 8 Check
No No No No No No No No Según
Valor 010101xxb
usado usado usado usado usado usado usado usado bytes
.1 Panel de configuración
En este panel se configuran los parámetros relativos al protocolo de comunicaciones RS-
232C.
Controles
Desplegable “Puerto”
Se debe seleccionar el número de bits de stop que conforma cada trama de comunicación:
1 bit.
2 bits (valor por defecto).
Desplegable “Paridad”
“Time-Out (ms)”
Pulsador “Aplicar”
Al pulsar este control, sólo habilitado cuando no se está en un proceso de comunicación con el
prototipo, se aplican los parámetros seleccionados en el resto del panel. Aparecerá una ventana
advirtiéndole de que la configuración debe ser coincidente tanto en el PC como en el prototipo.
.3 Panel de errores
Consiste en cinco LEDs que indican si se ha producido algún tipo de error en la comunicación
serie, poseyendo dos estados de color:
Verde: No se ha producido el error asociado.
Rojo: Se ha producido el error señalado.
Ciclo simple
En este modo, el PC enviará un comando, ordenado por el usuario, al prototipo y esperará una
respuesta. Después de recibirla, se quedará a la espera del envío de otro comando que se le
especifique: solamente existe un ciclo de comando-respuesta.
Ciclo continuo
El PC enviará automática y continuamente el comando ST al prototipo, del cual recibirá
respuesta, con el fin de hacer un seguimiento a su funcionamiento: los ciclos de comando-respuesta
finalizarán hasta que el usuario desactive este modo o cuando se produzca algún tipo de error en la
recepción ( ― LED de validez de trama‖, pág. 651).
Modo manual
Es una forma de comunicación que consiste en el envío al prototipo y recepción desde el
mismo de palabras hexadecimales sin tratamiento alguno. Por ejemplo:
No se comprueba si la trama de comando y de la respuesta poseen el formato adecuado.
No se comprueba el carácter de sincronización.
No se comprueba qué prototipo ha enviado la información mediante la dirección
contenida en la respuesta.
No se comprueban los códigos de error recibidos en la respuesta.
No se añade un check-sum ni se comprueba el que se recibe.
Al no tener los datos enviados y recibidos tratamiento alguno, el usuario se hace responsable del
flujo de información que establece entre el PC y el prototipo y de las posibles consecuencias
anómalas ocasionadas.
Cosiste en una ventana que visualiza el histórico de todas las tramas de respuesta recibidas,
visualizándolas separando, con dos espacios y dos puntos (―.. ― ) cada uno de los campos que las
conforman.
Posee dos botones de control:
Botón Borrar: Limpia toda la ventana de histórico de respuestas.
Botón Guardar: Guarda en un archivo de texto la ventana de histórico de respuestas.
Aparecerá una ventada de diálogo en la que el usuario podrá escoger el nombre del
archivo y la ubicación en donde se almacenará.
LED de validez de trama: Su color será verde cuando la trama recibida cumpla con
las siguientes circunstancias, y rojo en el resto de los casos:
No posea un error de check-sum, de overrun, de paridad, de tiempo expirado,
de trama u otro de cualquier naturaleza del puerto serie ( ―
LED de estado de la línea de comunicación serie‖, pág. 642).
El carácter de sincronización corresponde con el programado (‗%‘ por defecto).
La dirección recibida sea idéntica a la de comando.
El campo de comando coincida con el de la trama enviada.
Y el código de error sea nulo.
Indicadores
Más información
Indicadores:
Valores de pico máximo y mínimo y el instante de tiempo en el que se
producen respecto del comienzo de la onda.
Valor pico a pico (o rango).
Valor eficaz.
Frecuencia.
El usuario podrá guardar en un archivo con formato .csv21 importable en Excel, los
valores tabulares y de los indicadores anteriormente mencionados (Figura 347). Por
defecto, dicho archivo se denominará Vfase_Valores.csv.
Figura 346 Formato de la ventana para obtener más información de la tensión de fase.
21
Dependiendo de la versión de Excel, la forma de importar los datos puede variar. En el archivo formado, cada
columna está delimitada por punto y coma (‗;‘) y los decimales se separan mediante puntos (‗.‘).
Indicadores
Para las tensiones disponibles en el bus de continua (positiva, negativa y total), se representa
el valor medio de forma gráfica y numérica, mientras que el valor máximo, mínimo y el rango se
hace sólo en formato numérico.
Algunos indicadores parpadearán en rojo cuando hayan alcanzado o no determinados valores
fijados en la pestaña de control ( ―
Control de muestras‖, pág. 687).
Respecto al valor de descarga de los condensadores:
El de valor máximo de la tensión positiva cuando lo haya sobrepasado.
El de valor mínimo de la tensión negativa cuando lo haya sobrepasado en valor
absoluto.
El de valor máximo de la tensión total cuando lo haya sobrepasado el doble.
Respecto al valor medio mínimo exigido:
El del valor medio de la tensión positiva cuando no lo alcance
El del valor medio de la tensión negativa cuando no lo alcance en valor absoluto.
El del valor medio de la tensión total cuando no lo alcance el doble.
Controles
Más información
Al pulsar el botón +Info, aparece una ventana como el de la Figura 348, en donde se obtiene
más información sobre la onda oportuna.
Representaciones gráficas en el domino del tiempo:
Evolución de la magnitud.
Evolución del valor medio.
Evolución del valor eficaz total.
Evolución de la magnitud del rizado (onda original menos valor medio).
Evolución del valor eficaz del rizado.
El usuario podrá:
Cambiar el estilo de las curvas representadas.
Emplear cursores para conocer los valores de interés.
Cambiar el valor máximo visualizado en el eje de abscisas y en el de ordenadas
(modificándolo directamente sobre la etiqueta).
Visualizar la onda completa recibida o sólo su rizado, así como realizar un
zoom o visualizar una zona determinada.
Representación tabular de los valores instantáneos de:
La magnitud.
El valor medio.
El valor eficaz total.
El rizado.
El valor eficaz del rizado.
Indicadores:
Valor medio.
Valor pico a pico (que coincide con el del rizado).
Valor eficaz total.
Valor eficaz del rizado.
Figura 348 Formato de la ventana para obtener más información de cualquiera de las tensiones del bus de continua
(positiva, negativa o total).
Indicadores
El valor eficaz de la corriente de fase se representa de forma gráfica y numérica. El resto de
los indicadores de la misma (valores medio, máximo, mínimo, rango, THD y frecuencia
fundamental), se hace de la segunda forma.
Los indicadores de valor máximo y mínimo parpadearán en rojo cuando hayan alcanzado, en
términos absolutos, el máximo valor ajustado por hardware por el usuario, el cual está visible en el
indicador ―I fase máx‖ situado en el mismo panel.
Controles
Ajuste de la consigna
El usuario puede ajustar los siguientes valores para la corriente de consigna: módulo, desfase
y tipo de onda.
El módulo se puede ajustar mediante el selector circular destinado para tal fin o bien
introduciendo directamente, bajo éste, el valor numérico (debe ser un número positivo).
El máximo valor posible lo establece el indicador ―I fase máx‖.
Un interruptor controlará la marcha (estado ON) o el paro (estado OFF) del prototipo, esto es, la
absorción o no de la corriente de consigna de la red eléctrica.
Cuando se activa el interruptor (paso del estado OFF al ON), se envía automáticamente el
comando MR.
Cuando se desactiva el interruptor (paso del estado ON al OFF), se envía
automáticamente el comando PR.
Este control se deshabilita cuando se está en un proceso de comunicación con el prototipo.
Más información
Al pulsar el botón +Info, aparece una ventana como el de la Figura 350, compuesta por tres
pestañas, en donde se obtiene más información sobre la onda de la corriente de fase.
Pestaña de datos
Existen dos secciones: una con datos temporales y la otra con datos frecuenciales
(información sobre los armónicos).
Sobre cada armónico que compone la onda de corriente se presenta, en forma tabular, lo
siguiente:
La frecuencia.
La magnitud.
El argumento.
Además, existen los siguientes indicadores:
La frecuencia fundamental (primer armónico).
Los armónicos de amplitud máxima y mínima, visualizando:
Su amplitud.
Su argumento.
Su frecuencia.
La distorsión armónica total.
El usuario podrá guardar en un archivo con formato .csv21 importable en Excel, los valores
tabulares y de los indicadores anteriormente mencionados (Figura 352). Por defecto, dicho archivo
se denominará I1_Dom_Frec.csv
Figura 350 Formato de la ventana para obtener más información de la corriente de fase:Pestaña de datos.
Figura 353 Formato de la ventana para obtener más información de la corriente de fase:Pestaña de gráficas
temporales.
Se representan, en dos gráficas, los armónicos que componen a la corriente de fase (Figura
354):
La magnitud, bien de forma natural o decibélica.
El argumento.
El usuario podrá:
Cambiar el estilo de las curvas representadas.
Emplear cursores para conocer los valores de interés.
Visualizar la onda completa recibida, sólo un periodo de la misma o aplicar un zoom.
Figura 354 Formato de la ventana para obtener más información de la corriente de fase:Pestaña de gráficas
frecuenciales.
Indicadores
De forma gráfica y numérica, se representa el valor medio de la temperatura del radiador. El
resto de los valores de la misma señal se presentan tan sólo en el segundo de los formatos.
El indicador de valor máximo parpadeará en rojo cuando haya alcanzado el máximo valor
ajustado en la pestaña de control ( ―
Control de muestras‖, pág. 687).
Controles
Figura 356 Formato de la ventana para obtener más información de la temperatura del radiador 22.
22
Aunque la forma de la onda representada no sea fiel a la realidad (no se ensambló completamente el prototipo), la
figura da a conocer cuál es la interface con el usuario.
Controles
Al pulsar el botón Refrescar todas las muestras se envía automáticamente el comando TM. Si
la respuesta es correcta, se actualizan todos los indicadores de la corriente y de la tensión de fase, de
las tensiones en el bus de continua y de la temperatura del radiador.
Este control se deshabilita cuando se está en un proceso de comunicación con el prototipo.
Al pulsar el botón Graficar toda las muestras, aparece una ventana como el de la Figura 358,
dividida en dos pestañas: una tabla con los valores de las muestras y otra en donde se grafican.
Pestaña de valores
Consiste en una tabla en donde se presentan los valores, respecto del tiempo, de las ondas de a
continuación:
Corriente de fase.
Tensión de fase.
Tensión positiva del bus de continua.
Tensión negativa del bus de continua.
Temperatura del radiador.
El usuario podrá guardar en un archivo con formato .csv21 importable en Excel, los valores
tabulares anteriormente mencionados (Figura 359). Por defecto, dicho archivo se denominará
Todas_Muestras_Valores.csv.
Pestaña de gráficas
Figura 358 Formato de la ventana para recoger todas las muestras: Pestaña de valores.
Figura 360 Formato de la ventana para recoger todas las muestras: Pestaña de gráficas.
.1 Controles
Guardado de la tablas
Con el botón Guardar se guarda en un archivo de texto el contenido de la tabla. Por defecto,
los archivos toman el nombre Memoria RAM DSP.txt y Memoria programa DSP.txt según
corresponda, aunque el usuario podrá renombrarlos antes de ejecutar la acción.
Todos los datos que contiene el archivo de texto están separados con tabulaciones. El
usuario podrá abrirlo en Excel si desea manipularlo con mayor comodidad (Figura
362).
La última fila que se guarda es aquella que contiene el último dato almacenado. Por
ejemplo, si en la dirección 00DDh está escrito el dato A35Dh, último valor de la tabla,
la última fila del archivo de texto será la 00D, encontrándose en la columna D el valor
A35Dh.
Aquellas posiciones de memoria que no contienen datos, se guardarán como espacios
en blanco (en Excel serán celdas vacías).
Figura 362 Ejemplo de importación en Excel de los archivos Memoria RAM DSP.txt o Memoria programa DSP.txt.
.1 Controles
Pestaña de gráficos
La pestaña Gráficos sirve para representar la onda creada (Figura 365). En ella el usuario
podrá:
Seleccionar el tipo de onda a formar:
o Senoidal.
o Triangular.
o Cuadrada.
o En sierra.
o Que cumpla con una determinada fórmula matemática.
Pestaña de datos
En la pestaña Datos (Figura 366) se muestra una tabla con los valores analógicos de la onda
creada y otra con los digitales a transferir al DSP. El usuario podrá:
Introducir manualmente los valores analógicos de la onda a formar (acción sólo
disponible si se elige dicha opción en la pestaña Graficas).
Visualizar, en formato decimal o hexadecimal, la onda digital.
Guardar en un archivo con formato .csv21 importable en Excel los valores siguientes:
o El tipo de onda y fórmula (en su caso).
o El desfase.
o El valor eficaz.
o El valor medio.
o Las ondas analógica y digital creadas (ésta última en formato decimal).
Por defecto, dicho archivo se denominará Onda generada.csv (Figura 367).
Guardar en un archivo con formato .asm la onda digital para ser llevada directamente al
programa ensamblador y almacenarla en la memoria de datos o de programa del DSP.
En dicho archivo se escribirá, además, el tipo de onda recogida, su fórmula (en su caso)
y su desfase. Por defecto, el archivo se denominará Onda generada.asm (Figura 368).
Figura 365 Formato de la ventana para crear una onda de corriente de consigna: Pestaña de gráficas.
Figura 366 Formato de la ventana para crear una onda de corriente de consigna: Pestaña de datos.
Todas las ondas que se crean tendrán como módulo la unidad (el prototipo la adapta
posteriormente al módulo que el usuario le ha especificado). Por lo tanto, todos los valores medios y
eficaces calculados en esta función hacen referencia a dicha circunstancia.
En caso de introducir alguna muestra con un módulo superior al unitario, el programa la
limitará automáticamente a dicha magnitud, informando al usuario de ello.
.1 Indicadores
Son un conjunto de cuadros de texto, LEDs,… que reflejan el estado del prototipo en la última
consulta realizada para tal fin.
Tipos de reset
Mediante los cinco LED que contiene esta sección, el usuario sabrá qué tipos de reinicio han
acontecido en el prototipo.
Software
Cuando, por programa, se le ordena al DSP reiniciarse. Por ejemplo, tiene lugar cuando se
envía el comando RS.
Power-On
Illegal-Adress
Watch-Dog
Hardware
Localización
Registros ST
Son dos registros internos del DSP (ST0 y ST1) que contienen bits de control y de estado, entre
ellos, el registro auxiliar activo y el anterior al mismo.
Pueden ayudar al usuario a detectar el motivo de un Ilegal-Adress (a menudo este tipo de reset
tiene lugar con punteros descontrolados, entre los que se encuentran los registros auxiliares).
Registros AR
Son ocho registros auxiliares (de AR0 a AR7) internos del DSP que se emplean, entre otras
cosas, para controlar bucles de programa y para acceder a zonas de memoria (punteros), pudiendo
ser los responsables de haber provocado un Ilegal-Adress.
Pila DSP
Internamente, el DSP posee una pila LIFO de ocho posiciones en la que almacena la dirección
de retorno cuando se llama a una función o una interrupción. Si dicha dirección no se guarda
correctamente o se manipula, cuando el DSP la restablezca, podría ocasionarse la pérdida de control
del sistema, causando, con seguridad, un Ilegal-Adress.
Botones
En la pestaña ― Control‖ se encuentran un par de botones con los que el usuario podrá o
refrescar el estado de determinados indicadores o reiniciar el prototipo.
Botón de refresco
Este control consulta al prototipo, mediante el envío de un comando ST, todos los indicadores
relacionados con:
El estado de los módulos SCI, SPI y ADC.
La onda actual de consigna.
Botón de reinicio
Con esta pestaña se establecen valores relacionados con el muestreo de las señales analógicas,
con valores importantes de la corriente de fase, de las tensiones y de la temperatura del radiador,
con la semiventana de histéresis y con los errores en los sensores (Figura 379).
Control de muestras
parpadearán en rojo si superan, en valor absoluto, a este valor (el doble para la tensión
total).
Tensión media mínima en el bus de continua: En valor absoluto, es la mínima
tensión media necesaria en cada bus de continua (positivo, negativo y total) para que el
prototipo pueda funcionar en el estado de MARCHA. Los indicadores de tensión media
en los buses de continua (positivo, negativo y total de la pestaña de medidas)
parpadearán en rojo si no se llega, en valor absoluto, a este valor (el doble para la
tensión total).
Figura 379 Primera pestaña de parámetros analógicos dentro del panel de control.
Para cada variable citada, existen un cuadro de control y otro de indicación. El de control
recoge el valor de la desviación de salida del transductor, en milivoltios, el cual es tomado por el de
indicación para expresarlo en la magnitud adecuada (amperios o voltios).
Se dispone, también, de un par de botones, los cuales se encuentran deshabilitados cuando el
PC se está comunicando con el prototipo:
23
Los circuitos acondicionadores de la temperatura del radiador y del ambiente también poseen una desviación, pero no
se ha desarrollado en esta aplicación su tratamiento por no considerarse tan críticas como el resto de las variables
mencionadas en el texto.
La tabla de histéresis presentada en la interface del usuario consiste en una tabla de 2 filas y
127 columnas que recoge los valores mitad de la ventana de histéresis que el prototipo posee
programados (Figura 381):
La primera fila representa el valor en amperios.
La segunda fila representa el valor hexadecimal equivalente.
Cada columna representa el módulo de la corriente de consigna, de 1 a 127 A, para el
cual corresponden los anteriores valores. Es decir, según la citada figura, si la consigna
posee una amplitud de 5 A, la semiventana tendrá un valor de 0‘854 A y, por lo tanto,
la banda de histéresis será de 2 x 0‘854 A = 1‘708 A.
Botón Crear: Con él, se podrá formar la banda de histéresis que el usuario desee.
Botón Graficar: Visualiza, en una gráfica, la semiventana de histéresis recogida en la
tabla.
Estos dos últimos botones poseen la misma interface (una ventana desarrollada únicamente
para la banda de histéresis), pero con determinadas funciones inhabilitadas para el segundo de ellos.
Para mayor información de cómo se crea o se visualiza la ventana de histéresis, consultar el
apartado ―3.10.4 La ventana de histéresis de la corriente‖, en la página 731).
Solamente hay implementada una sección y está dedicada a la temperatura del radiador y a la
ambiental: para cada una de ellas, se debe escribir la función que relaciona la temperatura real con la
tensión de salida de sus circuitos acondicionadores (Figura 383). Cualquier fórmula es válida si se
tiene en cuenta lo siguiente:
Solamente se admitan la siguiente nomenclatura en cuanto a las variables:
a, a0,..., a9.
b, b0,..., b9.
…
z, z0,..., z9.
Las variables y los nombres de las funciones deben estar en minúsculas.
Todos los números representados con formato científico deben estar en la forma 1E–1,
con la letra ‗E‘ en mayúscula.
En el caso de las funciones, la nomenclatura es la inglesa (por ejemplo, el seno de un
número se escribiría como sin(x)).
Una mala escritura de las funciones de ambas temperaturas ocasionaría una errónea
interpretación de los datos provenientes del prototipo.
6 5 4
v v v
3,94964 10 1,39210 10 4 1,89648 10 4 ...
3
12 12 12
(ec. 385)
3 2
v v v
... 1,26974 10 4,37847 10 3 + 7 ,77509 10 2 1,07443
4
12 12 12
3 2
v v v
(ec. 386) 172,0543 out 227,6674 out 188,9379 out 34,0967
Vcc Vcc Vcc
Contiene los valores o direcciones de determinadas variables que el DSP maneja en su código
de programa, así como los nombres de los archivos empleados en su programación (Figura 384).
Los nombres de las variables aquí presentadas no tienen por qué corresponder con las empleadas
en la programación del DSP.
Direcciones de inicio
Se muestran las direcciones en las que comienzan las siguientes variables contenidas en el
DSP:
Trama SCI: Es un vector que contiene las tramas que se envían al y se reciben desde
el PC. Se encuentra en la memoria de datos.
If: Vector que contiene las muestras de la corriente de fase. Se encuentra en la
memoria de datos.
Vf: Vector que contiene las muestras de la tensión de fase. Se encuentra en la memoria
de datos.
Vps: Vector que contiene las muestras del bus de continua positivo. Se encuentra en la
memoria de datos.
Figura 383 Segunda pestaña de parámetros analógicos dentro del panel de control.
Vng: Vector que contiene las muestras del bus de continua negativo. Se encuentra en
la memoria de datos.
Trad: Vector que contiene las muestras de la temperatura del radiador. Se encuentra
en la memoria de datos.
Ondas nº0 a nº6: Vectores que contienen las ondas de corriente 0 a 6 preprogramadas
en el DSP ( ― 3.10.2.4 Pestaña de ondas almacenadas en memoria‖, pág. 673). Se
encuentran en la memoria de programa.
Histéresis: Vector que contiene los valores de la semiventana de histéresis. Se
encuentra en la memoria de programa.
Figura 384 Pestaña de valores relacionados con la programación del DSP dentro del panel de control.
Err. sensores: Dirección de inicio de las variables que almacenan los errores
implícitos de los transductores de la corriente de fase, tensión de fase y tensiones en el
bus de continua positivo y negativo, en ese orden ( ― Errores en los sensores‖, pág.
689). Se encuentra en la memoria de programa.
Dat. críticos: Dirección de inicio de las variables que contienen datos críticos en el
funcionamiento del prototipo. Se encuentra en la memoria de programa.
Dat. misc: Dirección de inicio de las variables misceláneas que se emplean en la
programación del prototipo. Se encuentra en la memoria de programa.
Por otro lado, existe un botón Refrescar para consultar al DSP, mediante el comando DR,
todas las anteriores direcciones mencionadas.
Tamaño de vectores
Archivos ensamblador
Es una tabla en la que se recogen los nombres de los archivos ensamblador que se han
empleado en la programación del DSP. Puede albergar hasta 15 de ellos, numerados del 1 al 15 (el
número 0 queda reservado con el nombre Desconocido).
Esta tabla se utiliza para localizar errores de programación cuando se produce un reset ilegal-
adress ( ― Localización‖, pág. 685). Por defecto, su valor es:
1) Desconocido: Se toma este valor cuando no se conoce en qué archivo ha tenido lugar
el error.
2) Inicio.asm: Archivo que declara las variables empleadas en la programación y que
inicializa al DSP.
3) IntHard.asm: Contiene el código de todas las interrupciones hardware que se han
empleado en el DSP, a excepción de las relacionadas con el modulo SCI y SPI.
4) IntSoft.asm: Contiene el código de todas las interrupciones software que se han
empleado en el DSP.
5) SCI.asm: Recoge las funciones e interrupciones asociadas al módulo SCI.
6) SPI.asm: Recoge las funciones e interrupciones asociadas al módulo SPI.
7) FunElec.asm: Contiene las funciones que tiene que ver con el cálculo de parámetros
eléctricos.
8) FunMisc.asm: Contiene funciones no incluidas en el resto de los archivos y que son
de carácter general.
9) <Sin uso>: Líneas no vinculadas a archivo alguno y que, en principio, no se han
empleado.
Periodos
Dos indicadores indican cuál es el periodo, en muestras, que el prototipo maneja para los
vectores de la corriente y de la tensión de fase. Por ejemplo, si este último vector posee una longitud
de 512 palabras, no todas ellas hacen un periodo de 50 Hz, sino que lo hacen 450 muestras (esto
implica que el vector abarca a más de un periodo).
El periodo de la corriente de fase lo recibe el PC en cada respuesta al comando I1 y el de la
tensión de fase en cada respuesta al comando V1.
.1 Comando
siendo:
CSC:
Significado: Carácter de sincronismo de la trama de comando. Por defecto, su
valor es ‗&‘.
Longitud / Tipo: 1 byte / Carácter.
Dir:
Significado: Dirección del prototipo de destino.
Longitud / Tipo: 1 byte / Hexadecimal.
CC1:
Significado: Primer carácter que define al comando.
Longitud / Tipo: 1 byte / Carácter.
CC2:
Significado: Segundo carácter que define al comando.
Longitud / Tipo: 1 byte / Carácter.
LongData:
Significado: Número de bytes de datos contenidos en el comando.
Longitud / Tipo: 2 bytes (primero el alto y luego el bajo) / Hexadecimal.
Data:
Significado: Datos a enviar al prototipo.
Longitud / Tipo: LongData bytes / Hexadecimal.
Check:
Significado: Código de Check-sum obtenido a partir del resto de la trama de
comando.
Longitud / Tipo: 2 bytes (primero el alto y luego el bajo) / Hexadecimal.
.2 Respuesta
Trama a recibir
Con error
siendo:
CSR:
Significado: Carácter de sincronismo de la trama de respuesta. Por defecto, su
valor es ‗%‘.
Longitud / Tipo: 1 byte / Carácter.
Dir:
Significado: Dirección del prototipo que responde.
Longitud / Tipo: 1 byte / Hexadecimal.
CC1:
Significado: Primer carácter que define al comando al que se responde.
Longitud / Tipo: 1 byte / Carácter.
CC2:
Significado: Segundo carácter que define al comando al que se responde.
Longitud / Tipo: 1 byte / Carácter.
LongInf:
Significado: Número de bytes de datos más del código de error contenidos en
el comando (denominado, en su conjunto, campo de información).
Longitud / Tipo: 2 bytes (primero el alto y luego el bajo) / Hexadecimal.
CodErr:
Significado: Código de error comunicado por el equipo que responde.
Longitud / Tipo: 2 bytes (primero el alto y luego el bajo) / Hexadecimal.
Data:
Significado: Datos a enviar al prototipo.
Longitud / Tipo: LongData-2 bytes / Hexadecimal.
Check:
Significado: Código de Check-sum obtenido a partir del resto de la trama de
respuesta.
Longitud / Tipo: 2 bytes (primero el alto y luego el bajo) / Hexadecimal.
3.10.3.2 Comando CA
.1 Explicación
Significado: Canales Analógicos.
Descripción: Toma una muestra de todos los canales analógicos empleados en el DSP
(corriente y tensión de fase, tensión en el bus de continua positivo y negativo, temperatura del
radiador y ambiental y corriente máxima seleccionada).
Al seleccionarlo, aparece un mensaje preguntando si se desea llevar a cabo la acción (Figura
385):
Si se pulsa Aceptar, se cierra la ventana y se inhabilita la barra de introducción de
parámetros, pues no requiere de ellos.
Si se pulsa Cancelar, se cierra la ventana y deja el menú de comando y la barra de
parámetros en su estado anterior.
Este comando está pensado principalmente para detectar los errores presentes en los sensores de
corriente y de tensión de fase y en los del bus de continua, positivo y negativo, con el fin de
eliminarlos en las lecturas posteriores. Por ello, se recomienda ejecutarlo con el prototipo en el
estado de Paro y desconectado de la red eléctrica y del bus de continua.
Trama a enviar
Longitud (bytes): 8.
Parámetros de envío
Ninguno.
.3 Formato de la respuesta
Trama a recibir
Parámetros de recepción
Se reciben la lectura de todos los canales analógicos empleados en el siguiente orden:
1) Corriente de fase (1 palabra).
2) Tensión de fase (1 palabra).
3) Corriente de fase máxima (1 palabra).
4) Tensión del bus de continua positivo (1 palabra).
5) Temperatura ambiente (1 palabra).
6) Tensión del bus de continua negativo (1 palabra).
7) Temperatura del radiador (1 palabra).
3.10.3.3 Comando DR
.1 Explicación
Significado: DiRecciones.
Descripción: Se solicitan, al prototipo, las direcciones de determinadas zonas de memoria,
tanto de datos como de programa.
Al seleccionarlo, se inhabilita la barra de introducción de parámetros, pues no requiere de
ellos.
Trama a enviar
Longitud (bytes): 8.
Parámetros de envío
Ninguno.
.3 Formato de la respuesta
Trama a recibir
Parámetros de recepción
Se reciben, en este orden, las direcciones de memoria correspondientes a:
1) Trama de comunicación serie (RAM, 1 palabra).
2) Vector imagen de la corriente de fase (RAM, 1 palabra).
3) Vector imagen de la tensión de fase (RAM, 1 palabra).
4) Vector imagen de la tensión positiva del bus de continua (RAM, 1 palabra).
5) Vector imagen de la tensión negativa del bus de continua (RAM, 1 palabra).
6) Vector imagen de la temperatura del radiador (RAM, 1 palabra).
3.10.3.4 Comando ED
.1 Explicación
Significado: Escritura en la memoria de Datos.
Descripción: Escribe, en la memoria de datos, los valores que se le pasen por parámetro.
Al seleccionarlo, aparece una ventana de advertencia (Figura 386):
Si se pulsa Sí, se cierra la ventana y se habilita la barra de introducción de parámetros.
Si se pulsa No, se cierra la ventana y deja el menú de comando y la barra de
parámetros en su estado anterior.
Trama a enviar
Parámetros de envío
Tan sólo dos parámetros son los que se envían al prototipo y es en este orden:
- Dirección de inicio de escritura (1 palabra).
- Datos a escribir.
.3 Formato de la respuesta
Trama a recibir
Parámetros de recepción
El prototipo envía al PC el resultado de la ejecución del comando.
3.10.3.5 Comando EP
.1 Explicación
Significado: Escritura en la memoria de Programa.
Descripción: Escribe, en la memoria de programa, los valores que se le pasen por parámetro.
Al seleccionarlo, posee el mismo comportamiento que en el caso del comando ED.
Trama a enviar
Parámetros de envío
Tan sólo dos parámetros son los que se envían al prototipo y es en este orden:
.3 Formato de la respuesta
Trama a recibir
Parámetros de recepción
3.10.3.6 Comando I1
.1 Explicación
Significado: Intensidad de la fase 1.
Descripción: Se solicita al prototipo el vector de muestras de la corriente de fase.
Al seleccionarlo, se inhabilita la barra de introducción de parámetros, pues no requiere de
ellos.
Trama a enviar
Parámetros de envío
Ninguno.
.3 Formato de la respuesta
Trama a recibir
Parámetros de recepción
Se reciben los parámetros relacionados a continuación:
1) Posición, dentro del vector imagen de la corriente de fase, de la última muestra
guardada (1 palabra).
2) Número de muestras que conforma un periodo de la corriente de fase (1 palabra).
3) Muestras del vector imagen de la corriente de fase (2048 palabras por defecto, siendo
la primera la muestra del inicio del vector).
3.10.3.7 Comando LD
.1 Explicación
Significado: Lectura de memoria de Datos.
Descripción: Realiza una lectura de la memoria de datos entre dos direcciones especificadas,
ambas incluidas.
Al seleccionarlo, aparece el mensaje de la Figura 386:
Si se pulsa No, se cierra la ventana y deja el menú de comando y la barra de parámetros
en su estado anterior.
Si se pulsa Sí, aparece una ventana con los siguientes ítems:
La dirección de inicio del vector de datos a consultar, en hexadecimal.
La dirección de fin del vector de datos a consultar, en hexadecimal.
Un LED con texto que indica la validez de los dos parámetros anteriores: Si la
dirección inicial es menor o igual que la final, el color será verde y el texto
asociado ― Válido‖ (Figura 387); en caso contrario, será de color rojo y el texto
asociado ―Inválido‖ (Figura 388).
Una casilla con la longitud máxima de datos a consultar, en decimal.
Una casilla con la longitud actual de datos a consultar, en decimal.
Cancelar‖ que, al ser pulsado, se cierra la ventana y deja el menú de
Un botón ―
comando y la barra de parámetros en su estado anterior.
Trama a enviar
Parámetros de envío
Son dos parámetros son los que se envían al prototipo y es en este orden:
- Dirección de inicio de consulta.
- Dirección de fin de consulta.
.3 Formato de la respuesta
Trama a recibir
Parámetros de recepción
El PC recibe todos los datos solicitados entre las dos direcciones, incluidas, anteriormente
citadas.
3.10.3.8 Comando LH
.1 Explicación
Significado: Lectura de la semiventana de Histéresis.
Descripción: Se solicita, al prototipo, los valores de la semiventana de histéresis que sirve
para controlar a la corriente de fase.
Al seleccionarlo, se inhabilita la barra de introducción de parámetros, pues no requiere de
ellos.
Trama a enviar
Parámetros de envío
Ninguno.
.3 Formato de la respuesta
Trama a recibir
Parámetros de recepción
Se reciben los datos que conforman la semiventana de histéresis (127 palabras, siendo la
primera el comienzo de la semiventana).
3.10.3.9 Comando LO
.1 Explicación
Significado: Leer Onda.
Descripción: Solicita al prototipo la onda de corriente de consigna, que el usuario le
especifica, almacenada en la memoria de programa. Existen hasta 7 ondas programadas numeradas
desde la 0 hasta la 6.
Al seleccionarlo, aparece una ventana para que el usuario introduzca la onda de consigna a
consultar (Figura 389):
Si se pulsa Listo, se cierra la ventana, se habilita la barra de introducción de parámetros
y se escribe automáticamente en ella la onda escogida. Si el número es superior a 6, el
programa la limitará a 6.
Si se pulsa Cancelar, se cierra la ventana y deja el menú de comando y la barra de
parámetros en su estado anterior.
Trama a enviar
Parámetros de envío
Al prototipo se le envía el número de onda a consultar que se encuentra almacenada en la
memoria de programa.
.3 Formato de la respuesta
Trama a recibir
Parámetros de recepción
El PC recibe todos los datos que conforman la onda almacenada solicitada (256 palabras).
3.10.3.10 Comando LP
.1 Explicación
Significado: Lectura de memoria de Programa.
Descripción: Realiza una lectura de la memoria de programa.
Su comportamiento es el mismo que en el caso del comando LD al pulsar Sí en la primera
ventana emergente (pág. 704, Figura 387 y Figura 388).
Trama a enviar
Parámetros de envío
Dos parámetros se envían al prototipo y es en este orden:
- Dirección de inicio de consulta.
- Dirección de fin de consulta.
.3 Formato de la respuesta
Trama a recibir
Parámetros de recepción
El PC recibe todos los datos solicitados entre las dos direcciones inclusive anteriormente
citadas.
3.10.3.11 Comando MC
.1 Explicación
Significado: Modificar parámetros Comunicación serie.
Descripción: Se modifican, en el prototipo, las características de la comunicación que el
usuario le especifica.
Al seleccionarlo, aparece una ventana de información para que el usuario confirme o rechace
el comando (Figura 390):
Si se pulsa Aceptar, emerge una ventana (Figura 391) para que el usuario introduzca los
siguientes parámetros: Baudios, bits de stop y paridad. Cuando se pulsa Aceptar, las
siguientes acciones tienen lugar:
Se cierra la ventana, se habilita la barra de introducción de parámetros y se
escribe automáticamente en ella los parámetros seleccionados adecuadamente
adaptados al prototipo.
El puerto de comunicaciones seleccionado en el PC se reconfigura con los
datos introducidos.
Una mala selección de los parámetros de comunicación podría ralentizar el funcionamiento del
prototipo e, incluso, hacer que no funcione correctamente.
Si al modificar los parámetros de comunicación no se consigue comunicar con el prototipo,
reiniciarlo manualmente.
Trama a enviar
Parámetros de envío
Al prototipo se le envían dos palabras:
1) Nuevo BRR (registro que especifica la velocidad de la comunicación).
2) Y los bits (7, 6 y 5) que indican el nuevo estado de la paridad y el número de bits de
stop.
.3 Formato de la respuesta
No se recibe respuesta alguna.
3.10.3.12 Comando MR
.1 Explicación
Significado: MaRcha.
Descripción: Cambia el estado del prototipo al de MARCHA.
Al seleccionarlo, aparece un mensaje informativo (Figura 393) con el módulo, desfase y onda
de corriente de consigna, preguntando al usuario si es lo que desea transmitir:
Si se pulsa Sí, se cierra la ventana, se inhabilita la barra de introducción de parámetros
y se escribe automáticamente los datos adecuados.
Si se pulsa No, se cierra la ventana y deja el menú de comando y la barra de
parámetros en su estado anterior.
Se recibirá una respuesta con la frecuencia de red detectada, la temperatura ambiente y la
corriente máxima limitada por hardware.
Trama a enviar
Parámetros de envío
Se envían al prototipo los siguientes datos deseados referentes a la corriente de fase:
- El módulo.
- El desfase.
- Y el número de onda de consigna.
.3 Formato de la respuesta
Trama a recibir
Parámetros de recepción
Se reciben del prototipo los siguientes datos por orden:
- El doble de la frecuencia de red detectada.
- La corriente máxima limitada por hardware.
- Y la temperatura ambiente.
3.10.3.13 Comando ND
.1 Explicación
Significado: operación lógica aND.
Descripción: Realiza una AND lógica entre el dato almacenado en una dirección de memoria
del prototipo y el que se le pasa como parámetro, guardando el resultado en dicha zona de memoria.
Al seleccionarlo, aparece un mensaje de advertencia como el de la Figura 386:
Si se pulsa No, se cierra la ventana y deja el menú de comando y la barra de
parámetros en su estado anterior.
Si se pulsa Sí, emerge una ventana para introducir la dirección de memoria a modificar
y la máscara lógica a aplicar.
Al pulsar Aceptar, se cierra la ventana, se habilita la barra de introducción de
parámetros y se escriben automáticamente la dirección y la máscara.
Si se pulsa Cancelar, se cierra la ventana y deja el menú de comando y la barra de
parámetros en su estado anterior.
Trama a enviar
Parámetros de envío
El PC envía:
.3 Formato de la respuesta
Trama a recibir
Parámetros de recepción
3.10.3.14 Comando OR
.1 Explicación
Significado: operación lógica OR.
Descripción: Realiza una OR lógica entre el dato almacenado en una dirección de memoria
del prototipo y el que se le pasa como parámetro, guardando el resultado en dicha zona de memoria.
Al seleccionarlo, el proceso es el mismo que en el establecido para el comando ND (pág 714).
Trama a enviar
Parámetros de envío
El PC envía:
- La dirección del registro a modificar.
- Y la máscara a aplicar.
.3 Formato de la respuesta
Trama a recibir
Parámetros de recepción
El PC recibe, en este orden:
- El valor inicial del registro a modificar (1 palabra).
- Y el valor final del registro al aplicar la máscara (1 palabra).
3.10.3.15 Comando PR
.1 Explicación
Significado: PaRo.
Descripción: Cambia el estado del prototipo al de Paro.
Al seleccionarlo, se inhabilita la barra de introducción de parámetros, pues no requiere de
ellos.
Si la operación ha sido exitosa, se le notificará al usuario mediante un mensaje.
Trama a enviar
Longitud (bytes): 8.
Parámetros de envío
Ninguno.
.3 Formato de la respuesta
Trama a recibir
Parámetros de recepción
Resultado de la ejecución del comando.
3.10.3.16 Comando RH
.1 Explicación
Significado: Reemplazar semiventana de Histéresis.
Descripción: Substituye la semiventana de histéresis contenida en el prototipo por la que se le
pasa como parámetro.
Al seleccionarlo, el procedimiento es como el del comando ED (pág. 702).
Trama a enviar
Parámetros de envío
Nuevos datos de la semiventana de histéresis (127 palabras, siendo la primera el comienzo de
la semiventana).
.3 Formato de la respuesta
Trama a recibir
Parámetros de recepción
Resultado de la ejecución del comando.
3.10.3.17 Comando RO
.1 Explicación
Significado: Reemplazar Onda.
Descripción: Substituye una de las siete ondas de consigna almacenadas en la memoria de
programa del prototipo por la que se pase como parámetro.
Al seleccionarlo, aparece un mensaje de advertencia (Figura 395) preguntando al usuario si
desea continuar:
Si se pulsa No, se cierra la ventana y deja el menú de comando y la barra de
parámetros en su estado anterior.
Si se pulsa Sí, emerge una ventana (Figura 396) para seleccionar la onda de consigna
almacenada en la tabla inferior de la pestaña Memoria Ondas. Cuando se pulsa Listo,
se cierra la ventana, se habilita la barra de introducción de parámetros y se escribe
automáticamente la onda seleccionada.
Trama a enviar
Parámetros de envío
El PC envía, en este orden:
- El número de la onda a reemplazar almacenada en la memoria de programa (1
palabra).
- Y los datos de la nueva onda (256 palabras, siendo la primera el comienzo de la onda).
.3 Formato de la respuesta
Resultado de la ejecución del comando.
3.10.3.18 Comando RS
.1 Explicación
Significado: ReSet del prototipo.
Descripción: Envía la orden al prototipo para que se reinicie.
Al seleccionar el comando, aparece una ventana con un mensaje de advertencia (Figura 397):
Si se pulsa No, se cierra la ventana y deja el menú de comando y la barra de
parámetros en su estado anterior.
Si se pulsa Sí, se cierra la ventana y se inhabilita la barra de introducción de
parámetros.
Trama a enviar
Longitud (bytes): 8.
Parámetros de envío
Ninguno.
.3 Formato de la respuesta
No recibe respuesta alguna.
3.10.3.19 Comando ST
.1 Explicación
Significado: STatus.
Descripción: Solicita al prototipo diversos registros de la memoria de datos de usuario para
conocer cuál es el estado del mismo. Entre ellos se encuentran datos relacionados con la corriente y
la tensión de fase, las tensiones en el bus de continua, la temperatura del radiador y errores y avisos
de funcionamiento.
Al seleccionarlo, se inhabilita la barra de introducción de parámetros, pues no precisa de ellos.
Trama a enviar
Longitud (bytes): 8.
Parámetros de envío
Ninguno.
.3 Formato de la respuesta
Trama a recibir
Parámetros de recepción
Se reciben varios registros localizados en el inicio de la memoria de datos de usuario (véase el
código de programación del prototipo), los cuales indican:
1) El desfase entre la tensión y la corriente de fase.
2) El doble de la frecuencia de la red eléctrica.
3) Localizador para conocer, de forma aproximada, dónde se encontraba ejecutándose el
código de programa en el momento de producirse cualquier reset.
4) El módulo de la corriente a absorber de la red.
5) La corriente máxima por fase ajustada por el usuario por hardware.
6) El sumatorio de las muestras al cuadrado de la corriente de fase.
7) El sumatorio de las muestras de un periodo de la corriente de fase.
8) El número de muestras de un periodo de la corriente de fase.
9) Los valores máximo y mínimo detectados de la corriente de fase.
10) La temperatura ambiente muestreada.
11) El valor eficaz al cuadrado y escalado de la tensión de fase (dos palabras).
12) El número de muestras de un periodo de la tensión de fase.
13) Los valores máximo y mínimo detectados de la tensión de fase.
14) Los valores máximos, medios y mínimos detectados de las tensiones positiva y
negativa del bus de continua.
15) El tipo de onda de consigna.
16) Si se ha perdido alguna muestra en uno de los convertidores A/D y en cuál.
17) Si la corriente máxima ajustada por hardware es la máxima posible.
18) El modo de funcionamiento del prototipo (MARCHA o PARO).
19) Si ha habido un fallo en el relé de conexión a red.
20) Si ha habido un desbordamiento en uno de los convertidores A/D y en cuál.
3.10.3.20 Comando TM
.1 Explicación
Significado: Todas las Muestras.
Descripción: Se solicita al prototipo que envíe los vectores imagen de las muestras de la
corriente y de la tensión de fase, de las tensiones positiva y negativa del bus de continua y de la
temperatura del radiador.
Al seleccionarlo, se inhabilita la barra de introducción de parámetros, pues no precisa de ellos.
Trama a enviar
Longitud (bytes): 8.
Parámetros de envío
Ninguno.
.3 Formato de la respuesta
Trama a recibir
Parámetros de recepción
Al PC le llegan, por este orden, los siguientes datos:
1) Posición relativa, dentro del vector imagen de la corriente de fase, de la última muestra
tomada (1 palabra).
2) Número de muestras que conforma un periodo de la corriente de fase (1 palabra).
3) Vector imagen de muestras de la corriente de fase (2048 palabras por defecto, siendo
la primera la muestra del inicio del vector).
4) Posición relativa, dentro del vector imagen de la tensión de fase, de la última muestra
tomada (1 palabra).
5) Número de muestras que conforma un periodo de la tensión de fase (1 palabra).
6) Vector imagen de muestras de la tensión de fase (512 palabras por defecto, siendo la
primera la muestra del inicio del vector).
7) Posición relativa, dentro del vector imagen de la tensión positiva del bus de continua,
de la última muestra tomada (1 palabra).
8) Vector imagen de muestras de la tensión positiva del bus de continua (512 palabras por
defecto, siendo la primera la muestra del inicio del vector).
9) Posición relativa, dentro del vector imagen de la tensión negativa del bus de continua,
de la última muestra tomada (1 palabra).
10) Vector imagen de muestras de la tensión negativa del bus de continua (512 palabras
por defecto, siendo la primera la muestra del inicio del vector).
11) Posición relativa, dentro del vector imagen de la temperatura del radiador, de la última
muestra tomada (1 palabra).
12) Vector imagen de muestras de la temperatura del radiador (512 palabras por defecto,
siendo la primera la muestra del inicio del vector).
3.10.3.21 Comando TR
.1 Explicación
Significado: Temperatura del Radiador.
Descripción: Se solicita al prototipo el vector de muestras de la temperatura del radiador.
Al seleccionarlo, se inhabilita la barra de introducción de parámetros, pues no requiere de
ellos.
Trama a enviar
Longitud (bytes): 8.
Parámetros de envío
Ninguno.
.3 Formato de la respuesta
Trama a recibir
Parámetros de recepción
Se reciben los parámetros relacionados a continuación y en este orden:
- Posición, dentro del vector imagen de la temperatura del radiador, de la última muestra
guardada (1 palabra).
- Muestras del vector imagen de la temperatura del radiador (512 palabras por defecto,
siendo la primera la muestra del inicio del vector).
3.10.3.22 Comando V1
.1 Explicación
Significado: Voltaje de la fase 1.
Descripción: Se solicita al prototipo el vector de muestras de la tensión de fase.
Al seleccionarlo, se inhabilita la barra de introducción de parámetros, pues no requiere de
ellos.
Trama a enviar
Longitud (bytes): 8.
Parámetros de envío
Ninguno.
.3 Formato de la respuesta
Trama a recibir
Parámetros de recepción
1) Posición, dentro del vector imagen de la tensión de fase, de la última muestra guardada
(1 palabra).
2) Número de muestras que conforma un periodo de la tensión de fase (1 palabra).
3) Muestras del vector imagen de la tensión de fase (512 palabras por defecto, siendo la
primera la muestra del inicio del vector).
3.10.3.23 Comando VB
.1 Explicación
Significado: Voltaje del Bus de continua.
Descripción: Se solicita al prototipo el vector de muestras de la tensión del bus de continua.
Al seleccionarlo, se inhabilita la barra de introducción de parámetros, pues no requiere de
ellos.
Trama a enviar
Longitud (bytes): 8.
Parámetros de envío
Ninguno.
.3 Formato de la respuesta
Trama a recibir
Parámetros de recepción
3.10.3.24 Comando VF
.1 Explicación
Significado: VeriFicar comunicación.
Descripción: Este comando es empleado para conocer si existe una comunicación correcta
entre el PC y el prototipo. El primero enviará una serie de datos que el segundo deberá retransmitir.
Al seleccionarlo, automáticamente aparecerá esta cadena de datos para enviar:
―
012389AB4567CDEF‖. Dicha cadena puede ser modificada a voluntad del usuario.
Trama a enviar
Parámetros de envío
Cualquier cadena alfanumérica que se introduzca acorde con lo expuesto sobre el campo de
datos en el apartado ―
Sección de comando a enviar‖, en la página 648.
.3 Formato de la respuesta
Trama a recibir
Parámetros de recepción
Si no ha habido error, se recibirán los mismos datos que los enviados.
3.10.3.25 Comando VN
.1 Explicación
Significado: Voltaje del bus de continua Negativo.
Descripción: Se solicita al prototipo el vector de muestras de la tensión del bus de continua
negativo.
Al seleccionarlo, se inhabilita la barra de introducción de parámetros, pues no requiere de
ellos.
Trama a enviar
Longitud (bytes): 8.
Parámetros de envío
Ninguno.
.3 Formato de la respuesta
Trama a recibir
Parámetros de recepción
Se reciben los parámetros relacionados a continuación:
- Posición, dentro del vector imagen de la tensión negativa del bus, de la última muestra
guardada (1 palabra).
- Muestras del vector imagen de la tensión negativa del bus (512 palabras por defecto,
siendo la primera la muestra del inicio del vector).
3.10.3.26 Comando VP
.1 Explicación
Significado: Voltaje del bus de continua Positivo.
Descripción: Se solicita al prototipo el vector de muestras de la tensión del bus de continua
positivo.
Al seleccionarlo, se inhabilita la barra de introducción de parámetros, pues no requiere de
ellos.
Trama a enviar
Longitud (bytes): 8.
Parámetros de envío
Ninguno.
.3 Formato de la respuesta
Trama a recibir
Parámetros de recepción
Se reciben los parámetros relacionados a continuación:
- Posición, dentro del vector imagen de la tensión positiva del bus, de la última muestra
guardada (1 palabra).
- Muestras del vector imagen de la tensión positiva del bus (512 palabras por defecto,
siendo la primera la muestra del inicio del vector).
3.10.3.27 Comando XR
.1 Explicación
Significado: Operación lógica XoR.
Descripción: Realiza una XOR lógica entre el dato almacenado en una dirección de memoria
del prototipo y el que se le pasa como parámetro, guardando el resultado en dicha zona de memoria.
Al seleccionarlo, el proceso es el mismo que en el establecido para el comando ND (pág 714).
Trama a enviar
Parámetros de envío
El PC envía, en este orden:
- La dirección del registro a modificar (1 palabra).
- Y la máscara a aplicar (1 palabra).
.3 Formato de la respuesta
Trama a recibir
Parámetros de recepción
El PC recibe, en este orden:
- El valor inicial del registro a modificar (1 palabra).
- Y el valor final del registro al aplicar la máscara (1 palabra).
Figura 398 Ejemplo de corriente de consigna, banda de histérersis y corriente absorbida de la red.
La interface que sirve para generar la banda de histéresis o visualizarla aparece en la Figura
399 y es la que se emplea al pulsar los botones Crear o Graficar en la sección ― Valores analógicos
y digitales de la semiventana de histéresis‖, en la página 690. Dicha ventana se adapta a cada uno de
estos dos modos de trabajo.
La ventana pose una serie de indicadores y de controles que a continuación se explican.
3.10.4.1 Indicadores
Tres indicadores se presentan en la interface:
Una gráfica para representar la semiventana de histéresis, en la que en el eje vertical se
presenta su magnitud y en el horizontal el módulo de la corriente de consigna, ambos
en amperios. El usuario podrá:
Cambiar el estilo de la curva representada, el de los ejes abscisas y ordenadas y
de la cuadrícula.
Emplear cursores para conocer los valores de interés.
Cambiar el valor máximo visualizado en el eje de abscisas y en el de ordenadas
(modificándolo directamente sobre la etiqueta).
Realizar un zoom o visualizar una zona determinada.
Una tabla de 2 filas y 127 columnas que recoge los valores mitad de la ventana de
histéresis:
La primera fila representa el valor en amperios.
La segunda fila representa el valor hexadecimal equivalente.
Cada columna representa el módulo de la corriente de consigna, de 1 a 127 A,
para el cual corresponden los anteriores valores.
Y un LED que indica el modo de trabajo actual de la ventana: creación de una banda de
histéresis (en verde) o su visualización (en rojo).
3.10.4.2 Controles
Automático
Reflejado en la interface con el apelativo Por defecto, la ventana de histéresis se genera
teniendo en cuenta la expresión siguiente:
V pr Vdc
(ec. 387) H 2 TS 8 I FC f red
L
siendo:
H: Anchura de la ventana de histéresis, en [A]. La gráfica y la tabla recogen la mitad
de su valor.
Ts: Periodo de muestreo de la corriente de fase, en [s].
Vpr: Valor de pico máximo de la tensión de red, en [V].
Vdc: Tensión máxima previsible en cada bus de continua, en [V].
IFC: Módulo de la consigna de la corriente de fase, en [A].
fred: Frecuencia de la red eléctrica, en [Hz]. Por defecto, es de 50 Hz.
Los valores segundo, tercero y cuarto los puede fijar el usuario con los controles que, más
adelante, se explican. El quinto se encuentra en el rango [1,127] A (se corresponde con las columnas
de la tabla) y el sexto es fijo.
A la derecha de la gráfica se expone un dibujo con una breve explicación de dónde se obtiene
la expresión citada.
Manual
El usuario podrá introducir a mano el valor de la semiventana de histéresis para cada módulo
de la consigna de la corriente de fase. Al seleccionarlo, aparecerá un mensaje como el de la Figura
400 indicando al usuario los pasos a seguir: primero se debe fijar el valor del fondo de escala de la
corriente de fase y, seguidamente escribir, en la primera fila de la tabla, los valores de la
semiventana.
Figura 400 Mensaje al seleccionar el modo manual para la creación de la semiventana de histéresis.
.2 Parámetros
El usuario deberá especificar los siguientes parámetros:
Corriente de fase de fondo de escala: Es la máxima corriente que el prototipo podrá
detectar. Por defecto, se toma de lo configurado en el programa principal ( ―
Control
de muestras‖, pág 687).
Amplitud máxima de la tensión de fase: Máxima amplitud de la tensión de fase que se
puede permitir para que el prototipo pueda funcionar con normalidad (no es el de fondo
de escala). Por defecto, es de 340 V, que corresponde con un valor de 240 V eficaces.
Tensión máxima en el bus de continua: Es la mayor amplitud, en valor absoluto, que
puede haber en cada bus de continua. Por defecto, se toma el valor de descarga de los
mismos configurado en el programa principal ( ― Control de muestras‖, pág. 687).
Inductancia de entrada: Es la inductancia equivalente que se encuentra en la entrada
del puente de IGBTs de la etapa de potencia del prototipo. Se corresponde con la suma
de la inductancia de la red eléctrica y la instalada en el prototipo, pero se puede
considerar solamente a esta última por ser mucho mayor que la primera. Por defecto, es
de 10 mH.
Tiempo de muestreo de la corriente de fase: Por defecto, se toma de lo configurado en
el programa principal ( ―
Control de muestras‖, pág. 687).
Todos estos parámetros se encuentran inhabilitados cuando la interface se encuentra en el
modo de visualización.
.3 Botones
Por último, se encuentran disponibles tres botones, dos de ellos para guardar la semiventana
de histéresis programada:
Botón Guardar .csv: Guarda en un archivo con formato .csv21 importable en Excel, la
tabla de la semiventana de histéresis (Figura 401). Por defecto, dicho archivo se
denomina Semiventana Valores.csv.
Botón Guardar .asm: Guarda en un archivo de texto con extensión .asm la semiventana
de histéresis para ser empleado en el código ensamblador del programa del DSP (Figura
402). Por defecto, se denomina SemiHistDig.asm. Además, se recogen en dicho archivo
la corriente máxima de fase, el periodo de muestreo, la inductancia en la entrada del
puente de IGBTs, la amplitud máxima de la tensión de fase, la tensión máxima en los
buses de continua y la frecuencia de la red eléctrica.
Botón Salir: Cierra la ventana de la interface. En caso de trabajar en el modo de
creación, se transfiere al programa principal la tabla de la semiventana de histéresis.
Todos los botones se encuentran siempre habilitados independientemente de si la ventana está
trabajando en el modo de creación o de visualización de la banda de histéresis.
Trama de información
MARK
Cuando se opta por esta metodología, la capacidad de transmisión por unidad de tiempo
aumenta, correspondiendo al número de bits de un nivel multiplicado por los baudios (en el ejemplo
anterior, bis por segundo = 2 baudios = 2/TS). De forma general, la expresión que refleja los bits por
segundo transmitidos es
(ec. 388)
bps B · log 2 M
en donde bps significa los bits transmitidos por segundo; B los baudios; y M el número de niveles
de tensión empleados.
Otra medida empleada en la comunicación de datos es la denominada tasa efectiva de
transmisión, que es el número de caracteres enviados por segundo. Un carácter está compuesto por
los bits de información y los bits complementarios (trama de información).
Figura 405 Lectura de un bit por parte del receptor, con un reloj interno a una frecuencia cuatro veces superior a la
tasa de transferencia.
Ejemplo
Se desea transmitir el carácter ‗U‘ (85d), con bit de paridad impar, dos bits de parada y a una
velocidad de 19.200 baudios. Representar gráficamente, el diagrama temporal de la evolución de la
señal transmitida.
Solución
El dato 85d equivale a un 55h o a un 01010101b, el bit de paridad impar será un ‗1‘ y la tasa
de transferencia vale TS = 1/19.200 = 52´08 s. Por tanto, la trama de información transmitida es la
siguiente:
Figura 406 Transmisión del carácter ‗U‘ según los datos dados.
3.11.4.1 Introducción
Esta norma surgió en 1.969 (todavía no existía el PC) por la necesidad de formalizar la
comunicación entre los distintos dispositivos. La estableció el comité E.I.A (Electronics Industries
Association) de EE.UU. bajo el nombre de RS-232 (Recommended Standard). A partir de entonces
se ha ido mejorando, empleándose en el PC actual la versión RS-232C.
En el ámbito europeo, el comité C.C.I.T.T, (International Telegraph and Telephone
Consultive Committee), actualmente I.T.U (International Telecommunications Union), adaptó la
norma bajo la denominación V24.
3.11.4.2 Características
.1 Eléctricas
- Se emplea la lógica negativa, tal y como se indica en la Tabla 112.
- Corriente de cortocircuito: Icc< 100 mA.
- Capacidad máxima del cable: inferior a 2‘5 nF.
- Capacidad asociada al cable: 130 ~170 pF / m.
Con estos dos últimos puntos anteriores lo que se pretende es que al receptor no le llegue
distorsionada la señal y se produzca una incorrecta lectura (cuanto más capacitivo sea el cable, más
.2 Mecánicas
- Longitud máxima del cable: inferior a 15 m, aunque funciona correctamente con 100
m (fuera de norma).
- Conector empleado: SUB-D de 9 ó 25 polos.
- El conector del dispositivo emisor es macho, mientras que para el receptor es hembra.
.3 Otras prescripciones
- Tasa de transferencia máxima: 20.000 baudios; para puerto serie del PC, 19.200
baudios (existen tecnologías que llegan hasta 1 Mbaudio.)
- Comunicación tipo full-dúplex.
- ETD o DTE (Equipo Terminal de Datos): se refiere al equipo emisor.
- ECD o DCE (Equipo Comunicación de Datos): es el equipo receptor.
CTS: Con ella, el equipo DCE muestra al DTE que puede recibir datos. Activa a nivel
bajo.
RI: Es un indicador empleado por el DCE para advertir al equipo DTE que hay otro
dispositivo intentando contactar con él. Activa a nivel bajo.
.1 Equipo Módem
El proceso de comunicación consta de dos fases:
Protocolo hand-shake básico: El PC activa la línea /DTR para indicar al módem que
está activo, el cual le contesta con la activación de la línea /DSR.
Protocolo hand-shake activo: Cuando el PC quiera transmitir información, deberá
activar la línea /RTS y esperar a que el módem habilite la señal /CTS, pues sólo en ese
momento se podrá llevar a cabo la transmisión, la cual será cortada en el instante en que
alguna de estas líneas se desactive. Si la señal /CTS se deshabilita, el PC tendrá que
detener el envío de datos si no se quiere correr el riesgo de que se pierdan.
.2 Módem Equipo
La comunicación es totalmente física, es decir, no existe protocolo hand-shake: lo único que
debe comprobar el módem es que la línea /DTR se encuentre activa.
Cada puerto serie tendrá asociado un registro en donde se almacena el denominado tiempo
expirado, el cual indica el máximo tiempo que puede transcurrir para efectuar una determinada
operación sobre cada uno de ellos (es como un watch-dog). Dicho parámetro se mide en pulsos de
reloj y, aún tratándose de la misma magnitud, significará un tiempo distinto para microprocesadores
trabajando a distintas velocidades.
Se puede consultar la ubicación de cada puerto serie, así como su registro de tiempo expirado,
en las direcciones escritas en la Tabla 114 (establecidas por la BIOS).
Por tanto, para asegurarse de cuál es la localización de un puerto serie en el PC, habrá que leer
su registro de dirección asociado en la BIOS. Si éste contiene un 00h, significa que el puerto no
posee asignada una ubicación.
REGISTROS BIOS
Ubicación del puerto Tiempo expirado
COM 1 0040:0000 0040:007C
COM 2 0040:0002 0040:007D
COM 3 0040:0004 0040:007E
COM 4 0040:0006 0040:007F
Tabla 114 Direcciones de ubicación de los puertos serie y
de las variables de tiempo expirado en el PC.
El bit de control DLAB se utiliza para que no haya conflictos de acceso a los registros con la
misma dirección. Los registros THR, RBR y DLL comparten la misma ubicación: respecto a los dos
primeros no hay problemas de acceso porque uno es de escritura y el otro de lectura, pero al tercero
se le ha de distinguir de alguna forma: de eso se encarga DLAB, poniéndose a un ‗1‘ lógico para
efectuar su distinción. Algo similar ocurre con los registros DLM e IER. Este bit se encuentra situado
en el registro LCR, concretamente, es el b7 (el más significativo).
Viendo la columna de offset de cada registro, se comprueba que la UART emplea solamente
tres líneas de dirección.
Ejemplo
Realizar un código en ensamblador para determinar la dirección real del puerto COM1 y para
leer el contenido del registro de estado de línea (LSR).
Solución
PUSH ES
PUSH DI
MOV AX, 40h ; En AX, el segmento de variables de la BIOS.
MOV ES, AX
MOV DI, 0h ; En DI, el offset del COM 1 en la BIOS.
MOV DX, ES:[DI] ; En DX, la dirección base de COM 1.
ADD DX, 5 ; Se obtiene la dirección del registro LSR dentro del COM 1.
IN AL, DX ; En AL, el contenido de LSR.
POP DI
POP ES
.1 La etapa de recepción
El registro encargado de recibir la información serie es el RSR (Recieve Shifth Register), el
cual es de desplazamiento y no accesible por el programador. Cuando se detecta el bit de inicio, se
comprueba el estado de la tensión de las líneas (Tabla 112) y, hecho esto, los bits de la trama de
carácter se irán ubicando, a una frecuencia de reloj concreta, en el interior del registro. Una vez
recibido el dato, se carga en paralelo a un segundo registro, el RBR (Receiver Buffer Register), el
cual sí es accesible por el usuario.
Figura 412 Etapa de recepción (se representan los bits transmitdos por orden temporal comenzando por la derecha).
.2 La etapa de transmisión
En este caso, el registro THR (Transmitter Holding Register), modificable por el usuario, posee
el carácter a transmitir. Posteriormente, se carga en paralelo en el registro de desplazamiento TSR
(Transmitter Shift Register), octeto no accesible, desde el cual se mandará al exterior junto con el
resto de bits que conforman la trama de información.
Figura 413 Etapa de transmsión (se representan los bits transmitdos por orden temporal comenzando por la derecha).
.1 De velocidad
Frecuenciadel oscilador(hz)
(ec. 389) ValorDLR d
16 Velocidad(baudios)
La frecuencia del oscilador es de 1.843.200 Hz, valor que tenían los primeros PCs y que se ha
mantenido en la actualidad. Así, por ejemplo, si se desea una velocidad de 9.600 baudios, habrá que
cargar al DLR con el valor 12d, lo que implica que DLM = 00h y DLL = 0Ch.
El valor del registro DLR va desde el 0001h hasta el FFFFh, cuyas velocidades
correspondientes son de 115.200 y 1´75 baudios. Habitualmente, se emplean las reflejadas en la
tabla siguiente:
300 384 01 80
600 192 00 C0
1.200 96 00 60
2.400 48 00 30
4.800 24 00 18
9.600 12 00 0C
19.200 6 00 06
38.400 3 00 03
57.600 2 00 02
115.200 1 00 01
.2 De interrupciones
b7 b6 b5 b4 b3 b2 b1 b0
Las líneas de interrupción que se emplean en el PC son la IRQ3 para el puerto COM2 y la
IRQ4 para el COM1.
b7 b6 b5 b4 b3 b2 b1 b0
Interrupción
0 0 0 0 0 Tipo de interrupción pendiente
Si coexisten dos o más interrupciones, primero se señalizará la más prioritaria y, una vez
atendida, la de menor prioridad.
.3 De control
b7 b6 b5 b4 b3 b2 b1 b0
0 0 0 LOOP OUT 2 OUT 1 RTS DTR
b0, b1 Activan (con un ‗1‘) o desactivan (con un ‗0‘) sus patillas asignadas.
b2 Es una salida no empleada en el PC. Es invertida en la patilla de la UART.
a) b)
c)
Figura 417 a) Salida de interrupción del módem ; b) Realimentación de la UART ; c) Autobucles de
autodiagnóstico.
b7 b6 b5 b4 b3 b2 b1 b0
Nº de bits de Nº de bits de la trama de
DLAB BREAK Tipo de paridad parada carácter
b1 b0
0 0 5 bits
0 1 6 bits
1 0 7 bits
1 1 8 bits
.4 De estado
b7 b6 b5 b4 b3 b2 b1 b0
Error de Error de
0 TSR vacío THR vacío BREAK OVERRUN RBR lleno
protocolo paridad
Bits de error
b1 Se activa cuando se ha recibido un carácter sin haber leído antes el que se tenía
en el RBR: se ha perdido información, puesto que ha habido una sobre-escritura.
Se borra al leer el registro LSR.
b2 Si se activa (‗1‘), la paridad recibida no es la esperada. Se borra al leer el registro
LSR.
b3 Se pone a ‗1‘ cuando el bit de parada recibido no es válido: puede ser debido a
que las velocidades de transferencia del emisor y del receptor no concuerdan, o
bien que en ellos dos no se ha configurado el mismo número de bits de parada.
Se borra al leer el registro LSR.
b4 Se activa (‗1‘ lógico) cuando la UART encuentra la línea RXD a nivel bajo
durante un tiempo superior a la duración de transmisión de un carácter. Se borra
al leer el registro LSR.
b5 Indica, con un ‗1‘, que el registro de transmisión THR se encuentra vacío y que se
le puede aportar el siguiente dato.
b6 Cuando está a nivel alto, señaliza que los registros TSR y THR se encuentran
vacíos, habiendo sido efectuada la transmisión.
b7 Siempre a cero.
Informa del estado de las líneas de entrada al módem (/CTS, /DSR, /RI y /CD).
b7 b6 b5 b4 b3 b2 b1 b0
CD RI DSR CTS CD RI DSR CTS
b0..b3 Si son un ‗1‘, indicarán que, en sus respectivas líneas, ha habido algún cambio
de estado desde la última vez que se consultó el MSR.
b4..b7 Reflejan, de forma inversa, el estado de sus respectivas líneas (‗1‘ = activa, ‘0‘
= inactiva.)
INS 8250 INS 8250A INS 8250B NS 16450 NS 16550 Tarjetas Multipuerto
Aunque la UART 8250 pueda trabajar a una velocidad, en teoría, hasta los 115.200 baudios,
en la realidad, debido a su implementación física y al propio PC, la máxima velocidad garantizada
exenta de errores es 9.600 baudios. Las UART que posteriormente aparecieron ya pueden trabajar a
mayor velocidad, siendo las más rápidas las tarjetas multipuerto capaces de comunicarse a 1 Mb.
La UART 16550 es totalmente compatible con la UART 8250. Es más rápida que sus
predecesoras porque se le ha añadido una memoria FIFO intermedia de 16 bytes entre los registros
RSR y RBR, y entre el THR y el TSR. Dicha memoria la gestiona la propia UART y no es accesible por
el usuario.
b7 b6 b5 b4 b3 b2 b1 b0
Figura 425 Evolución del llenado y vaciado de la memoria de un dispositivo DCE (protocolo XON-XOFF).
La siguiente figura muestra el circuito empleado en la interface que adapta las señales
de TTL a RS-485 y viceversa. Es tan sencillo como dos operacionales conectados
opuestamente y habilitados por una señal de escritura (/RE) y otra de lectura (DE), las
cuales se suelen interconectar para evitar conflictos en la comunicación.
Figura 427 Circuito 75176 para la adaptación y generación de señales de TTL a RS-485 y viceversa.
Figura 428 Comparación, entre la norma RS-232 y RS-485, de las líneas de comunicación (esta última emplea señales
equilibradas)
3.12 Fotografías
3.12.1 Montaje del prototipo
Las siguientes fotografías muestran cómo se efectúa el ensamblaje del bloque de control
construido hasta su conexión a la fuente de alimentación.
Figura 432 Mesa del laboratorio L020 en donde se realizaron las pruebas de programación y de funcionamiento del
prototipo.
Figura 449 Paso 7: Establecimiento de señales de control antes de su conexión al prototipo (traza superior: señal
simulada de un sensor; traza inferior, señal de reloj). Imagen de la fuente de alimentación, a la derecha.
Figura 452 Vista superior del bloque de control del prototipo con: par trenzado azul-negro para la introducción de la
señal de reloj externa, conector Molex de la fuente de alimentación, conector DB-9 del cable para la comunicación
RS-232 con el PC y conector con el emulador.
Figura 453 Señales recogidas al conectar la alimentación. Escala vertical: 2V / div; Escala horizontal: 200 us / div.
De forma periódica, la señal de reset crece siguiendo la carga del condensador C1 asociado para, de repente, caer
casi a cero voltios y permanecer un tiempo oscilando entre 0 V y 1‘5 V aproximadamente, siendo el primer tramo la
curva de descarga del citado condensador. El proceso se repite indefinidamente.
Figura 454 Señales recogidas al conectar la alimentación. Escala vertical: 2V / div; Escala horizontal: 20 us / div.
Figura 455 Señales recogidas al reiniciar el emulador XDS510. Escala vertical: 2 V/div; Escala horizontal: 200 us/div.
El comportamiento de la señal de reset es idéntica a la descrita en la Figura 453. La señal de XTAL2 es, en cambio, más
rápida.
Figura 456 Señales recogidas al reiniciar, por segunda vez, el emulador XDS510. Escala vertical: 2V / div; Escala
horizontal: 200 us / div.
Cuando se reinicia al emulador por segunda vez, la señal XTAL2 vuelve a tener la misma frecuencia que la que tenía en
la Figura 453.
Figura 457 Detalle de la anchura de un pulso de reset. Escala vertical: 500 mV / div; Escala horizontal: 5 us / div.
Al aumentar un tramo inestable de la señal reset, se aprecia que el pulso a nivel alto es más largo que el de a nivel
bajo. La pantalla muestra un tramo en el que el nivel alto va disminuyendo en magnitud progresivamente,
correspondiente a la zona en la que el reset cae bruscamente (vease figuras anteriores).
Figura 458 Presencia de reset aleatorios. Escala vertical: 2 V / div; Escala horizontal: 1 ms / div.
Esta curiosa pantalla muestra cómo la señal de reset es completamente aletoria: crece siguiendo la carga del
condensador C1, cae bruscamente para oscilar un tiempo, permaneciendo en 0 V otro, vuelve a oscilar, de nuevo,
durante otros ciclos más para, más tarde, volver a crecer como al principio. Entre los dos pulsos de mayor magnitud
hay un número aleatorio de ciclos cortos inestables.
4 PLANOS
FECHA: 13/06/2012
4.1 Índice
4.1 ÍNDICE ...................................................................................................................... 778
Placa
Placa
Control
AC/DC
Troceador
Placa
Placa Alimentación Placa
Control
DSP Externa AC/DC
Troceador
Placa
Alimenta-
Placa ciones
Periféricos Potencia
Placa
Mem.
Placa
Placa
Control
Placa
Control
Placa G Dispositivo
1~ a ensayar
Madre DC/AC
Programa Potencia FETs
Placa
Mem.
SRAM Placa Placa
Analógica Aislamiento
Placa
Comuni- Usuario
caciones
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 08/06/12 Kais Toumi Borges
I NDUST RIALES
Comprobado - -
Dib. S. Norma - Sin tolerancia Universidad de La Rioja
Escalas:
s/e
Carga Eléctrica Programable Plano número:
1
Proyección:
s/p Diagrama de bloques general Tamaño:
A3
1 2 3 4 5 6
Prototipo nº 2 Prototipo nº 3 PC
Opcional Opcional Usuario
SPISIMO_TTL
SPISOMI_TTL
SPISIMO_TTL
SPISOMI_TTL
RS485_PC_A
RS485_PC_B
RS485_PC_A
RS485_PC_B
RS485_PC_A
RS485_PC_B
SPICLK_TTL
SPISTE_TTL
SPICLK_TTL
SPISTE_TTL
RS232_RTS
RS232_CTS
RS232_RTS
RS232_CTS
RS232_CTS
RS232_RTS
RS232_RxD
RS232_RxD
RS232_RxD
RS232_TxD
RS232_TxD
RS232_TxD
SPISIMO_A
SPISIMO_B
SPISOMI_A
SPISOMI_B
SPISIMO_A
SPISIMO_B
SPISOMI_A
SPISOMI_B
RefCntrlDig
RefCntrlDig
RefCntrlDig
SPICLK_A
SPICLK_B
SPISTE_A
SPISTE_B
SPICLK_A
SPICLK_B
SPISTE_A
SPISTE_B
SincExt
SincExt
A A
-12Vctrl
RefCntrlDig
+5Vctrl
+12Vctrl
CtoControl4 CtoControl3 CtoControl6
RefCntrlDig
RefCntrlDig
RefCntrlDig
SPISIMO_TTL
SPISIMO_A
SPISIMO_B
SPISOMI_TTL
SPISOMI_A
SPISOMI_B
SPICLK_TTL
SPICLK_A
SPICLK_B
SPISTE_TTL
SPISTE_A
SPISTE_B
RS485_PC_A
RS485_PC_B
RS232_RxD
RS232_TxD
RS232_CTS
RS232_RTS
+5Vctrl
+5Vctrl
+5Vctrl
Placa Mem.Progama Placa Mem.Datos Placa Comunicaciones
CtoControl1
CtoControl8 Placa DSP
SPISIMO
SPISOMI
Placa Madre
SCIRXD
SCITXD
SPICLK
SPISTE
D[0..15]
D[0..15]
A[0..14]
A[0..14]
IOPC0
IOPC1
IOPC4
IOPC5
RESERVED
/BIO
W/R
W/R
/WE
/WE
/DS
/PS
XF
+12Vctrl
+5Vctrl +5Vctrl
-12Vctrl RefCntrlDig
AVCC AVCC
RefCntrlAnalog RefCntrlAnalog
A[0..15] A[0..15]
D[0..15] D[0..15]
/BR /BR
R/W R/W
READY READY
/STRB /STRB
/WE /WE
W/R W/R
/DS /DS
/IS /IS
/PS /PS
MP/MC MP/MC
B WDDIS Vccp/WDDIS B
NMI NMI
/PORSET /PORSET
/RS /RS
XINT1 XINT1
XINT2 XINT2/IO
XINT3 XINT3/IO
/PDPINT /PDPINT
/OSCBYP /OSCBYP
XTAL1/CLK XTAL1/CLKIN
XTAL2 XTAL2
EMU0 EMU0
EMU1/OFF EMU1/OFF
TCK TCK
TDI TDI
TDO TDO
TMS TMS
/TRST /TRST
SCIRXD SCIRXD/IO
SCITXD SCITXD/IO
SPICLK SPICLK/IO
SPISIMO SPISIMO/IO
SPISOMI SPISOMI/IO
SPISTE SPISTE/IO
VREFHI VREFHI
VREFLO VREFLO
ANAIN2 ANAIN2
ANAIN3 ANAIN3
ANAIN4 ANAIN4
ANAIN5 ANAIN5
ANAIN6 ANAIN6
ANAIN7 ANAIN7
ANAIN10 ANAIN10
ANAIN11 ANAIN11
ANAIN12 ANAIN12
ANAIN13 ANAIN13
ANAIN14 ANAIN14
ANAIN15 ANAIN15
IOPA0 IOPA0/ANAIN0
IOPA1 IOPA1/ANAIN1
IOPA2 IOPA2/ANAIN9
IOPA3 IOPA3/ANAIN8
PWM1/CMP1
PWM2/CMP2
PWM3/CMP3
PWM4/CMP4
C PWM5/CMP5 C
PWM6/CMP6
IOPB0 IOPB0/PWM7/CMP7
Reloj Externo IOPB1 IOPB1/PWM8/CMP8
IOPB2 IOPB2/PWM9/CMP9
IOPB3 IOPB3/T1PWM/T1CMP
Reloj TTL RelojExt IOPB4 IOPB4/T2PWM/T2CMP
GND IOPB5 IOPB5/T3PWM/T3CMP
IOPB6 IOPB6/TMRDIR
IOPB7 IOPB7/TMRCLK
TrafoAP1 TrafoAS1
TrafoAP2 TrafoAS2
TrafoBP1 TrafoBS1
TrafoBP2 TrafoBS2
Línea
Neutro CtoControl7
PE Placa Control Potencia
VerifRelé /PDPINT
IOPB0
IOPB1
IOPB2
IOPB3 PTC&NTC
IOPB4 NTC
IOPB5 CtoPotencia10 CtoPotencia1
IOPB6
PTC&NTC
CtoPotencia4
Placa DC/AC Negativa
TrafoS1 BusDCout+
TrafoS2 BusDCout-
BusDCin+
GateTroc BusDCin-
CtoPotencia11
Placa Alimentaciones Potencia
CtoPotencia6
Línea Vpot1Baja
Vpot2Baja Placa Control Troceador Ngtvo
Vpot3Baja
GateTroc BusDCout+
+12Vpot1 BusDCout-
-12Vpot1 Stand-By
BusDCin+
+12Vpot2 +12Vpot BusDCin-
RefCntrlDig -12Vpot2 RefCntrlDig
RefPot1
RefPot2 +12Vpot3 Línea
RefPot3 -12Vpot3 PE
+12Vctrl +12Vctrl +12Vctrl
+5Vctrl +5Vctrl +5Vctrl
RefCntrlAnalog RefCntrlAnalog
RefCntrlDig RefCntrlDig RefCntrlDig RefCntrlDig
-12Vctrl -12Vctrl -12Vctrl
+12Vpot1 +12Vpot1
RefPot1 RefPot1 RefPot1
E -12Vpot1 -12Vpot1 E
+12Vpot2 +12Vpot2
RefPot2 RefPot2 RefPot2
-12Vpot2 -12Vpot2
+12Vpot3 +12Vpot3
RefPot3 RefPot3 RefPot3
-12Vpot3 -12Vpot3
NOTAS:
- Los recuadros en rojo representan a las placas del bloque de potencia.
- Los recuadros en azul representan a las placas del bloque de control.
- Los recuadros en cualquier otro color representan a elementos externos (otros prototipos, alimentaciones, reloj y PC).
- Si se emplea un termistor NTC para medir la temperatura del radiador, tomar la línea a trazos, si no, la continua.
- Mediante el puerto RS-232, el PC sólo puede estar conectado a uno de los prototipos que se encuentren en funcionamiento, al menos que se intercale algún elemento que evite colisiones.
- Mediante el puerto RS-485, el PC puede estar conectado a todos los prototipos que se encuentren en funcionamiento.
INVENTARIO DE PLACAS:
Bloque de control:
- Una placa de DSP.
- Una placa madre.
- Una placa de memoria de datos.
- Una placa de memoria de programa.
- Una placa analógica.
- Una placa de comunicaciones.
- Una placa de control de potencia.
Bloque de potencia:
- Una placa DC/AC.
- Dos resistencias de disipación de potencia
- Dos placas AC/DC.
- Dos placa de control de troceador.
- Una placa de control de transistores de potencia.
- Una placa de aislamiento.
- Una placa de alimentación de potencia.
F F
Universidad de La Rioja
Proyecto Final de Carrera (Curso 2011/2012)
Title
Carga Eléctrica Programable
Size Document Number Rev
A1 Conexiones entre los diferentes elementos KTB
Date: Wednesday, June 06, 2012 Sheet 1 of 1
1 2 3 4 5 6
PLANOS
Conectores
Microcontrolador
DVdd103
DVdd121
DVdd13
DVdd21
DVdd47
CVdd60
DVdd62
DVdd93
DVdd2
CVdd7
AVCC
A
J1 J2 A
Macho Macho
D[0..15] D6 D[0..15] D7
1 1
D5 2 D8 2
D4 3 3
Vss20
Vss14 4 4
DVdd21
103
121
U1 D9
84
13
21
47
60
62
93
DVdd13 5 5
2
7
TMS320F240 D3 6 D10 6
D2 7 D11 7
AVCC
DVdd
CVdd
DVdd
DVdd
DVdd
CVdd
DVdd
DVdd
DVdd
DVdd
D1 8 D12 8
A[0..15] D0 9 D13 9
94 110 A0 10 D14 10
PWM1/CMP1 PWM1/CMP1 A0 A1
CVss8 D15
95 111 CVdd7 11 11
PWM2/CMP2 96
PWM2/CMP2 A1
112 A2 12 12
PWM3/CMP3 PWM3/CMP3 A2 A3 /STRB Vss29
97 114 13 13
PWM4/CMP4 98
PWM4/CMP4 A3
115 A4 /BR 14
TCK 14
PWM5/CMP5 99
PWM5/CMP5 A4
116 A5 R/W 15
TDI 15
PWM6/CMP6 PWM6/CMP6 A5 A6
Vss3 /TRST
117 DVdd2 16 16
100
A6
118 A7 17
TMS 17
B IOPB0/PWM7/CMP7 IOPB0/PWM7/CMP7 A7 A8 /WE TDO B
101 119 18 18
IOPB1/PWM8/CMP8 102
IOPB1/PWM8/CMP8 A8
122 A9 W/R 19
/RS 19
IOPB2/PWM9/CMP9 105
IOPB2/PWM9/CMP9 A9
123 A10 /PS 20
READY 20
IOPB3/T1PWM/T1CMP 106
IOPB3/T1PWM/T1CMP A10
124 A11 /IS 21
MP/MC 21
IOPB4/T2PWM/T2CMP 107
IOPB4/T2PWM/T2CMP A11
125 A12 A15 /DS 22
EMU0 22
IOPB5/T3PWM/T3CMP 108
IOPB5/T3PWM/T3CMP A12
126 A13 A14 23
EMU1/OFF 23
IOPB6/TMRDIR 109
IOPB6/TMRDIR A13
127 A14 A13 24
NMI 24
IOPB7/TMRCLK IOPB7/TMRCLK A14
128 A15 A12 25
/PORSET 25
A15 A11
RESERVED
IOPC0/ADCSOC 63 IOPC0/ADCSOC
D[0..15] 26
SCIRXD/IO 26
67 9 D0 A10 27 27
IOPC4/CAP1/QEP1 68
IOPC4/CAP1/QEP1 D0
10 D1 A9 28
SCITXD/IO 28
IOPC5/CAP2/QEP2 69
IOPC5/CAP2/QEP2 D1
11 D2 29
SPISIMO/IO 29
IOPC6/CAP3 IOPC6/CAP3 D2 D3
DVdd121 Vss46
70 12 Vss120 30 DVdd47 30
IOPC7/CAP4 IOPC7/CAP4 D3
15 D4 A8 31 31
56
D4
16 D5 A7 32
SPISOMI/IO 32
/OSCBYP 57
OSCBYP D5
17 D6 A6 33
SPICLK/IO 33
XTAL2 58
XTAL2 D6
18 D7 Vccp/WDDIS
XTAL1/CLKIN XTAL1/CLK D7 D8 A[0..15]
64 19
CLKOUT/IOPC1 CLKOUT/IOPC1 D8
22 D9
C D9 D10 Conectado a: Conectado a: C
72 23
IOPA0/ANAIN0 73
IOPA0/ANAIN0 D10
24 D11 C10:J1 C10:J2
IOPA1/ANAIN1 90
IOPA1/ANAIN1 D11
25 D12
IOPA2/ANAIN9 91
IOPA2/ANAIN9 D12
26 D13
IOPA3/ANAIN8 IOPA3/ANAIN8 D13
27 D14
D14 D15
74 28
ANAIN2 75
ANAIN2 D15
ANAIN3 76
ANAIN3
1
ANAIN4 77
ANAIN4 WE
4
/WE J3 J4
ANAIN5 78
ANAIN5 R/W
5
R/W Macho Macho
ANAIN6 79
ANAIN6 BR
6
/BR
ANAIN7 89
ANAIN7 STRB
36
/STRB 1 1
ANAIN10 ANAIN10 READY READY SPISTE/IO AVCC
88 129 2 2
ANAIN11 83
ANAIN11 DS
130
/DS /PDPINT 3
VREFHI 3
ANAIN12 82
ANAIN12 IS
131
/IS XINT1 4
VREFLO 4
ANAIN13 ANAIN13 PS /PS XINT2/IO VSSA
81 132 5 5
ANAIN14 80
ANAIN14 W/R W/R XINT3/IO 6
ANAIN11 6
ANAIN15 ANAIN15
30
/OSCBYP 7
ANAIN10 7
TCK TCK XTAL2 IOPA2/ANAIN9
85 31 XTAL1/CLKIN 8 8
D VREFHI 86
VREFHI TDI
32
TDI 9
IOPA3/ANAIN8 9 D
VREFLO VREFLO TRST /TRST Vss59 Vss92
33 CVdd60 10 DVdd93 10
35
TMS
34
TMS 11 11
/RS RS TDO TDO Vss61 PWM1/CMP1
40 38 DVdd62 12 12
NMI 41
NMI EMU0
39
EMU0 13
PWM2/CMP2 13
/PORSET 52
PORSET EMU1/OFF EMU1/OFF IOPC0/ADCSOC 14
PWM3/CMP3 14
/PDPINT PDPINT
43
CLKOUT/IOPC1 15
PWM4/CMP4 15
53
SCIRXD/IO
44
SCIRXD/IO XF/IOPC2 16
PWM5/CMP5 16
XINT1 54
XINT1 SCITXD/IO SCITXD/IO /BIO/IOPC3 17
PWM6/CMP6 17
XINT2/IO 55
XINT2/IO
45
IOPC4/CAP1/QEP1 18
IOPB0/PWM7/CMP7 18
XINT3/IO XINT3/IO SPISIMO/IO
48
SPISIMO/IO IOPC5/CAP2/QEP2 19
IOPB1/PWM8/CMP8 19
37
SPISOMI/IO
49
SPISOMI/IO IOPC6/CAP3 20
IOPB2/PWM9/CMP9 20
MP/MC MP/MC SPICLK/IO SPICLK/IO IOPC7/CAP4 DVdd103
50 51 Vss71 21 Vss104 21
Vccp/WDDIS WDDIS SPISTE/IO SPISTE/IO 22 22
42 65
IOPA0/ANAIN0 23
IOPB3/T1PWM/T1CMP 23
RESERVED RESERVED XF/IOPC2
66
XF/IOPC2 IOPA1/ANAIN1 24
IOPB4/T2PWM/T2CMP 24
BIO/IOPC3 /BIO/IOPC3 ANAIN2 25
IOPB5/T3PWM/T3CMP 25
ANAIN3 IOPB6/TMRDIR
VSSA
26 26
CVss
ANAIN4 A0 IOPB7/TMRCLK
Vss
Vss
Vss
Vss
Vss
Vss
Vss
Vss
Vss
Vss
Vss
Vss
27 27
E ANAIN5 28 A1 28 E
ANAIN6 29 A2 29
87
3
8
14
20
29
46
59
61
71
92
104
113
120
ANAIN7 30 30
ANAIN15 A3
Vss113
31 31
ANAIN14 32 A4 32
ANAIN13 33 A5 33
ANAIN12
A[0..15]
VSSA
Vss3
CVss8
Vss14
Vss20
Vss29
Vss46
Vss59
Vss61
Vss71
Vss92
Vss104
Vss113
Vss120
Conectado a: Conectado a:
C10:J3 C10:J4
F Universidad de La Rioja F
Proyecto Final de Carrera (Curso 2011/2012)
Title
Carga Eléctrica Programable
Size Document Number Rev
A3 C00 - Placa del DSP KTB
Date: Sunday, May 06, 2012 Sheet 1 of 1
1 2 3 4 5 6
1 2 3 4 5 6
Conectores para las placas de memoria de programa, de datos y de E/S Conector placa ac. analógico Conector placa comunic. Etiquetado
C C
J10 J9
+5Vctrl Hembra +5Vctrl Hembra
J5 J6 J7 +5Vctrl
+5Vctrl Hembra +5Vctrl Hembra +5Vctrl Hembra +5Vctrl
1 1
1 1 1
IOPA3 2 /RS 2
A[0..15] A[0..15] A[0..15] IOPA2 3 3 +12Vctrl +12Vctrl
A0 2 A0 2 A0 2 SCIRXD
A1 3 A1 3 A1 3
ANAIN10 4 SCITXD 4
A2 4 A2 4 A2 4
ANAIN11 5 SPISIMO 5
VREFLO 6 6 -12Vctrl -12Vctrl
A3 5 A3 5 A3 5 SPISOMI
A4 6 A4 6 A4 6
VREFHI 7 SPICLK 7
A5 A5 A5 8 KEY 8 KEY
7 7 7 RefCntrlDig
A6 8 A6 8 A6 8
ANAIN12 9 SPISTE 9
A7 9 A7 9 A7 9
ANAIN13 10 IOPC0 10
A8 10 A8 10 A8 10
ANAIN14 11 IOPC1 11
A9 A9 A9 ANAIN15 12 XF 12 RefCntrlAnalog
11 11 11
A10 12 A10 12 A10 12
ANAIN7 13 /BIO 13
A11 13 A11 13 A11 13
ANAIN6 14 IOPC4 14
A12 14 A12 14 A12 14
ANAIN5 15 IOPC5 15
D A13 15 A13 15 A13 15
ANAIN4 16 16 D
A14 16 A14 16 A14 16
ANAIN3 17 17
A15 17 A15 17 A15 17
ANAIN2 18 18
18 18 18
IOPA1 19
/DS /DS /DS IOPA0 20
/IS 19 /IS 19 /IS 19 +12Vctrl -12Vctrl
20 20 20
IOPC7 21
/PS /PS /PS IOPC6 22
W/R 21 W/R 21 W/R 21
22 22 22
XINT2 23 Conectado a C30:J5
/WE /WE /WE /PDPINT 24
R/W 23 R/W 23 R/W 23
24 24 24
/RS 25
/BR /BR /BR 26
/STRB 25 /STRB 25 /STRB 25
27 Conector placa control pot.
D0 26 D0 26 D0 26
D1 D1 D1 28 J11
27 27 27
D2 D2 D2 29 +5Vctrl Hembra
28 28 28
D3 29 D3 29 D3 29
D4 30 D4 30 D4 30 1
+12Vctrl -12Vctrl
D5 31 D5 31 D5 31 2 KEY
D6 32 D6 32 D6 32 /RS 3
D7 33 D7 33 D7 33 4
E D8 D8 D8 /PDPINT E
34 34 34 Conectado a C21:J3 IOPB0 5
D9 35 D9 35 D9 35 6
D10 D10 D10 IOPB1
36 36 36 IOPB2 7
D11 37 D11 37 D11 37 8
D12 D12 D12 Conector de alimentaciones IOPB3
38 38 38 IOPB4 9
D13 39 D13 39 D13 39 a la placa de aislamiento 10
D14 D14 D14 IOPB5
40 40 40 IOPB6 11
D15 41 D15 41 D15 41 12
42 42 42 1
IOPB7 13
D[0..15] D[0..15] D[0..15] +12Vctrl
READY 43 READY 43 READY 43 2 14
44 44 44 J18 3 -12Vctrl 15
/RS 45
/RS 45
/RS 45 Macho
KEY KEY KEY
+12Vctrl -12Vctrl
Terminales conectados a C50:J1 o C60:J1 Conectado a P40:J6 Conectado a C40:J5
3 4
+5V
/RS -12V 3
J15 4
0V F3
C1 Macho
SW1 630mA
100n + + + +
Reset 250V C21 C22 C23 C7 C8 C24
50V +
Alimentación * * * * * *
1 2
externa 1 2
JP4
B Pulsador de PARO Selección de la señal de reloj Detección de las tensiones +/- 12V bajas. B
R2 +12Vctrl +5Vctrl
2k740F R4 1
1/4W 1k000F 2 1
1/4W KEY 3
3 4
XINT1 R9 R7
JP6 2 XTAL1/CLK
J16 14k70F U2 1k000J
C2 1/4W 1/4W
SW2 Macho TL7757C
100n
Paro D4 2 1
50V 3 VCC RST NMI
1N5231B
1 2
5V1 GND
R12 C9
100n
3
10k00F
C 50V Q1 C
1/4W
Y1 BC558 Vpot1Baja
8 Mhz Vpot2Baja
8 Mhz Vpot3Baja
Pulsador de MARCHA XTAL2 1
R13 R14 2
C6 C5 14k70F 3
+5Vctrl 22k00J
33p 33p 1/4W 4
U3 1/4W J17
100V 100V 5 KEY Macho
TL7757C
2 VCC RST 1
R3
2k740F R5 GND Conectado a
+5Vctrl R15 C10 P31:J8
1/4W 1k000F
100n
3
1/4W 10k00F
3 4
1/4W 50V
XINT3 3
C3
D SW3 D
100n 2 /OSCBYP
Marcha JP5
50V -12Vctrl
1 2
D5 D6 D7
1 1 Rojo Rojo Verde
E U1 JP1 JP2 E
TL7757C
2 VCC RST 1 /PORSET MP/MC 2 2 VCCP/WDDIS
C4 GND R16 R17 R18
100n 2k740F 2k740F 1k000F
3
50V 3 3
1/4W 1/4W 1/4W
Notas:
Los elementos marcados con un asterisco (*) no fueron instalados en la placa:
F - Los condensadores fueron dejados en circuito abierto. Universidad de La Rioja F
- Las bobinas fueron dejadas en cortocircuito. Proyecto Final de Carrera (Curso 2011/2012)
El jumper JP4 no existe como tal: sólo se empleó para separar las pistas de referencia digital de la analógica para la Title
fabricación de la placa madre. Carga Eléctrica Programable
Size Document Number Rev
A3 C11 - Placa Madre KTB
Date: Sunday, May 06, 2012 Sheet 2 of 2
1 2 3 4 5 6
1 2 3 4 5 6
Acondicionamiento de la señal de la tensión positiva del bus de continua Etapa de enclavamiento y señalización de error
TP1
VDCpsADC +5Vctrl R1
C2
1k000J
1n +5Vctrl
1/4W
100V
1
IOPC6
4
A A
ANAIN14 +12Vctrl
DVCC
R2 14 J Q 12
-12Vctrl 3 +5Vctrl
5k110F K
8
BusDCpsADC R3 1/4W
U4B U4A
14
1
11
1k000J TL074ACN R4 R5 +5Vref 3 + IFExcsva CLK
DGND
TL074ACN
1/4W 4k750F 10k00F 2 - 1 VDCpsExcsva 2 13 1
1 5 + 1/4W 1/4W 1 2 - CLR Q
Conectado a U6A 3 /PDPINT
2 7 3
11
+
P40:J4 LM393 U7A 2
6 - U10A
4
R13 74LS73
4
J1 10k00F C3 D1 74HCT08
7
Macho 220p 1N5231B
1/4W
100V +12Vctrl 5V1
R6
1k000J
1/4W
14 J Q 12 IOPA0
3 K
B Acondicionamiento de la señal de la tensión negativa del bus de continua 1 B
VDCpsExcsva CLK
TP2
VDCngADC 2 CLR Q 13 12
C5 +5Vctrl 11
1n U8A 13
U10D
100V 74LS73
1
74HCT08
R7 R8
ANAIN13
5k110F 5k100J
BusDCngADC
4
R9 1/4W 1/4W
U4C
DVCC
1k000J R10 R11 +5Vref 5 + 7 9
TL074ACN J Q IOPA1
1/4W 4k750F 10k00F 13 - 7 10
VDCngExcsva K
1 10 + 1/4W 1/4W 14 6 -
Conectado a U6B
2 8 12 +
VDCngExcsva 5 CLK
P40:J5
DGND
9 - LM393
J2 R53 C6 U4D D2 6 CLR Q 8 9
Macho 10k00F 220p TL074ACN 1N5231B 8
11
1/4W 100V 5V1 U8B 10
U10C
74LS73
C 74HCT08 C
R12
1k000J
1/4W
7 J Q 9 IOPC7
Acondicionamiento de la señal de la temperatura del radiador Tensión regulada de +2'5V 10 K
4
+5Vref 1/4W 5
+5Vctrl U7B
1
2 U10B
+2'5Vref +5Vctrl 3 + 74LS73
Trad1 1 74HCT08
JP2 +2'5Vref
2 - R15
Trad2 TP3 3 1
R52 R14 U3A 1k000J
TradADC
11
4
1k600F 5k110F TL074ACN 1/4W
U3D
DVCC
1/4W 2 1/4W 14 12
TL074ACN J Q IOPA2
1
1 ANAIN12 5 + -12Vctrl 3 K
D Al termistor 2 12 + 2 TradExcsva D
3 14 4 - U11 1
P10:RT1 TradExcsva CLK
DGND
13 - U5B Z431B
LM339 + C8 /RS 2 13
R137 CLR Q
J4 D3 47u
R
11
Macho 1N5231B 16V
U9A
5V1 74LS73
En función de la salida de tensión que se desee y el tipo de termistor (PTC o NTC): Ptos. de prueba de Etiquetado Tensión regulada de +5V
- Elegir, para el termistor, las posiciones 1-2 o 2-3 (por defecto, posición 2-3, PTC). referencias de 0 V
- R52 o R137 pueden o no ponerse y sus valores los escoge el usuario (por defecto, TP4
+5Vref
sólo R52 y de 1.600 ohmios). +5Vctrl +5Vctrl
R17
- Posicionar los jumpers de forma adecuada (por defecto, JP2 en 1-2 y JP3 en 1-2). TP14 TP15 RefCntrlDig
AGND DGND 3k300J
1
1/4W
+12Vctrl +5Vref
1
E E
+12Vctrl +12Vctrl
Sensor de temperatura ambiente -12Vctrl -12Vctrl R18
+5Vctrl RefCntrlAnalog 20k00F
1/4W
+ C7 D11
U12
47u 1N5231B
Z431B
TP6 16V 5V1
TambADC
RT1 R51 R19
NTC R 20k00F
t 1/4W
1
ANAIN4
R23
R21
1k000J
2k000F
TP7 1/4W
1/4W J3
VFADC XINT2 +5Vctrl Macho
A
+2'5Vref U3B A
TL074ACN +5Vctrl
SincExt 1
1
5 + 2
7 ANAIN15 IOPA2 3
R22 6 - 4
R24 1
2k000F 5
5k110F 2 J5
1/4W 1 6
1/4W Macho
+5Vref 7
11 + 8 KEY
13 2 JP1 Sincronización ANAIN12 9
R25 10 - 10
R26 2k000F externa ANAIN13
D4 ANAIN14 11
2k000F 1/4W 12
1N5231B U5D 3 ANAIN15
1/4W +5Vctrl 13
5V1 LM339
14
+2'5Vref 15
ANAIN4 16
C9 R27 R28 17
1n 2k000F 5k110F ANAIN3
ANAIN2 18
B 100V 1/4W R29 1/4W 19 B
3k010F IOPA1
9 + IOPA0 20
1/4W 14 21
VFExcsva IOPC7
D5 8 - 22
-12Vctrl 1N4148 IOPC6
XINT2 23
VfADC R30 U1B R33 U5C /PDPINT 24
-12Vctrl 25
11
1k000J TL074ACN R31 R32 2k000F R34 LM339 /RS
1/4W 4k750F 10k00F 1/4W 1k500F 26
2 -
27
11
1 5 + 1/4W 1/4W 1 6 - 1/4W
Conectado a 28
2 7 3 + 7 2 -
P40:J1 U1A TP9 29
6 - 5 + 1 1
R54 TL074ACN D6 3 VFRectf
4
+
J6 C11
10k00F 1N4148 R35 U2A
Macho 220p U2B +12Vctrl -12Vctrl
1/4W 3k010F TL074ACN
4
100V +12Vctrl TL074ACN
1/4W
+12Vctrl Conectado a C10:J10
1
C C
TP8
VFFiltro
1
10 +
8 ANAIN2
D R37 9 - D
2k000F
1/4W -12Vctrl
C14 C1 C10 C15
100n 100n 100n 100n
R38 50V 50V 50V 50V
R39 2k000F
2k000F 1/4W D7
1/4W 1N5231B
5V1
R40
IfADC 2k000F
C13 1/4W TP12
1n IFRectf
100V
R41
D8
3k010F +5Vctrl
1N4148
1
E E
1/4W
R42 R46
U1C
1k000J R44 R45 2k000F R47
TL074ACN
1/4W 4k750F 10k00F 13 - 1/4W 1k500F R43
1/4W 1/4W 1/4W 5k110F
12
Conectado a 1 10 + 14 9 -
2 8 12 + 8 13 - 1/4W
P40:J3 9 - 10 + 14 6 -
R55 D9 12 + 1
J7 C16 U1D IFExcsva
10k00F 1N4148 R48 7 +
Macho 220p TL074ACN U2C U5A
1/4W 3k010F
100V TL074ACN U2D LM339
1/4W
TL074ACN
3
+12Vctrl
1
TP13 1 ANAIN3
IFmax
TP11
IFFiltro D10
F
1N5231B Universidad de La Rioja F
5V1
+2'5Vref Proyecto Final de Carrera (Curso 2010/2011)
Title
R50
4k700J Carga Eléctrica Programable
1/4W Size Document Number Rev
A3 C21 - Placa de Acondicionamiento Analógico KTB
Date: Sunday, May 06, 2012 Sheet 2 of 2
1 2 3 4 5 6
1 2 3 4 5 6
1
2 J1 RS485_PC_B
R4 1 +5Vctrl
Macho
1k000J RS485_PC_A
1/4W IOPC0 U2
ST485BN
8
A
SPISOMI 2 JP7 A
* +5Vctrl SPISOMI_A VCC
1 RO A 6 1
U1 Para 1 J3
J14 4 DI B 7 2
Jerarquía ST485BN* 2 Macho
8
3
pruebas Macho 1 1
R3 VCC 2 RE
1 RO A 6 1 R8 R9
5k110F J2 3 DE
R10 4 DI B 7 2 60R40F 60R40F
2 2 1
JP5
JP2
+5Vctrl 1/4W Macho*
1k000J GND 1/4W 1/4W 2 J12
1/4W +5Vctrl 2 RE R11 Macho
R5 R6
5
3 DE 1k000J
1 IOPC1 R7 60R40F* 60R40F* SPISOMI_B 1/4W 3 3
(Maestro) 39k00J GND 1/4W 1/4W C4
1/4W SCIRXD 220p
5
2 Q1 100V
JP1
BC548C
C3 D1
(Esclavo) 220p* Rojo
100V
SPISIMO_TTL RxD
3 R2 RS232_RxD
1k000J RS232_RTS
1/4W
B 1 D2 RS232_TxD B
2 J4 +5Vctrl Verde
R12 1 RS232_CTS
Conector a la placa madre Macho TxD
1k000J
1/4W 1
SPISIMO 2 JP8 6
* +5Vctrl SPISIMO_A
+5Vctrl 2
U3 +5Vctrl
7
ST485BN* U4
8
3
SCITXD
16
1 3 MAX232
VCC 8
2 1 RO A 6 1 3
J6 VCC 4
SCIRXD 3 4 DI B 7 2 P1
Macho* TxD_PC 9
SCITXD 4 12 R1OUT R1IN 13 DB9-Hembra*
RxD_PC 5
5 2 2 11 14
SPISIMO 6 3
RE R13 R14
JP6 T1IN T1OUT (Alargadera)
SPISOMI 7
DE 60R40F* 60R40F* 9 8 RTS_PC
SPICLK GND 1/4W 1/4W
SPISIMO_B R2OUT R2IN CTS_PC
8 Key 10 T2IN T2OUT 7
1 1
9
SPISTE
5
Para 1 6
10 1 4
IOPC0 11
J13 2 C1+ C2+ 2
IOPC1 C9 pruebas Macho 7
C 12 C7 + + C8 C
XF 13
220p*
1u 1u 3
/BIO 100V SPICLK_TTL 50V 50V 8
14 3 5
IOPC4 15 Para 1
2
C1- C2-
6
4
IOPC5 16
J15 2 V+ GND V- 9 P2
pruebas Macho C10 C11 5 DB9-Macho
17 1 +
1u 1u (Cables cruzados)
15
+
18 J5 R15 1 2 J7
50V 50V
Macho 1k000J Macho
1/4W Para 1
J16 2
SPICLK 2 JP9 pruebas
+5Vctrl SPICLK_A Macho
Conectado a C10:J9 *
U5
ST485BN*
8
3
1 VCC 6 1
Etiquetado RO A J8
4 DI B 7 2
Macho* Línea común de estado de los prototipos Dirección del equipo
2 RE
3 R16 R17 +5Vctrl
DE 60R40F* 60R40F*
D
+5Vctrl +5Vctrl GND 1/4W 1/4W
SPICLK_B D
+5Vctrl
5
R18
C13 5k110F R19 1 1
RefCntrlDig 220p* 1/4W 1k000J
SPISTE_TTL JP3 JP4
100V 1/4W
R20 2 2
39k00J /BIO IOPC5 IOPC4
1/4W (MSB) R24 R25 (LSB)
1
R21 2 J10 XF Q2 1k000J
3 3
1k000J
1 BC548C 2 1/4W 1/4W
1k000J Macho Estado
1 J9
1/4W común
Macho
SPISTE 2 JP10
* +5Vctrl SPISTE_A
U6
ST485BN*
8
3
1 VCC 6 1 Condensadores de estabilización de alimentación para ST485BN y MAX232N
RO A J11
E 4 DI B 7 2 E
Macho*
2 RE
3 R22 R23 +5Vctrl
DE 60R40F* 60R40F*
GND 1/4W 1/4W
SPISTE_B C1 C2 + C5 C6 C12 C14
100n* 100n* 1u 100n* 100n* 100n*
5
Notas:
Los elementos marcados con un asterisco (*) no fueron instalados en la placa:
- Las resistencias, los condensadores, los conectores y los integrados ST485BN fueron dejados en circuito abierto.
F - Los "jumpers" fueron cortocircuitados en la posición 1-2. Universidad de La Rioja F
IOPB5 R1 CtrlIGBTsup
A
1 R* CtrlMOSFETps A
U2A 3 1 Conectado a
74AHCT00 2 2 1
4 P60:J1 IOPB7 2
Conectado a
1 6 C1 P60:J2
U1A
3 5 C* J1
74HCT08 J2
2 Macho
Macho
U1B
74HCT08
/PDPINT
4 CtrlMOSFETng
B 6 9 B
5 8
10 R2 CtrlIGBTinf IOPB6 1 Conectado a
R* 2
U2B 12 P60:J5
74AHCT00 U1C 11 1 Conectado a
13 2 J4
74HCT08 P60:J4 Macho
C2
IOPB4 U1D
C*
J3
74HCT08 Macho
C
Conector a la placa madre Control "Stand-By" de los troceadores Conector a la placa DC/AC C
+12Vctrl
-12Vctrl
+5Vctrl
J7
Macho
Stand-By
1
J5 9 2
+5Vctrl Macho IOPB2 8 1 Conectado a VerifRelé 3
/PDPINT 10 2 J6 P50:J2 4
1 Macho CntrlRelé 5
2 KEY U2C 6
3 74AHCT00
D 1 Conectado a D
4
/PDPINT 5
2 J8
Macho P50:J2
6
IOPB1 7 Conectado a P10:J18
IOPB2
IOPB3 8
IOPB4 9
10
IOPB5
IOPB6 11 Control y verificación relé de conexión a red Condensadores de estabilización Etiquetado
12
IOPB7 13
de alimentación para C.I.
14 +12Vctrl +12Vctrl
15 IOPB3 CntrlRelé
-12Vctrl -12Vctrl
+5Vctrl
E
+12Vctrl -12Vctrl
IOPB1 VerifRelé E
C3 C4 +5Vctrl
R3 +5Vctrl
100n 100n
1k000J
Conectado a C10:J11 1/4W
R4 50V 50V
10k00J RefCntrlDig
1/4W
Universidad de La Rioja
Proyecto Final de Carrera (Curso 2011/2012)
Notas:
F Title F
Los elementos marcados con un asterisco (*) son opcionales. Carga Eléctrica Programable
- En caso de instalarlos, se deberán calcular según las necesidades.
- En caso de no instalarlos, los condensadores se dejarán en circuito abierto y las resistencias Size Document Number Rev
en cortocircuito. A4 C40 - Placa de control de potencia KTB
Date: Sunday, May 06, 2012 Sheet 1 of 1
1 2 3 4 5 6
1 2 3 4 5 6
A A
+5Vctrl
28
A[0..14] VCC D[0..15]
J1 A0 10 11 D0
+5Vctrl Macho A1 A0 D0 D1
9 A1 D1 12
A2 8 13 D2
A3 A2 D2 D3
A[0..14] 1 7 A3 D3 15
A0 2 A4 6 16 D4
A1 A5 A4 D4 D5
3 5 A5 D5 17
A2 4 A6 4 18 D6
A3 A7 A6 D6 D7
5 3 A7 D7 19
A4 6 A8 25
A5 A9 A8
7 24 A9
A6 8 A10 21
A7 A11 A10
9 23 A11
A8 10 A12 2
A9 A13 A12
B
11 26 A13 B
A10 12 A14 1
A11 A14
13
A12 14 22
A13 W/R OE
15 /WE 27 WE
A14 16 20
/PS CE U1
17
18 GND AS7C256
14
19
/PS 20
W/R 21
/WE 22
23
24
25
D0 26 +5Vctrl
D1 27
D2
28
28
D3 29
D4 30 VCC
C D5 A0 D8 C
31 10 A0 D0 11
D6 32 A1 9 12 D9
D7 A2 A1 D1 D10
33 8 A2 D2 13
D8 34 A3 7 15 D11
D9 A4 A3 D3 D12
35 6 A4 D4 16
D10 36 A5 5 17 D13
D11 A6 A5 D5 D14
37 4 A6 D6 18
D12 38 A7 3 19 D15
D13 A8 A7 D7
39 25 A8
D14 40 A9 24
D15 A10 A9
41 21 A10
42 A11 23
D[0..15] A12 A11
43 2 A12
44 A13 26
A14 A13
45 Key 1 A14
W/R 22 OE
/WE 27 WE
/PS 20 CE
D U2 D
Conectado a C10:J5 o C10:J6 o C10:J7 GND AS7C256
14
E E
Etiquetado
+5Vctrl +5Vctrl
RefCntrlDig
F Universidad de La Rioja F
Proyecto Final de Carrera (Curso 2011/2012)
Title
Carga Eléctrica Programable
Size Document Number Rev
A4 C50 - Placa de memoria de programa KTB
Date: Sunday, May 06, 2012 Sheet 1 of 1
1 2 3 4 5 6
1 2 3 4 5 6
A A
+5Vctrl
J1
+5Vctrl Macho
28
1 VCC
A[0..14] A0 A[0..14] A0 D0 D[0..15]
2 10 A0 D0 11
A1 3 A1 9 12 D1
A2 A2 A1 D1 D2
4 8 A2 D2 13
A3 5 A3 7 15 D3
A4 A4 A3 D3 D4
6 6 A4 D4 16
A5 7 A5 5 17 D5
A6 A6 A5 D5 D6
8 4 A6 D6 18
A7 9 A7 3 19 D7
A8 A8 A7 D7
10 25 A8
A9 11 A9 24
A10 A10 A9
12 21 A10
A11 13 A11 23
A12 A12 A11
14 2 A12
A13 15 A13 26
B
A14 A14 A13 B
16 1 A14
17
/DS 18 W/R 22 OE
19 /WE 27 WE
20 /DS 20 CE
21 U1
W/R GND AS7C256
/WE 22
14
23
24
25
D0 26
D1 27 +5Vctrl
D2 28
D3 29
28
D4 30
D5 31 VCC
D6 32 A0 10 11 D8
D7 33 A0 D0
A1 9 12 D9
D8 34 A1 D1
C A2 8 13 D10 C
D9 35 A2 D2
A3 7 15 D11
D10 36 A3 D3
A4 6 16 D12
D11 37 A4 D4
A5 5 17 D13
D12 38 A5 D5
A6 4 18 D14
D13 39 A6 D6
A7 3 19 D15
D14 40 A7 D7
A8 25
D15 41 A8
A9 24
42 A10 A9
D[0..15] 21 A10
43 A11 23 A11
44 A12 2 A12
45 A13 26 A13
A14 1 A14
W/R 22 OE
/WE 27 WE
Conectado a C10:J5 o C10:J6 o C10:J7 /DS 20 CE U2
GND AS7C256
14
D D
C2 C4
100n 100n
50V 50V
E E
Etiquetado
+5Vctrl +5Vctrl
RefCntrlDig
F Universidad de La Rioja F
Proyecto Final de Carrera (Curso 2011/2012)
Title
Carga Eléctrica Programable
Size Document Number Rev
A4 C60 - Placa de memoria externa de datos KTB
Date: Sunday, May 06, 2012 Sheet 1 of 1
1 2 3 4 5 6
PLANOS
F1 1
Ultrarrápido 2 +12Vpot1
15A 3 J6 +12Vpot1
-12Vpot1 -12Vpot1
1200Vac/1000Vdc Macho
Disipador1
+12Vpot2 +12Vpot2
1 1 -12Vpot2 -12Vpot2
J15 +12Vpot2
2 2
R2 R3 Hembra 3 J10
15R00J Q1 15R00J M1 -12Vpot2 Macho
C1 C2 +12Vpot3 +12Vpot3
1/4W IRG4PH40UD2-E 1/4W IRC840 -12Vpot3
120p 330p -12Vpot3
IGBTsup 1000V MOSFETps 500V
1
D1 D2 2
13V 13V 3 J11 RefCntrlDig
500mW 500mW Macho
R4 R5 R6 R7
B Línea LS2A
10k00J 51k00J 10k00J 12R00J
B
NA
1/4W 1W 1/4W 2W RefPot1
250V D3
D4
16A 13V +12Vpot3 1
L1 13V
500mW 2
1 6 100m 500mW
-12Vpot3 3 J12 RefPot2
2 9 1 Macho
2 J3
F2
RSHUNT1 Hembra
J2 Rápido RV1
Hembra 15A 8'6J I+ 0R165F RefPot3
25W 1
250 V 275V 1 2
2 J8 3 J13
1 VfSens IfSens Hembra Macho PE
2 F3
Ultrarrápido
15A
J16 1200Vac/1000Vdc
Hembra
Disipador2
C
Radiador FETs de potencia Sensor tª radiador C
1 1
2 2 J17
R10 R11 Hembra
15R00J Q2 15R00J M2
C10 C11
J19 1/4W IRG4PH40UD2-E 1/4W IRC840
120p 330p Trad_A
Hembra HS1
IGBTinf 1000V MOSFETng 500V
0,12°C/W
PE
D5 D6
Entradas del dispositivo 13V 13V RT1
a ensayar (generador, red 500mW 500mW PTC 100
eléctrica, convertidor...) R12
10k00J
R13
51k00J
R14
10k00J
R15
12R00J
t
1/4W 1W 1/4W 2W
D7 D8 Trad_B
13V 13V
500mW 500mW
1 Conectado a C20:J4
2 J4
Hembra
D D
Conector a placa control FETs Conector a la placa aislamiento Conector a la placa Control y verificación del relé de conexión a red Resistencias de disipación (externas)
control potencia
R1
+12Vpot3
+12Vpot2
+12Vpot1
-12Vpot3
-12Vpot2
-12Vpot1
4 47R00J
+5Vctrl 1 kW
J7 7
VerifRelé
+12Vpot3
+12Vpot2
+12Vpot1
-12Vpot3
-12Vpot2
-12Vpot1
Hembra
LS1A
BusDCps
J9
NA R19
1 Hembra
+12Vctrl
-12Vctrl
250V 47R00J
+5Vctrl
2 +12Vctrl
IGBTsup J18 16A 1 kW
3 1 Macho R17
4 2 1k800J
Disipador1
5 3 1/4W
1
6 VfSens 4 Q3
2
IGBTinf 7 BusDCps 5 VerifRelé 3
R18
BC477 Conectado a J14 y J15
8 6 680R0J
4
E
MOSFETng 9 7 CntrlRelé 5
1/4W
R8
E
10 8 Q4
11 9
6 CntrlRelé BC548C
47R00J
1 kW
12 10
A1
13 11 U1
MOSFETps 14 IfSens 12 D9
24V R20
15 13 KEY 1N4001
125mA 47R00J
A2
16 1 kW
17
18 KEY
Disipador2
-12Vctrl
Conectado a P60:J3 Conectado a P40:J2 Conectado a C40:J7 Conectado a J17 y J19
Notas:
F - El radiador deberá estar conectado a tierra (al - Conexión de los conectores del circuito DC / AC: - Conexión de los conectores de la alimentación de 12V: Universidad de La Rioja F
menos que se garantice su aislamiento). + J1 y J3 o J8 se conectan a P20:J1. + J5 se conecta a P30:J1. Proyecto Final de Carrera (Curso 2011/2012)
- Al radiador estarán acoplados los IGBTs (Q1 y Q2) + J4 y J3 o J8 se conectan a P20:J3. + J10 se conecta a P30:J4. Title
y los MOSFETs (M1 y M2). + J1 y J15 se conectan a un disipador. + J12 se conecta a P30:J6.
- El PTC RT1 se encuentra acoplado al radiador y + J3 o J8 y J17 se conectan al otro disipador + J6 y J11 se pueden conectar a P50:J5 o estar libres. Carga Eléctrica Programable
en el centro del mismo. + J13 está libre. Size Document Number Rev
A3 P10 - Placa DC / AC KTB
Date: Saturday, May 26, 2012 Sheet 1 of 1
1 2 3 4 5 6
1 2 3 4 5 6
A A
J1
D1 Hembra
1N5406 Conectado a
1 P10:J1 o
2 P10:J3 o
L1
2m5 D2 P10:J8
12'5A MUR460
B B
BusDCin+ BusDCout+
F1 D3
4
Rápido NTC1 GBU1005 R1
15A 4R000M 600V
+
4k700J M1 R2
250 V 9'5A 10A
4W IPI50R140CP 5R100J
RT
1 3 C1 1/4W C3 C4
TrafoS1 120n
+
560u
+
560u
500V GateTroc 450V 450V
1 RV1 C2
-
J2 2 8'6J 330p
R3
Hembra 275V 500V
10k00J
2
1/4W
C TrafoS2 C
BusDCin- BusDCout-
R4
0R050F Conectado a
3W 1
2 P10:J3 o
P10:J4 o
J3 P10:J8
Hembra
D D
Conector a placa control troceador Notas
Se ha de emplear un transformador de aislamiento para alimentar al troceador (conectado a J2).
- Relación de transformación: 1/1.
BusDCin+ 1
BusDCout+ 2 - Tensión máxima: 240 V.
BusDCin- 3 - Potencia mínima: 1'58 kVA.
BusDCout- 4
GateTroc 5 - Potencia máxima: 54 kVA.
6
7 KEY J4 Los siguientes elementos requieren de un radiador con la siguiente impedancia térmica máxima:
Hembra
- Rectificador GBU1005: 4,78 ºC/W.
E - Transistor IPI50R140CP: 12'02 ºC/W. E
Conectado a P50:J6
Universidad de La Rioja
Proyecto Final de Carrera (Curso 2011/2012)
F Title F
Carga Eléctrica Programable
Size Document Number Rev
A4 P20 - Placa AC/DC KTB
Date: Saturday, May 26, 2012 Sheet 1 of 1
1 2 3 4 5 6
1 2 3 4 5 6
D1 +12Vpot1
U1
A Entrada de red 1N4001
L7812
A
1 2 1
VIN VOUT
F1 2
Línea 32mA T1
GND 3
D3 C1
250V 230V, 2x12V + C2
3
1N4001 1m5 D2
3VA 100n
1 25V 1N4001 J1
3 50V
J2 2 Macho
Hembra 1
4
5
2
6
C3
+ + C4 D5
1m5
D4 1u 1N4001
1
25V
1N4001 50V 1
GND 2
3 VIN VOUT 2 3
B B
U2
D6
L7912 -12Vpot1 J3
1N4001
Macho
D7 +12Vpot2
U3
1N4001
L7812
1 2 1
VIN VOUT
F2 2
GND 3
32mA T2
D9 C5
250V 230V, 2x12V + C6
3
1N4001 1m5 D8
3VA 100n
25V 1N4001 J4
3 50V
Macho
1
4
5
2
6
C C7 C
+ + C8 D11
1m5
D10 1u 1N4001
1
25V
1N4001 50V 1
GND 2
3 VIN VOUT 2 3
U4
D12
L7912 -12Vpot2 J5
1N4001
Macho
D13 +12Vpot3
U5
1N4001
L7812
1 2 1
VIN VOUT
F3 2
GND 3
32mA T3
D15 C9
250V 230V, 2x12V + C10
3
25V
1N4001 50V 1
GND 2
3 VIN VOUT 2 3
U6
D18
L7912 -12Vpot3 J7
1N4001
Macho
E E
Notas:
- Fuente de +12 V:
· Tensión (rango): +11'5 V ... +12'5 V.
· Corriente máxima: 1 A.
- Fuente de -12 V:
· Tensión (rango): -11'4 V ... -12'6 V.
· Corriente máxima: -1'5 A.
- Uso de los conectores:
+ J1 se conecta a P10:J5.
+ J3 y J5 se conectan a P50:J5 o están libres.
F
+ J4 se conecta a P10:J10. Universidad de La Rioja F
+ J6 se conecta a P10:J12. Proyecto Final de Carrera (Curso 2011/2012)
+ J7 está libre.
Title
Carga Eléctrica Programable
Size Document Number Rev
A4 P30 - Placa de Alimentaciones de Potencia KTB
Date: Sunday, May 06, 2012 Sheet 1 of 2
1 2 3 4 5 6
1 2 3 4 5 6
R1 R13
A +12Vpot1 820R0J U7 820R0J U13 A
+12Vpot3
1/4W 4N36 1/4W 4N36
1 6 1 6
5 Vpot1Baja 5 Vpot3Baja
R2 R14
14k70F 2 4 14k70F 2 4
U8 U14
1/4W 1/4W
TL7757C TL7757C
2 VCC RST 1 2 VCC RST 1
GND GND
R3 C13 R15 C17
10k00F 100n 10k00F 100n
3
1/4W 50V 1/4W 50V
B R4 R16 B
1k200J 1k200J
1/4W 1/4W
R5 R17
14k70F 14k70F
U9 U15
1/4W 1/4W
TL7757C TL7757C
2 VCC RST 1 2 VCC RST 1
GND GND
R6 C14 R18 C18
10k00F 100n 10k00F 100n
3
3
1/4W 50V 1/4W 50V
C C
-12Vpot3
-12Vpot1
R7
+12Vpot2 820R0J U10
1/4W 4N36 +12Vpot1 +12Vpot1 1
D -12Vpot1 -12Vpot1 Vpot1Baja D
1 6 Vpot2Baja 2
5 Vpot2Baja Vpot3Baja 3
R8 4
14k70F 2 4 +12Vpot2 +12Vpot2
U11 -12Vpot2
1/4W -12Vpot2
TL7757C J8
2 1 Macho
VCC RST
GND +12Vpot3 +12Vpot3
R9 C15 -12Vpot3
10k00F 100n -12Vpot3 Conectado a C11:J17
3
1/4W 50V
R10
1k200J RefCntrlDig
E 1/4W E
R11
14k70F
U12 RefPot1
1/4W
TL7757C
2 VCC RST 1
GND RefPot2
R12 C16
10k00F 100n
3
1/4W 50V
RefPot3 Universidad de La Rioja
Proyecto Final de Carrera (Curso 2011/2012)
F -12Vpot2 Title F
Carga Eléctrica Programable
Size Document Number Rev
A4 P31 - Placa de Alimentaciones de Potencia KTB
Date: Sunday, May 06, 2012 Sheet 2 of 2
1 2 3 4 5 6
1 2 3 4 5 6
VfADC 1 Conectado a
2 J1
Macho C20:J6
9
+ C4 + C1
1u 1u
50V 50V IfADC 1
J3 Conectado a
IfSens 15 7 IfADC 2
Macho C20:J7
U2
ISO122JP
BusDCpsADC 1 Conectado a
16
10
8
2 J4
Macho C20:J1
+ C7 + C8
1u 1u BusDCngADC 1 Conectado a
2 J5
50V 50V C20:J2
Macho
-12Vpot3 -12Vctrl
B B
+12Vpot3
+12Vpot2
+12Vpot1
-12Vpot3
-12Vpot2
-12Vpot1
+12Vpot1 +12Vctrl
J2
VfSens Macho
1
R1 + C2 + C3 1
1M000F 1u 1u 2
1/4W 50V 50V 3
VfSens 4
15 7 VfADC BusDCps 5
U1 6
R2 7
ISO122JP
7k150F 8
1/4W
16
10
9
10
11
IfSens 12
+ C5 + C6 13
1u 1u
50V 50V
C C
-12Vpot1 -12Vctrl
Conectado a P10:J9
+12Vpot1 +12Vctrl
+12Vctrl 1
BusDCps 2 Conectado a
-12Vctrl 3 J6 C10:J18
R3 Macho
1
+ C9 + C10
1M000F
1u 1u
1/4W
50V 50V
15 7 BusDCpsADC
U3
R5
ISO122JP Etiquetado
11k80F
1/4W
16
10
+12Vctrl +12Vctrl
+ C13 + C14 -12Vctrl
1u 1u -12Vctrl
D D
50V 50V
+12Vpot1 +12Vpot1
-12Vpot1 -12Vctrl -12Vpot1 -12Vpot1
+12Vpot2 +12Vpot2
-12Vpot2 -12Vpot2
Aislamiento de la señal de la tensión DC negativa
+12Vpot2 +12Vctrl
+12Vpot3 +12Vpot3
-12Vpot3 -12Vpot3
R4
1
+ C11 + C12
1M000F RefCntrlAnalog
1u 1u
1/4W
50V 50V
15 7 BusDCngADC
U4 RefPot1
R6
ISO122JP
11k80F
1/4W
16
10
RefPot2
E E
+ C15 + C16
1u 1u RefPot3
50V 50V
-12Vpot2 -12Vctrl
F F
Universidad de La Rioja
Proyecto Final de Carrera (Curso 2011/2012)
Title
Carga Eléctrica Programable
Size Document Number Rev
A3 P40 - Placa de Aislamiento KTB
Date: Sunday, May 06, 2012 Sheet 1 of 1
1 2 3 4 5 6
1 2 3 4 5 6
A A
Circuito de control
BusDCin+
BusDCin- +12Vpot
BusDCout+
R1 R2
220R0F 1M000F U1
7
1/4W 1/4W UCC28019 R3
Vcc 1M000F
3 8 1/4W
Isense Gate GateTroc
4 Vins Vsense 6
B R4 B
2 5 390R0J Stand-By
Icomp Vcomp 1/4W
Gnd 6 1
R7 5 1
1
C2 R5 + C4 C5 16k20F C6 C7 C8 R6 2 J2
1n2 5k110F 18u 1n 1/4W 470n 390p 390p 13k00F 4 2 Macho
100V 1/4W 50V 100V 50V 100V 100V 1/4W
U2
4N36-M Conectado a
+ C3
10u C40:J6 o
50V C40:J8
C C
BusDCout-
J5
Macho +12Vpot BusDCin+ 1
2 +12Vpot +12Vpot
BusDCout+
1 C9 + C10 BusDCin- 3
100n 15u Conectado a
D 2 BusDCout- 4 D
50V 50V 5 P20:J4
GateTroc RefCntrlDig
BusDCout- 6
7 KEY
J6
Macho
Notas:
- Tensión AC de entrada máxima: 240 V.
E E
- Tensión DC de entrada máxima: 400 V.
- Corriente de salida (rango): -1'5 .. 2 A.
- La alimentación de +12 V debe ser o bien de la fuente +12Vpot1 o bien de +12Vpot2.
- El conector J5 se debe conectar o bien a la placa DC/AC (P10:J1 o P10:J6) o a la de alimentaciones de potencia (P30:J3 o P30:J5).
Universidad de La Rioja
Proyecto Final de Carrera (Curso 2011/2012)
F Title F
Carga Eléctrica Programable
Size Document Number Rev
A4 P50 - Placa de Control de Troceador KTB
Date: Sunday, May 06, 2012 Sheet 1 of 1
1 2 3 4 5 6
1 2 3 4 5 6
A
IGBTsup MOSFETps A
C1 C2
120u 120u
+12Vpot3 25V +12Vpot1 25V
+
R1 R2
CtrlIGBTsup CtrlMOSFETps
8
330R0J 330R0J
1/4W Vcc 1/4W Vcc
1 2 6 1 2 6
Conectado a A Vo C3 Conectado a A Vo C4
2 100n 2 100n
C40:J1 3 7 C40:J2 3 7
K Vo 50V K Vo 50V
J1 Vee J2 Vee
U1 U2
Macho Macho
5
HCPL3120 HCPL3120
B B
+
-12Vpot3 C5
-12Vpot1 C6
120u
120u
25V
25V
IGBTinf MOSFETng
C7 C8
120u 120u
+12Vpot2 25V +12Vpot2 25V
+
R3 R4
CtrlIGBTinf CtrlMOSFETng
8
330R0J 330R0J
C
1/4W Vcc 1/4W Vcc C
1 2 6 1 2 6
Conectado a A Vo C9 Conectado a A Vo C10
2 100n 2 100n
C40:J3 3 7 C40:J4 3 7
K Vo 50V K Vo 50V
J4 Vee J5 Vee
U3 U4
Macho Macho
5
5
HCPL3120 HCPL3120
+
-12Vpot2 C11
-12Vpot2 C12
120u
120u
25V
25V
D D
Conector a la placa DC/AC Etiquetado de símbolos Notas:
- Corriente de salida de control (rango): -1'5 .. 2 A.
+12Vpot3
+12Vpot2
+12Vpot1
-12Vpot3
-12Vpot2
-12Vpot1
J3 +12Vpot1 +12Vpot1
Macho -12Vpot1 -12Vpot1
1
2 +12Vpot2 +12Vpot2
IGBTsup -12Vpot2
3 -12Vpot2
4
5
E
6 +12Vpot3 +12Vpot3 E
7 -12Vpot3 -12Vpot3
IGBTinf
8
MOSFETng 9
10 RefCntrlDig
11
12
13 RefPot1
MOSFETps 14
15
16 Universidad de La Rioja
17 RefPot2 Proyecto Final de Carrera (Curso 2011/2012)
18 KEY
F Title F
RefPot3 Carga Eléctrica Programable
Size Document Number Rev
Conectado a P10:J7 A4 P60 - Control de FETs KTB
Date: Sunday, May 06, 2012 Sheet 1 of 1
1 2 3 4 5 6
PLANOS
SCIRXD/IO
SCITXD/IO
SPICLK/IO
EMU1/OFF
/PORSET
Reserved
READY
MP/MC
+5Vctrl
/TRST
EMU0
TMS
Data
TDO
TCK
NMI
/RS
TDI
9
J2
+5Vctrl
RefCntrlDig
SPISTE/IO
/PDPINT
XINT1
XINT2/IO
XINT3/IO
/OSCBYP
XTAL1/CLKIN
+5Vctrl XTAL2
RefCntrlDig IOPA0/ANAIN0
Adress 10 IOPA1/ANAIN1
Data 7 IOPC0/ADCSOC
/DS CLKOUT/IOPC1
/IS XF/IOPC2
J1 J3
/PS /BIO/IOPC3
W/R IOPC4/CAP1/QEP1
/WE IOPC5/CAP2/QEP2
R/W IOPC6/CAP3
/BR IOPC7/CAP4
/STRB ANAIN2
ANAIN3
ANAIN4
ANAIN5
ANAIN6
ANAIN7
ANAIN12
ANAIN13
ANAIN14
ANAIN15
J4
6
AVCC
ANAIN10
ANAIN11
IOPA2/ANAIN9
IOPA3/ANAIN8
PWM1/CMP1
PWM2/CMP2
PWM3/CMP3
PWM4/CMP4
PWM5/CMP5
PWM6/CMP6
RefCntrlDig
VREFLO
IOPB5/T3PWM/T3CMP3
IOPB7/TMRCLK
IOPB3/T1PWM/T1CMP
IOPB4/T2PWM/T2CMP
RefCntrlAnalog
IOPB6/TMRDIR
VREFHI
+5Vctrl
Adress
IOPB0/PWM7/CMP7
IOPB1/PWM8/CMP8
IOPB2/PWM9/CMP9
Notas:
- La posición de los componentes y de las señales no tienen por qué coincidir con la real.
- Todos los conectores están conectados a la placa madre.
Fecha Nombre
Dibujado 05/06/12 Kais Toumi Borges ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS I NDUST RIAL ES
Comprobado - -
Universidad de La Rioja
Dib. S. Norma s/n Sin tolerancia
RefCntrlAnalog
XTAL1/CLKIN
RefCntrlDig
RefCntrlDig
RefCntrlDig
EMU1/OFF
/OSCBYP
/PORSET
SPISOMI
SPISIMO
ANAIN12
ANAIN13
ANAIN14
ANAIN15
ANAIN10
ANAIN11
VREFLO
/PDPINT
SCIRXD
SCITXD
VREFHI
ANAIN2
ANAIN3
ANAIN4
ANAIN5
ANAIN6
ANAIN7
SPICLK
SPISTE
READY
MP/MC
WDDIS
+5Vctrl
+5Vctrl
+5Vctrl
Adress
XTAL2
IOPA0
IOPA1
IOPC0
IOPC1
IOPC4
IOPC5
IOPC6
IOPC7
IOPA2
IOPA3
IOPB0
IOPB1
IOPB2
IOPB3
IOPB4
IOPB5
IOPB6
IOPB7
/TRST
XINT1
XINT2
XINT3
AVCC
EMU0
Data
TDO
/BIO
TMS
TCK
NMI
/RS
TDI
XF
9
6
J2
J3
J4
+5Vctrl
RefCntrlDi g
+5Vctrl 16 Adress
RefCntrlDi g 16 Data
Adress 10 /DS
Data 7 /IS
/DS /PS
/IS J1 J5 W/R
A la placa del DSP /PS /WE
W/R R/W
/WE /BR
R/W /ST RB
/BR READY
/ST RB /RS
J17
J16
J15
J11
J9
J8
SCIRXD
/TRST
-12Vctrl
-12Vctrl
-12Vctrl
-12Vctrl
+12Vctrl
+12Vctrl
+12Vctrl
+12Vctrl
TDO
/BIO
SCITXD
TMS
TCK
XF
TDI
SPISOMI
/PDPINT
EMU0
EMU1/OFF
+5Vctrl
+5Vctrl
+5Vctrl
+5Vctrl
SPISIMO
/RS
/RS
SPICLK
SPISTE
IOPB0
IOPB1
IOPB2
IOPB3
IOPB4
IOPB5
IOPB6
IOPB7
IOPC0
IOPC1
IOPC4
IOPC5
Vpot1Baja
Vpot2Baja
Vpot3Baja
RefCntrlDig
RefCntrlDig
RefCntrlDig
RefCntrlDig
RefCntrlDig
Reloj externo
RefCntrlAnalog
RefCntrlAnalog
A la placa de
A / De la placa de A / De la placa de A / Del emulador
aislamiento Circuito externos Nota: La posición de los componentes y de
control de potencia comunicaciones
A / De la placa de ali- las señales no tienen por qué coincidir con la real.
mentaciones de potencia
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
I NDUST RIALES
Comprobado - -
Dib. S. Norma s/n Sin tolerancia Universidad de La Rioja
Escalas:
s/e
Carga Eléctrica Programable Plano número:
20
Proyección:
s/p Conectores: Placa Madre Tamaño:
A3
BusDCpsADC
J1
+12Vctrl RefCntrlAnalog
+5Vctrl
R50
-12Vctrl
Ihard BusDCngADC
RefCntrlDig
J2 RefCntrlAnalog
RefCntrlAnalog
+5Vref De la placa
IOPA0 de aislamiento
IOPA1 VfADC
J6
IOPA2 RefCntrlAnalog
placa madre
A / De la
IOPC6 JP2
IOPC7 J3 +5 Vref / +2'5 Vref
ANAIN2 IfADC
J7
ANAIN3 RefCntrlAnalog
ANAIN4
ANAIN12
ANAIN13 JP3 SincExt De / A otro
J5
ANAIN14 +5 V / +12 V RefCntrlDig prototipo
ANAIN15
XINT2
/PDPINT Trad1
Sensor de tª
/RS J4 Trad2
del radiador
RefCntrlAnalog
Nota: La posición de los componentes y de las señales no tienen por qué coincidir con la real.
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges I NDUST RIALES
Comprobado - -
Dib. S. Norma s/n Sin tolerancia Universidad de La Rioja
Escalas:
s/e
Carga Eléctrica Programable Plano número:
21
Proyección:
s/p Conectores: Placa Analógica Tamaño:
A4
EstadoComún
EstadoComún
RTS_Prueba
CTS_Prueba
RxD_Prueba
TxD_Prueba
RefCntrlDig
RefCntrlDig
RefCntrlDig
RefCntrlDig
J13
J14
J15
J16
J9
PC_485A
J3
JP1 PC_485B
+12Vctrl
Jerarquía
+5Vctrl
-12Vctrl
PC_485A
RefCntrlDig J12
JP3 JP4 PC_485B
SCIRXD
Dirección Dirección
SCITXD
MSB LSB
SPISIMO
PC_RxD_232
SPISOMI
PC_TxD_232
SPICLK J5
JP2 JP5 JP6 P1 PC_CTS_232
SPISTE
SCIRXD SCIRXD SCITXD PC_RTS_232
IOPC0
232-485 Prueba-Recibir Prueba-Trasmitir RefCntrlDig
IOPC1
IOPC4
IOPC5
JP7 PC_RxD_232
XF JP8 JP9 JP10
SPISOMI PC_TxD_232
/BIO SPISIMO SPICLK SPISTE
TTL-485 P2 PC_CTS_232
/RS TTL-485 TTL-485 TTL-485
PC_RTS_232
RefCntrlDig
J10
J11
J1
J2
J4
J6
J7
J8
SPISOMI_TTL
SPISIMO_TTL
SPICLK_485A
SPICLK_485B
SPISIMO_485A
SPISIMO_485B
RefCntrlDig
RefCntrlDig
RefCntrlDig
RefCntrlDig
SPISOMI_485A
SPISOMI_485B
SPISTE_TTL
SPICLK_TTL
SPISTE_485A
SPISTE_485B
Nota: La posición de los componentes y de las señales no tienen por qué coincidir con la real.
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
I NDUST RIALES
Comprobado - -
Dib. S. Norma s/n Sin tolerancia Universidad de La Rioja
Escalas:
s/e
Carga Eléctrica Programable Plano número:
22
Proyección:
s/p Conectores: Placa Comunicaciones Tamaño:
A3
CtrlIGBTsup
+12Vctrl J1
RefCntrlDig
+5Vctrl
-12Vctrl
RefCntrlDig
CtrlIGBTinf
IOPB0 J3
RefCntrlDig
IOPB1
IOPB2 J5
IOPB3
CtrlMOSFETps
IOPB4 J2
RefCntrlDig
IOPB5
IOPB6
IOPB7
CtrlMOSFETng
/PDPINT J4
RefCntrlDig
J7
J6
Stand-By
CntrlRelé
RefCntrlDig
RefCntrlDig
+5Vctrl
-12Vctrl
+12Vctrl
VerifRelé
Nota: La posición de los componentes y de las señales no tienen por qué coincidir con la real.
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma s/n Sin tolerancia Universidad de La Rioja
Nota: La posición de los componentes y de las señales no tienen por qué coincidir con la real.
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma s/n Sin tolerancia Universidad de La Rioja
Nota: La posición de los componentes y de las señales no tienen por qué coincidir con la real.
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma s/n Sin tolerancia Universidad de La Rioja
MOSFETng
MOSFETps
+12Vpot1
+12Vpot2
+12Vpot3
+12Vpot1
+12Vpot2
+12Vpot3
-12Vpot1
-12Vpot2
-12Vpot3
-12Vpot1
-12Vpot2
-12Vpot3
BusDcps
IGBTsup
RefPot1
RefPot2
RefPot3
RefPot1
RefPot2
RefPot3
IGBTinf
VfSens
IfSens
J7
J9
J1 BusDCps
J14 BusDCps
J15 Disipador1
Línea
Dispositivo J2 De la placa AC/DC o
Neutro J3 RefPot1
a ensayar a los disipadores
Tierra
J16 RefPot1
J17 Disipador2
J4 RefPot3
J11
J10
J13
J12
J18
J6
J5
-12Vpot1
-12Vpot1
-12Vpot2
-12Vpot2
-12Vpot3
-12Vpot3
CntrlRelé
RefCntrlDig
+5Vctrl
-12Vctrl
+12Vctrl
VerifRelé
RefPot1
RefPot1
RefPot2
RefPot2
RefPot3
RefPot3
+12Vpot1
+12Vpot1
+12Vpot2
+12Vpot2
+12Vpot3
+12Vpot3
Nota: La posición de los componentes y de las
De la placa de alimentacion De / A la placa de señales no tienen por qué coincidir con la real.
de potencia o conector libre control de potencia
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 08/06/12 Kais Toumi Borges
I NDUST RIALES
Comprobado - -
Dib. S. Norma s/n Sin tolerancia Universidad de La Rioja
Escalas:
s/e
Carga Eléctrica Programable Plano número:
26
Proyección:
s/p Conectores: Placa DC - AC Tamaño:
A3
J1 BusDCout+
A la placa DC/AC
J3 BusDCout-
TrafoS1
Entrada
J2
Transformador TrafoS2
BusDCin+
BusDCout+
De / A la placa de
J4 BusDCin-
control de troceador
BusDCout-
GateTroc
Nota: La posición de los componentes y de las señales no tienen por qué coincidir con la real.
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges I NDUST RIALES
Comprobado - -
Dib. S. Norma s/n Sin tolerancia Universidad de La Rioja
Escalas:
s/e
Carga Eléctrica Programable Plano número:
27
Proyección:
s/p Conectores: Placa AC - DC Tamaño:
A4
+12Vpot1
J1 RefPot1
-12Vpot1
+12Vpot1
J3 RefPot1
-12Vpot1
+12Vpot2
+12Vpot2
Línea
J5 RefPot2
J2
Neutro -12Vpot2
+12Vpot3
J6 RefPot3
-12Vpot3
+12Vpot3
J7 RefPot3
-12Vpot3
A la placa madre
Vpot1Baja
Vpot2Baja
J8
Vpot3Baja
RefCntrDig
Nota: La posición de los componentes y de las señales no tienen por qué coincidir con la real.
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma s/n Sin tolerancia Universidad de La Rioja
Nota: La posición de los componentes y de las señales no tienen por qué coincidir con la real.
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges I NDUST RIALES
Comprobado - -
Dib. S. Norma s/n Sin tolerancia Universidad de La Rioja
Escalas:
s/e
Carga Eléctrica Programable Plano número:
29
Proyección:
s/p Conectores: Placa Aislamiento Tamaño:
A4
BusDCin+
BusDCout+
J6 BusDCin- De / A la placa AC/DC
BusDCout-
+12Vpot
De la placa de alimen-
J2 GateTroc
taciones de potencia BusDCout-
Stand-By
De / A la placa de
J2
RefCntrlDig control de potencia
Nota: La posición de los componentes y de las señales no tienen por qué coincidir con la real.
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges I NDUST RIALES
Comprobado - -
Dib. S. Norma s/n Sin tolerancia Universidad de La Rioja
Escalas:
s/e
Carga Eléctrica Programable Plano número:
30
Proyección:
s/p Conectores: Placa Control Troceador Tamaño:
A4
+12Vpot1
CntrlIGBTsup RefPot1
J1
RefCntrlDig -12Vpot1
+12Vpot2
CntrlIGBTinf RefPot2
J4
RefCntrlDig -12Vpot2
De la placa de
control de potencia J3 +12Vpot3 De / A la placa DC/AC
CntrlMOSFETps RefPot3
J2
RefCntrlDig -12Vpot3
IGBTsup
CntrlMOSFETng IGBTinf
J5
RefCntrlDig MOSFETps
MOSFETng
Nota: La posición de los componentes y de las señales no tienen por qué coincidir con la real.
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges I NDUST RIALES
Comprobado - -
Dib. S. Norma s/n Sin tolerancia Universidad de La Rioja
Escalas:
s/e
Carga Eléctrica Programable Plano número:
31
Proyección:
s/p Conectores: Placa Control FETs Tamaño:
A4
PLANOS
Interrupción
acontecida
Int. desco-
"Tipo 1" "Tipo 2" "Tipo 3" "Tipo 4" "Tipo 5" "Tipo 6" Int. nº 9
nocida
Guardar registros Guardar registros Guardar registros Interrupción Guardar registros Interrupción Interrupción Interrupción
STx y acumulador STx y acumulador STx y acumulador "IntDesconocida" STx y acumulador "IntADC" "IntTrSPIvalida" "IntDesconocida"
No
Interrupción
"IntParo"
Interrupción Interrupción
"IntAnomalia" "IntNMI"
Sí
Banderas1: Borrar ¿XINT3 vía
bit XINT3 vía soft. software?
TABLA DE INTERRUPCIONES:
No
IntADC IntParo IntRxD
Interrupción
"IntMarcha"
IntDesconocida IntPDP IntSPI
Calcular offset
IntFlancoVf IntPerT2CNT IntTxD
tabla interrupciones
con registro SYSIVR IntMarcha IntPerT3CNT
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
I NDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Escalas:
s/e
Carga Eléctrica Programable Plano número:
49
Proyección:
s/p Diagrama de flujo: Tramitación de interrupción acontecida Tamaño:
A3
Sección que se ejecuta al producirse cualquier tipo de reset
Reinicio
microcontrolador
Guardar localizador
Actualizar localizador
No No No No
¿Reset Illegal ¿Reset ¿Reset ¿Reset
address? Software? Watch-Dog? Power-On?
Sí Sí Sí Sí
Status3: Señalar Status3: Señalar Status3: Señalar Borrar bancos de Status3: Señalar
reset illegal-address reset software reset watch-dog memoria nº 0, 1 y 2 reset hardware
Inicio
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
I NDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Escalas:
s/e
Carga Eléctrica Programable Plano número:
50
Proyección:
s/p Diagrama de flujo: Tramitación de reset acontecido Tamaño:
A3
Bucle principal a la
Inicio
espera a contecimientos.
Actualizar localizador
Inicializar variables
de usuario
Inicializar registros
del DSP
Sí No
Inicializar SPI ¿Prototipo Inicializar SPI
para maestro maestro? para esclavo
Sí
¿Dir. equipo
= 00h?
No
Sí
¿Anomalía
anterior?
No
ObtIhardTamb
Habilitar troceadores
A B
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Activar línea de
estado común
Sí
¿Prototipo
esclavo?
No
Habilitar interrupción
de marcha (XINT3)
Habilitar interrup.
tipo 1, 2, 3 y 5 (IMR)
Deshabilitar AVIS
y estados de espera
Actualizar localizador
Habilitar interrup-
ciones mascarables
Borrar Watch-Dog
No
¿Prototipo
en marcha?
Sí
No
¿Vectores ima-
gen llenos?
Sí
Banderas2: Señalar
vectores llenos
ValoresIf
D E
C
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
ValoresVf
ValoresVbus
Inicializar punteros
de vectores imagen
Banderas2: Borrar
bits vectores imagen
Sí
¿Alguna ten-
IntAnomalia
sión anómala?
No
Sí
¿Prototipo
maestro?
No
Sí
¿Recibida trama
IntTrSPIvalida
SPI válida?
No
No
¿Recibida trama
SCI válida?
Sí
IntTrSCIvalida
Banderas1: Borrar
bit trama SCI válida
No
¿Habilitada
transmisión?
Sí
EnvTrSCI
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Guardar registros
STx y acumulador
Guardar variables
de interés
Actualizar localizador
Sí ¿Activada
bandera
int.PDP?
No
Sí
Status2: Indicar fallo ¿Relé de red
de relé de red abierto?
No
No
Status2: Borrar bits
estado ADC
No
No
¿Dos muestras
en búfer 1?
Sí
A B C
D
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
I NDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Escalas:
s/e
Carga Eléctrica Programable Plano número:
54
Proyección:
s/p Diagrama de flujo: Interrupción del convertidor A/D Tamaño:
A3
A B C
D
Tomar muestra
del búfer 1
Restarle 200h
Restarle el error
del sensor de If
Guardar resultado
en vector If
Sí
¿Operando con
vectores img.?
No
Guardar resultado
en vector IfImg
Sí
Status2: Señalar ¿Resultado >=
exceso derivada de If Banda histéresis?
No
Sí
¿Queda muestra
en búfer 1?
No
Función
"Control_If"
Status2: Señalar Sí
¿Desbordamiento
desbordamiento
conversor 2?
conversor nº 2
No
E F G
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
I NDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Escalas:
s/e
Carga Eléctrica Programable Plano número:
55
Proyección:
s/p Diagrama de flujo: Interrupción del convertidor A/D Tamaño:
A3
E F G
No
¿Dos muestras
en búfer 2?
Sí
Tomar muestra
del búfer 2
No No No
¿Muestreado ¿Muestreado ¿Muestreado
canal Vf? canal Vps? canal Vng?
Sí Sí Sí
Restarle 200h
Sí Sí Sí Sí
¿Operando con ¿Operando con ¿Operando con ¿Operando con
vectores img.? vectores img.? vectores img.? vectores img.?
No No No No
Banderas2: Señalar
vectores img. llenos
H I J
K
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
I NDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Escalas:
s/e
Carga Eléctrica Programable Plano número:
56
Proyección:
s/p Diagrama de flujo: Interrupción del convertidor A/D Tamaño:
A3
H I J
K
Sí
Interrupción Incrementar punteros ¿Queda muestra
"IntAnomalia" de vectores imagen en búfer 2?
No
Seleccionar siguiente
canal en conversor 2
Restaurar localizador
Restaurar variables
de interés
Restaurar registros
STx y acumulador
Habilitar interrup.
enmascarables
Retorno
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
I NDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Escalas:
s/e
Carga Eléctrica Programable Plano número:
57
Proyección:
s/p Diagrama de flujo: Interrupción del convertidor A/D Tamaño:
A3
Se ejecuta cuando se detecta tensión baja en alguna de las fuentes de +/-12V.
Pone al prototipo en el estado de paro.
Función
"IntNMI"
Guardar variables
de interés
Actualizar localizador
Interrupción
"IntAnomalia"
Restaurar localizador
Restaurar variables
de interés
Habilitar interrup.
enmascarables
Retorno
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Función
"IntPDP"
Guardar variables
de interés
Actualizar localizador
EVIMRA: Deshabilitar
interrupción PDP
Interrupción
"IntAnomalia"
Restaurar localizador
Restaurar variables
de interés
Restaurar acumu-
lador y registros STx
Habilitar interrup.
enmascarables
Retorno
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Función
"IntPerT2CNT"
Guardar variables
de interés
Borrar "watch-dog"
Actualizar localizador
CtrlFrec: Decre-
mentar variable
No
¿CtrlFrec= 0?
Sí
T2CON: Deshabilitar
temporizador 2
Restaurar localizador
Restaurar variables
de interés
Restaurar acumu-
lador y registros STx
Habilitar interrup.
enmascarables
Retorno
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Función
"IntPerT3CNT"
Guardar variables
de interés
Borrar "watch-dog"
Actualizar localizador
TmpExp: Decre-
mentar variable
No
¿TmpExp = 0?
Sí
StatusSCI: Señalar
error tiempo expirado
Banderas1: Borrar
bits del módulo SCI
T3CON: Deshabilitar
temporizador 3
PCDATDIR:
Habilitar recepción,
deshabilitar transmisión
(RS-485)
SCICTL1:
Habilitar recepción,
deshabilitar transmisión
(módulo SCI)
¿Error No
en recepción
(SCIRXST)?
Sí
A B
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
SCICTL1: Borrar
bits error recepción
StatusSCI: Señalar
bits error recepción
Restaurar localizador
Restaurar variables
de interés
Restaurar acumu-
lador y registros STx
Habilitar interrup.
enmascarables
Retorno
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Función
"IntParo"
Guardar variables
de interés
Actualizar localizador
No
¿Prototipo
maestro?
Sí
Enviar comando
de paro SPI
Función
"Espera100ms"
Función
"Espera100ms"
Función
"Espera100ms"
Descactivar IGBTs
Función
"Espera100ms"
Deshabilitar
convertidor A/D
Deshabilitar
int. XINT1 y XINT2
Habilitar
interrupción XINT3
Deshabilitar tempori-
zadores 1 y 2
Borrar banderas de
int. de temp. 2
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Desactivar MOSFETs
y relé conexión a red
Función
"Espera100ms"
Sí
¿Relé desc-
conectado?
No
Desactivar
troceadores
Status3: Señalar
prototipo detenido
por anomalía
Restaurar localizador
Restaurar variables
de interés
Restaurar acumu-
lador y registros STx
Habilitar interrup.
enmascarables
Retorno
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Función
"IntFlancoVf"
Guardar variables
de interés
Actualizar localizador
Sí
¿Detectar Incrementar
frecuencia? variable dFrec
No
Sí
¿Trabajando
con vect. img.?
No
Sí No
¿Flanco
ascendente?
Conmutar polaridad
interrupción XINT2
Restaurar localizador
Restaurar variables
de interés
Restaurar acumu-
lador y registros STx
Habilitar interrup.
enmascarables
Retorno
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Función
"IntMarcha"
Guardar variables
de interés
Actualizar localizador
Sí
¿Línea
BIO = 0?
No
Sí
¿Jerarquía
esclavo?
No
Sí
¿Dirección
= 00h?
No
Detectar prototipos
en línea
StatusSPI: Actualizar
bits equipos en línea
Sí
¿Sistema
monofásico?
No
A B C
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Enviar comando
marcha SPI a todos
los esclavos
Función
"Espera100ms"
Función
"Espera100ms"
Función
"Espera100ms"
Sí
¿Línea
BIO = 0?
No
PBDATDIR: Activar
relé de red
Función
"Espera100ms"
No
¿Relé
conectado?
Sí
Status2: Borrar fallo
relé de red
Detectar tensiones
y frecuencia
Sí
¿Anomalía?
No
D E
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Función
"ObtIhardTamb"
Función
"ModificaMod"
Función
"PosicionesAR4"
Inicializar histéresis
y punteros a
vectores imagen
Configurar
temporizador 1
Configurar
int. externas XINTx
Restaurar localizador
Restaurar variables
de interés
Restaurar acumu-
lador y registros STx
Habilitar interrup.
enmascarables
Retorno
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Interrupción
"IntAnomalia"
Guardar variables
de interés
Línea de
estado común := 0
Actualizar localizador
Deshabilitar
troceadores
Deshabilitar
SPICLK
SPISTE, SPICLK
:= Nivel alto
Deshabilitar "Habla"
e interrupción SPI
Deshabilitar XINT3
("Marcha")
Banderas1: Activar
bit XINT1 vía soft.
Interrupción
tipo 1
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Deshabilitar int.
enmascarables
Activar MOSFETs
de descarga
Función
"Espera100ms"
Función
"Espera100ms"
Función
"Espera100ms"
Función
"Espera100ms"
Función
"Espera100ms"
Desactivar MOSFETs
de descarga
Habilitar sólo
int. tipo 2, 3 y 5
Restaurar localizador
Restaurar variables
de interés
Retorno
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Interrupción
"IntDesconocida"
Guardar variables
de interés
Actualizar localizador
Interrupción
"IntAnomalia"
Restaurar localizador
Reiniciar pila
de usuario
Habilitar interrup.
enmascarables
Retorno
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Función
"Comando_CA"
Deshabilitar interrup.
enmascarables
Guardar variables
de interés
Actualizar localizador
Sí
¿Equipo en
Código de error nº 5
"Marcha"?
No
Macro
Inicializada la trama de respuesta
"PREP_RSPTA"
Borrar código
de error
Añadir código
de error a trama
Actualizar longitud
trama de respuesta
Configurar
módulo A/D
Muestreas canales
If, Vf, Ihard, Vps,
Vng, Tamb y Tr
Pretratar las
Eliminar ceros decimales y offset digitales
muestras
A B
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Añadir muestras
pretratadas a
trama de respuesta
Guardar en memoria
muestras pretratadas
de Ihard y Tamb
Restaurar localizador
Restaurar variables
de interés
Habilitar interrupcio-
nes enmascarables
Retorno
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Función
"Comando_DR"
Guardar variables
de interés
Actualizar localizador
Borrar código
de error
Macro
Inicializada la trama de respuesta
"PREP_RSPTA"
Añadir código de
error a trama rspta.
Añadir dirección de
variables de interés
a trama respuesta
Actualizar longitud
trama de respuesta
Restaurar localizador
Restaurar variables
de interés
Retorno
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Guardar variables
de interés
Actualizar localizador
Borrar código
de error
¿Escribir Sí
más allá fin mem. Código de error nº 10
datos?
No
Sí Sí
¿Escribir en ¿Prototipo
Código de error nº 4
onda consigna? en "Marcha"?
No No
Sí Sí
¿Prototipo ¿Escribir zo-
Código de error nº 4 Status1: Señalar
en "Marcha"? na restringida?
onda usuario
No No
A B C
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
I NDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Escalas:
s/e
Carga Eléctrica Programable Plano número:
75
Proyección:
s/p Diagrama de flujo: Función “Comando_ED” Tamaño:
A4
A B C
Escribir en memoria
los datos solicitados
Función
"ResptaSimple"
Restaurar localizador
Restaurar variables
de interés
Retorno
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges I NDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Escalas:
s/e
Carga Eléctrica Programable Plano número:
76
Proyección:
s/p Diagrama de flujo: Función “Comando_ED” Tamaño:
A4
Realiza una escritura en la memoria de programa de los datos recibidos.
Función
"Comando_EP"
Guardar variables
de interés
Actualizar localizador
Borrar código
de error
¿Escribir Sí
más allá fin mem. Código de error nº 10
progr.?
No
Escribir en memoria
los datos solicitados
Función
"ResptaSimple"
Restaurar localizador
Restaurar variables
de interés
Retorno
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Guardar variables
de interés
Actualizar localizador
Borrar código
de error
Macro
Inicializada la trama de respuesta
"PREP_RSPTA"
Añadir código de
error a trama rspta.
Banderas1: Señalar
trabajando con
vectores imagen
Actualizar long.
trama respuesta
Banderas1: Borrar
trabajando con
vectores imagen
Restaurar localizador
Restaurar variables
de interés
Retorno
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Función
"Comando_Lectura"
Guardar variables
de interés
Actualizar localizador
Borrar código
de error
Rango :=
Dir. Final - Dir. Inicial
No
¿Rango >= 0? Código de error nº 11
Sí
¿Rango >= Nº No
máx. datos SCI Código de error nº 12
permitido?
Sí
Macro
Inicializada la trama de respuesta
"PREP_RSPTA"
Añadir
Longitud del campo de información a enviar (2 * Rango + 4)
a trama respuesta
Actualizar longitud
trama de respuesta
Sí No
Copiar datos de mem. Copiar datos de mem.
¿Comando LD?
datos a trama rspta. progr. a trama rspta.
A B
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Restaurar localizador
Restaurar variables
de interés
Retorno
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Función
"Comando_LH"
Guardar variables
de interés
Actualizar localizador
Borrar código
de error
Macro
Inicializada la trama de respuesta
"PREP_RSPTA"
Añadir código
de error a trama
Actualizar longitud
trama de respuesta
Restaurar localizador
Restaurar variables
de interés
Retorno
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Función
"Comando_LO"
Guardar variables
de interés
Actualizar localizador
Borrar código
de error
No
¿Nº onda
Código de error nº 13
correcto?
Sí
Macro
Inicializada la trama de respuesta
"PREP_RSPTA"
Añadir código
de error a trama
Actualizar longitud
trama de respuesta
Restaurar localizador
Restaurar variables
de interés
Retorno
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Función
"Comando_Logico"
Guardar variables
de interés
Actualizar localizador
Borrar código
de error
¿Acceso a Sí Sí
¿Prototipo en
onda de consigna Código de error nº 4
"Marcha"?
actual?
No No
Sí Sí Status1: Señalar
¿Escribir zo- ¿Prototipo en
Código de error nº 4 onda usuario
na restringida? "Marcha"?
No
No
Actualizar longitud
trama de respuesta
A B C
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges I NDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Escalas:
s/e
Carga Eléctrica Programable Plano número:
83
Proyección:
s/p Diagrama de flujo: Función “Comando_Logico” Tamaño:
A4
A B C
Macro
Inicializada la trama de respuesta
"PREP_RSPTA"
Añadir código
de error a trama
Guardar resultado en
la dirección recibida
Añadir resultado en
trama de respuesta
Restaurar localizador
Restaurar variables
de interés
Retorno
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges I NDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Escalas:
s/e
Carga Eléctrica Programable Plano número:
84
Proyección:
s/p Diagrama de flujo: Función “Comando_Logico” Tamaño:
A4
Modifica los parámetros de la comunicación serie (SCI). No hay respuesta.
Función
"Comando_MC"
Guardar variables
de interés
Actualizar localizador
Borrar código
de error
Modificar parámetros
del módulo SCI
con los recibidos
Poner al prototipo en
"escucha" con el PC
Restaurar localizador
Restaurar variables
de interés
Retorno
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Función
"Comando_MR"
Guardar variables
de interés
Actualizar localizador
Borrar código
de error
Sí
¿Equipo en
Código de error nº -1
"Marcha"?
No
No No
¿Marcha ¿Prototipo
Código de error nº 1
habilitada? maestro?
Sí Sí
Actualizar el módulo
y desfase recibidos
Status1: Señalar nº
de onda consigna
recibida
Banderas1: Solicitar
XINT3 vía software
Interrupción
tipo 1
¿Marcha Sí
detenida por Código de error nº 2
anomalía?
No
Macro
Inicializada la trama de respuesta
"PREP_RSPTA"
A B
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Añadir código
de error a trama
Añadir el doble
de la frecuencia de
red detectada
Añadir la corriente
máx.ajustada
por hardware
Añadir tª ambiente
detectada
Actualizar longitud
trama de respuesta
Restaurar localizador
Restaurar variables
de interés
Retorno
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Función
"Comando_PR"
Guardar variables
de interés
Actualizar localizador
Borrar código
de error
Sí
¿Equipo en
Código de error nº -4
"Marcha"?
No
Banderas1: Solicitar
XINT1 vía software
Interrupción
tipo 1
Sí
¿Alguna
Código de error nº -5
anomalía?
No
Función
"ResptaSimple
Restaurar localizador
Restaurar variables
de interés
Retorno
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Función
"Comando_RH"
Guardar variables
de interés
Actualizar localizador
Borrar código
de error
Limitar muestras
al rango [-512,511]
Guardar en memoria
de programa
Función
"ResptaSimple"
Restaurar localizador
Restaurar variables
de interés
Retorno
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Función
"Comando_RO"
Guardar variables
de interés
Actualizar localizador
Borrar código
de error
Sí
¿Nº onda fuera
Código de error nº 7
del rango [0,6]?
No
Restringir muestras
al rango [-512,511]
Guardar onda en
memoria programa
Función
"ResptaSimple"
Restaurar localizador
Restaurar variables
de interés
Retorno
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Función
"Comando_RS"
Actualizar localizador
Retorno
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Función
"Comando_ST"
Guardar variables
de interés
Actualizar localizador
Borrar código
de error
Macro
Inicializada la trama de respuesta
"PREP_RSPTA"
Añadir código
de error a trama
Actualizar longitud
trama de respuesta
Restaurar localizador
Restaurar variables
de interés
Retorno
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Función
"Comando_TM"
Guardar variables
de interés
Actualizar localizador
Borrar código
de error
Macro
Inicializada la trama de respuesta
"PREP_RSPTA"
Añadir código de
error a trama rspta.
Banderas1: Señalar
trabajando con
vectores imagen
Añadir periodo
vector IfImg a
trama respuesta
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Añadir periodo
vector VfImg a
trama respuesta
Actualizar long.
trama respuesta
Banderas1: Borrar
trabajando con
vectores imagen
Restaurar localizador
Restaurar variables
de interés
Retorno
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Función
"Comando_TR"
Guardar variables
de interés
Actualizar localizador
Borrar código
de error
Macro
Inicializada la trama de respuesta
"PREP_RSPTA"
Añadir código de
error a trama rspta.
Banderas1: Señalar
trabajando con
vectores imagen
Actualizar long.
trama respuesta
Banderas1: Borrar
trabajando con
vectores imagen
Restaurar localizador
Restaurar variables
de interés
Retorno
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Función
"Comando_V1"
Guardar variables
de interés
Actualizar localizador
Borrar código
de error
Macro
Inicializada la trama de respuesta
"PREP_RSPTA"
Añadir código de
error a trama rspta.
Banderas1: Señalar
trabajando con
vectores imagen
Actualizar long.
trama respuesta
Banderas1: Borrar
trabajando con
vectores imagen
Restaurar localizador
Restaurar variables
de interés
Retorno
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Función
"Comando_VB"
Guardar variables
de interés
Actualizar localizador
Borrar código
de error
Macro
Inicializada la trama de respuesta
"PREP_RSPTA"
Añadir código de
error a trama rspta.
Banderas1: Señalar
trabajando con
vectores imagen
Actualizar long.
trama respuesta
Banderas1: Borrar
trabajando con
vectores imagen
Restaurar localizador
Restaurar variables
de interés
Retorno
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Función
"Comando_VF"
Guardar variables
de interés
Actualizar localizador
Borrar código
de error
Actualizar long.
trama respuesta
Desplazar campo
datos recibido una
posición a la drcha.
Añadir código de
error a trama rspta.
Macro
Inicializada la trama de respuesta
"PREP_RSPTA"
Restaurar localizador
Restaurar variables
de interés
Retorno
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Función
"Comando_VN"
Guardar variables
de interés
Actualizar localizador
Borrar código
de error
Macro
Inicializada la trama de respuesta
"PREP_RSPTA"
Añadir código de
error a trama rspta.
Banderas1: Señalar
trabajando con
vectores imagen
Actualizar long.
trama respuesta
Banderas1: Borrar
trabajando con
vectores imagen
Restaurar localizador
Restaurar variables
de interés
Retorno
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Función
"Comando_VP"
Guardar variables
de interés
Actualizar localizador
Borrar código
de error
Macro
Inicializada la trama de respuesta
"PREP_RSPTA"
Añadir código de
error a trama rspta.
Banderas1: Señalar
trabajando con
vectores imagen
Actualizar long.
trama respuesta
Banderas1: Borrar
trabajando con
vectores imagen
Restaurar localizador
Restaurar variables
de interés
Retorno
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Función
"EnvTrSCI"
Deshabilitar interrup.
enmascarables
Guardar variables
de interés
Actualizar localizador
Calcular Check-Sum
y añadir a rspta.
Banderas1: Señalar
bus ocupado y
enviando byte alto
Inicializar
variable TmpExp
Borrar contador
T3CNT
Borrar banderas
interrup. T3CNT
Restaurar localizador
Restaurar variables
de interés
Habilitar interrup.
enmascarables
Retorno
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Interrupción
"IntRxD"
Guardar variables
de interés
Actualizar localizador
Borrar contador
T3CNT
Borrar banderas
interrupción T3CNT
Inicializar variable
TmpExp
No
¿Recibido 1er
byte trama?
Sí
Banderas1: Señalar
bus ocupado; borrar
bits estado comuni-
cación SCI
Borrar
variable LongCmndo
Borrar contador
T3CNT
Borrar banderas
interrupción T3CNT
Habilitar
interrupción T3CNT
Configurar y
habilitar T3CNT
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Sí
¿Error en
recepción?
No
Sí
¿Recibido antes
exceso bytes?
No
Incrementar
variable LongCmndo
Sí StatusSCI: Señalar
¿Exceso
recibido exceso
de bytes?
de bytes
No
Banderas1: Conmu-
tar bit tipo byte
recibido
No Guardar dato en
¿Recibido
trama rspta.
byte bajo?
en byte alto
Sí
Guardar dato en
trama rspta.
en byte bajo
No
¿Recibida
toda la trama?
Sí
Comprobar Check-
Sum de trama entera
No
StatusSCI: Señalar ¿Resultado
error Check-Sum = 0?
Sí
Sí
¿Recibida trama
de rspta.?
No
B C D
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
No ¿Recibida
trama
comando?
Sí
B C
Sí
¿Dirección StatusSCI: Señalar
= 0? dirección nula
No
No ¿Dirección
es la del
equipo?
Sí
Banderas1: Señalar
trama recibida válida
Banderas1: Señalar
bus libre
Restaurar localizador
Restaurar variables
de interés
Restaurar registros
STx y acumulador
Habilitar interrup.
enmascarables
Retorno
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Interrupción
"IntTxD"
Guardar variables
de interés
Actualizar localizador
Decrementar
variable LongRspta
Sí No
¿Resultado
<> 0?
Borrar código
Enviar siguiente byte
de error
Habilitar la recepción
y deshabilitar la
transmisión RS-485
Habilitar la recepción
y deshabilitar la
transmisión SCI
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Restaurar localizador
Restaurar variables
de interés
Restaurar registros
STx y acumulador
Habilitar interrup.
enmascarables
Retorno
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Función
"ResptaSimple"
Guardar variables
de interés
Actualizar localizador
Macro
Inicializada la trama de respuesta
"PREP_RSPTA"
Añadir código de
error a trama rspta.
Restaurar localizador
Restaurar variables
de interés
Retorno
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Función
"TrSCIvalida"
Guardar variables
de interés
Borrar Watch-Dog
Actualizar localizador
Sí ¿Dir.
comando
= 0?
No
Habilitar la transmisión
y deshabilitar la
recepción RS-485
Habilitar la transmisión
y deshabilitar la
recepción SCI
Borrar contador
T3CNT
Borrar banderas
interrupción T3CNT
Inicializar variable
TmpExp
Sí
¿Comando Función
CA? "Comando_CA"
No
Sí
¿Comando Función
DR? "Comando_DR"
No
A B C
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Sí
¿Comando Función
LD? "Comando_Lectura"
No
Sí
¿Comando Función
LH? "Comando_LH"
No
Sí
¿Comando Función
LO? "Comando_LO"
No
Sí
¿Comando Función
LP? "Comando_Lectura"
No
Sí
¿Comando Función
ST? "Comando_ST"
No
Sí
¿Comando Función
VF? "Comando_VF"
No
Código de error nº 9
Sí ¿Vectores Sí
¿Comando Función
imagen
I1? "Comando_I1"
llenos?
No No
Sí ¿Vectores Sí
¿Comando Función
imagen
TM? "Comando_TM"
llenos?
No No
D E F
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Sí ¿Vectores Sí
¿Comando Función
imagen
TR? "Comando_TR"
llenos?
No No
Sí ¿Vectores Sí
¿Comando Función
imagen
VB? "Comando_VB"
llenos?
No No
Sí ¿Vectores Sí
¿Comando Función
imagen
VN? "Comando_VN"
llenos?
No No
Sí ¿Vectores Sí
¿Comando Función
imagen
VP? "Comando_VP"
llenos?
No No
Sí ¿Vectores Sí
¿Comando Función
imagen
V1? "Comando_V1"
llenos?
No No
Sí
¿Comando Función
ED? "Comando_ED"
No
Sí
¿Comando Función
EP? "Comando_EP"
No
G H
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Sí
¿Comando Función
MC? "Comando_MC"
No
Sí
¿Comando Función
MR? "Comando_MR"
No
Sí
¿Comando Función
ND? "Comando_Logico"
No
Sí
¿Comando Función
OR? "Comando_Logico"
No
Sí
¿Comando Función
PR? "Comando_PR"
No
Sí
¿Comando Función
RH? "Comando_RH"
No
Sí
¿Comando Función
RO? "Comando_RO"
No
Sí
¿Comando Función
RS? "Comando_RS
No
I J
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Sí
¿Comando Función
XR? "Comando_Logico"
No
StatusSCI: Señalar
comando no
reconocido
Código de error nº 20
No
¿Código
error = 0?
Sí
Función
"ResptaSimple"
Restaurar localizador
Restaurar variables
de interés
Retorno
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Función
"EnvComSPI"
Guardar variables
de interés
Actualizar localizador
Sí
¿Prototipo
esclavo?
No
Calcular y añadir
Check-Sum
Borrar Watch-Dog
Habilitar "Habla"
SPISTE, SPICLK :=
Nivel bajo
Enviar byte
No
¿Enviado el
Tomar siguiente byte
último byte?
Sí
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Deshabilitar "Habla"
SPISTE, SPICLK :=
Nivel alto
Restaurar localizador
Restaurar variables
de interés
Retorno
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Función
"RecRsptaSPI"
Guardar variables
de interés
Actualizar localizador
Sí
¿Prototipo
esclavo?
No
StatusSPI: Borrar
bits de la última trama
Borrar Watch-Dog
Habilitar "Habla"
Poner a SPISTE y
SPICLK a nivel bajo
Enviar "byte
fantasma"
Guardar byte
respuesta
No
¿Enviada "tra-
ma fantasma"?
Sí
Deshabilitar "Habla"
A B
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Poner a SPISTE y
SPICLK a nivel alto
Comprobar
Check-Sum
Sí
¿Respuesta
corrompida?
No
Sí
¿Rspta. de
"Prueba"?
No
Sí
¿Rspta. de
"Marcha"?
No
Sí
¿Rspta. de
"Paro"?
No
StatusSPI: Activar
bits de errores
Restaurar localizador
Restaurar variables
de interés
Retorno
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Interrupción
"IntTrSPIvalida"
Guardar variables
de interés
Actualizar localizador
Banderas2: Borrar
bit trama SPI válida
No No No
¿Rspta. de ¿Rspta. de ¿Rspta. de StatusSPI: Activar bit
"Marcha"? "Paro"? "Prueba"? error en trama SPI
Sí Sí Sí
No
Desfase := ¿Sistema
Desfase + 180º trifásico?
Sí
Desfase :=
Desfase + (DirEsclavo - DirMaestro)*120
Banderas1: Activar
bit XINT3 vía soft.
Interrupción
tipo 1
Deshabilitar int.
enmascarables
Preparar primer
byte rspta.
Restaurar localizador
Restaurar variables
de interés
Habilitar interrupcio-
nes enmascarables
Retorno
Fecha Nombre
Dibujado 05/06/12 Kais Toumi Borges ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS I NDUST RIAL ES
Comprobado - -
Universidad de La Rioja
Dib. S. Norma ISO 5807 Sin tolerancia
Interrupción
"IntSPI"
Guardar variables
de interés
Actualizar localizador
Sí
¿StatusSPI
con overrun?
No
Sí
¿Actual SPISTS: Borrar StatusSPI: Señalar
overrun? bit overrun overrun y trama con error
No
No
¿Recibidos to-
Enviar siguiente byte
dos los bytes?
Sí
No
¿Recibido Banderas2: Señalar
un comando? recibiendo comando
Sí
Comprobar Check-Sum
Sí
¿Error de StatusSPI: Señalar error
Borrar trama SPI
Check-Sum? Check-Sum y trama
No
Sí
¿Direción 00h?
No
Sí
¿Direción = Banderas2: Señalar Banderas2: Señalar
Equipo? enviando respuesta trama SPI válida
No
Restaurar localizador
Restaurar variables
de interés
Habilitar interrupcio-
nes enmascarables
Retorno
Fecha Nombre
Dibujado 05/06/12 Kais Toumi Borges ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS I NDUST RIAL ES
Comprobado - -
Universidad de La Rioja
Dib. S. Norma ISO 5807 Sin tolerancia
Función
"Control_If"
Guardar variables
de interés
Actualizar localizador
Sí
¿IfCtrl >= 0?
No
Ifctrl :=
Ifctrl + #IfPatron
Incrementar puntero
de consigna
Sí
¿Muestra
consigna < 0?
No
No
¿Muestra
consigna = 0?
Sí
Sí Sí
¿Muestra ¿Muestra
corriente > 0? corriente < 0?
No No
Sí Sí
¿Muestra ¿Muestra
corriente = 0? corriente = 0?
No No
Sí Sí
¿ACC >= 0? ¿ACC <= 0?
No No
A B C D E
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Sí Sí
Activar IGBT superior Activar IGBT inferior
¿ACC <= 0? Desactivar IGBTs ¿ACC >= 0?
Desactivar IGBT inferior Desactivar IGBT sup.
No No
No
¿IfCtrl = 0?
Sí
Ifctrl := #IfPatron
Incrementar puntero
de consigna
¿Sobrepa- No
sado fin de con-
signa?
Sí
Inicializar puntero
de consigna
Restaurar localizador
Restaurar variables
de interés
Retorno
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Función
"FrecYtension"
Guardar variables
de interés
Guardar XINT1CR,
XINT2CR y XINT3CR
Borrar Watch-Dog
Actualizar localizador
Banderas1: Señalar
detección de frec. de
red, su tensión y la
del bus DC
CtrlFrec :=
#CtrlT2CNT
dFrec := -1
Deshabilitar int. de
paro (XINT1) y
de marcha (XINT3)
Guardar IMR
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Habilitar interrup.
tipo 1, 2 y 3
Configurar y habilitar
temporizador nº 2
Borrar búferes
conversores A/D
Preescalar por 32 el
reloj conversor A/D
Seleccionar canal Vf
y muestrear
Muestra :=
Muestra - 512
Guardar muestra
en VfImg
Guardar muestra
en VpsImg
Guardar muestra
en VngImg
No
¿Llenado
vector VfImg?
Sí
AR0 := 9
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
No
¿Temporizador
2 habilitado?
Sí
Función
"Espera100ms"
Decrementar AR0
No
¿AR0 = 0?
Sí
No
¿Alcanzada frec.
mín. de red?
Sí
IfPer := #IfPer50
VfPer := #VfPer50
Restaurar IMR
Restaurar XINT1CR,
XINT2CR y XINT3CR
Restaurar localizador
Restaurar variables
de interés
Retorno
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Función
"ValoresIf"
Guardar variables
de interés
Actualizar localizador
AR0 := IfPer/2 - 1
AR3 apunta a la
última muestra
guardada en IfImg
Borrar sumas
cuadrática y natural
Ifmin, Ifmax :=
Última muestra guar-
dada en vector IfImg
Tomar muestra
apuntada por AR3
Suma cuadrática :=
Suma cuadrática +
muestra^2
Decrementar AR3
No
¿Alcanzado
inicio de IfImg?
Sí
AR3 apunta al
final de IfImg
B
A
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Decrementar AR0
No
¿AR0 = 0?
Sumados todos los cuadrados
Sí de las muestras del último periodo
AR0 := IfPer - 1
AR3 apunta a la
última muestra
guardada en IfImg
Tomar muestra
apuntada por AR3
Suma natural :=
Suma natural +
muestra
No
¿IfMax >=
IfMax := Muestra
Muestra?
Sí
Sí
¿IfMin <
Muestra?
No
IfMin := Muestra
Decrementar AR3
No
¿Alcanzado
inicio IfImg?
Sí
AR3 apunta al
final de IfImg
C
D
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Decrementar AR0
No
¿AR0 = 0?
Sí
Restaurar localizador
Restaurar variables
de interés
Retorno
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Función
"ValoresVbus"
Guardar variables
de interés
Borrar Watch-Dog
Actualizar localizador
Banderas1: Solicitar
redondeo y borrar
bits de signo
Numerador := (Suma de
Para manipular un nº de 16 bits
todas las muestras
(la suma puede generar un nº mayor).
del vector VpsImg) / 8
Denominador :=
Long. vector VpsImg
Función
"Dividir"
Cociente :=
Se deshace el escalado anterior.
8 * Cociente
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Sí
¿Alcanzado
valor mínimo?
No
Status2: Señalar
bus DC pstivo.
insuficiente
Numerador := (Suma de
Para manipular un nº de 16 bits
todas las muestras
(la suma puede generar un nº mayor).
del vector VngImg) / 8
Denominador :=
Long. vector VpsImg
Función
"Dividir"
Cociente :=
Se deshace el escalado anterior.
8 * Cociente
Sí
¿Alcanzado
valor mínimo?
No
Status2: Señalar
bus DC pstivo.
insuficiente
Restaurar localizador
Restaurar variables
de interés
Retorno
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Actualizar localizador
AR0 := VfPer/2 - 1
Borrar suma
cuadrática
AR3 apunta a la
última muestra
guardada en VfImg
Vfmin, Vfmax :=
Última muestra guar-
dada en vector VfImg
Tomar muestra
apuntada por AR3
Suma cuadrática :=
Suma cuadrática +
muestra^2
Decrementar AR3
No
¿Alcanzado
inicio VfImg?
Sí
AR3 apunta al
final de VfImg
B
A
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Decrementar AR0
No
¿AR0 = 0?
Sumados todos los cuadrados
de las muestras del último periodo Sí
Obtener
Operación compleja por
#VfefMax^2 * VfPer/2
tratar números de 32 bits.
Sí
Status2: Señalar ¿Suma cuad.
exceso tensión red > Resultado?
No
Sí
¿Suma cuad.
>= Resultado?
No
Status2: Señalar
tensión de red baja
AR0 := VfPer - 1
AR3 apunta a la
última muestra
guardada en VfImg
Tomar muestra
apuntada por AR3
No
¿VfMax >=
VfMax := Muestra
Muestra?
Sí
C D
E
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Sí
¿VfMin <
Muestra?
No
VfMin := Muestra
Decrementar AR3
No
¿Alcanzado
inicio VfImg?
Sí
AR3 apunta al
final de VfImg
Decrementar AR0
No
¿AR0 = 0?
Sí
Restaurar localizador
Restaurar variables
de interés
Retorno
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Función
"CargarOnda"
Guardar variables
de interés
Actualizar localizador
Sí
¿Onda recibi-
da desde PC?
No
Cargar en RAM
onda seleccionada
Función
"RestringeConsig"
Restaurar localizador
Restaurar variables
de interés
Retorno
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Función
"Dividir"
Guardar variables
de interés
Actualizar localizador
Sí
Cociente := Divisor
¿Divisor = 0?
Resto := Dividendo
No
Banderas1: Borrar
bits de signo del
cociente y del resto
Sí
¿Dividendo
positivo?
No
Dividendo :=
-(Dividendo)
Sí
¿Divisor
positivo?
No
Divisor := -(Divisor)
ACC := Dividendo
Repetir 16 veces
instrucción "SUBC"
A B
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
No
¿Solicitado
redondeo?
Sí
ACC :=
2 * Resto - Divisor
Sí
¿ACC < 0?
No
Cociente :=
Cociente + 1
Sí
Dividendo := ¿Dividendo
-(Dividendo) negativo?
No
Resto := -(Resto)
Sí
¿Divisor
positivo?
[Banderas1]: Activar
bit de resto negativo
No
No
¿Divisor
negativo?
Cociente :=
Sí
-(Cociente)
Banderas1: Activar
bit cociente negativo
¿Divisor
positivo?
No
Sí
Divisor := -(Divisor)
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Restaurar localizador
ACCH := Resto
ACCL := Cociente
Restaurar variables
de interés
Retorno
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Función
"Espera100ms"
Guardar variables
de interés
Borrar Watch-Dog
Actualizar localizador
No
¿1.999.966
ciclos de reloj?
Sí
Restaurar localizador
Restaurar variables
de interés
Retorno
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Función
"ModificaMod"
Guardar variables
de interés
Borrar Watch-Dog
Actualizar localizador
Función
"CargarOnda"
Sí
¿Onda recibi-
da desde PC?
No
No
¿Modulo >=
Modulo := Unidad
Unidad?
Sí
Sí
¿Modulo <=
Ihard?
No
Modulo := Ihard
Sí
¿Modulo <=
Mód.máx?
No
Modulo := Mód.máx.
A B
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Restaurar localizador
Restaurar variables
de interés
Retorno
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Función
"ObtIhardTamb"
Guardar variables
de interés
Actualizar localizador
Preparar conver-
sor ADC1
Muestrear canal
I hardware
Muestrear canal
tª ambiente
Guardar muestra
Ihard
Sí
Ihard :=
¿Ihard = 0?
Módulo Unidad
No
Sí
¿Ihard
<= 200h?
No
Ihard:= 200h
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Guardar muestra
tª ambiente
Restaurar localizador
Restaurar variables
de interés
Retorno
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Función
"PosicionesAR4"
Guardar variables
de interés
Actualizar localizador
No
¿|Desfase|
>180?
Sí
No
¿Desfase > 0? Desfase = -180
Sí
Desfase = +180
Banderas1: Borrar
bits de signo
dividendo y divisor
Banderas1: Activar
bit redondeo solici-
tado en división
Dividendo :=
128 * |Desfase|
Denominador := 180
Función
"Dividir"
Guardar cociente
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Dir.cruce asc. := Sí
Dir.onda RAM + 257 ¿Desfase < 0?
- Cociente
No
Sí
¿Cociente = Dir.cruce desc. :=
128? Dir.onda RAM
No
Dir.cruce desc. :=
Dir.cruce asc. +128
Restaurar localizador
Restaurar variables
de interés
Retorno
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
Función
"RestringeConsig"
Guardar variables
de interés
Actualizar localizador
Tomar 1ª muestra
onda de consigna
Sí
¿Muestra >
Muestra := +511d
511d?
No
Sí
¿Muestra <
Muestra := -512d
-512d?
No
No ¿Compro-
Tomar siguiente mues-
bada toda la con-
tra onda consigna
signa?
Sí
Restaurar localizador
Restaurar variables
de interés
Retorno
Fecha Nombre
ESCUELA T ÉCNICA S UPERIOR DE I NGENIEROS
Dibujado 05/06/12 Kais Toumi Borges
INDUST RIALES
Comprobado - -
Dib. S. Norma ISO 5807 Sin tolerancia Universidad de La Rioja
5 PLIEGO DE CONDICIONES
FECHA: 13/06/2012
5.1 Índice
5.1 ÍNDICE ...................................................................................................................... 943
Configuración inadecuada Placa de comunicaciones Comprobar que el bus RS-485 está correctamente conectado a
los conectores J3 o J12.
Comprobar que el prototipo se encuentra físicamente enlazado
La comunicación RS-485 no con el PC a través del bus RS-485, bien sea de forma directa o
funciona o los datos no se a través de otro equipo. Si es este último caso, revisar dicho
transmiten adecuadamente equipo.
Comprobar que el dispositivo ST485 está bien posicionado y
Conexiones inadecuadas Placa de comunicaciones encajado en su zócalo.
Revisar las soldaduras.
Las patillas SCIRXD, SCITXD o IOPC0 no han sido correctamente
Programación errónea Placa del DSP o PC programadas.
Revisar el programa de comunicaciones del PC.
Eliminar la fuente que provoca el ruido.
Ruido electromagnético excesivo Externa al equipo
Emplear cables apantallados.
Se ha introducido una señal de Configuración inadecuada Placa madre Comprobar que los jumpers JP5 y JP6 están en la posición 1-2.
reloj externa y el equipo no Frecuencia de reloj inadecuada Placa madre Comprobar que la frecuencia de reloj es inferior a 20 MHz.
funciona correctamente
Comprobar que se ha programado al DSP para obtener la señal
Programación errónea Placa del DSP
CPUCLK adecuada y que no supera los 20 MHz.
FECHA: 13/06/2012
6.1 Índice
6.1 ÍNDICE ...................................................................................................................... 955
6.2.1.1 Material
(Ordenados por fabricante, referencia y descripción)
Can-
Fabricante Referencia fabricante Descripción
tidad
1 TE Connectivity 2-821949-5 Cubierta QTP, 132 vías de alta densidad
1 TE Connectivity 821942-1 Zócalo QTP, 132 vías de alta densidad
1 Texas Instruments TMS320F240PQA Microcontrolador de 16 bits, 20 Mhz, 20 MIPS
4 Varios Varios Conector macho 33 patillas rectas, PCB
144 Placa epoxi de dos caras, cubierta de cobre 35 um, para fresado, 12 cm
Varios Varios
cm2 (largo) x 12 cm (ancho)
6.2.2.1 Material
(Ordenados por fabricante, referencia y descripción)
Can-
Fabricante Referencia fabricante Descripción
tidad
1 Fairchild BC558B Transistor bipolar PNP, -30 V, -100 mA
16 Kemet C323C104K5R5TA Condensador cerámico, 100 nF, 10 %, 50 V
2 Littlefuse 0217.630HXP Fusible rápido, cartucho, 630 mA, 250 V
1 Littlefuse 02171.25HXP Fusible rápido, cartucho, 1‘25 A, 250 V
1 Ramy Technology A-8.000-18 Cristal de cuarzo, 8 Mhz, 30 ppm, 1 mW
4 TE Connectivity 881545-2 Puente del jumper
3 Texas Instruments TL7757CLPG4 Supervisor de tensión
1 Varios Varios Conector hembra, 15 patillas rectas, PCB
1 Varios Varios Conector hembra, 18 patillas rectas, PCB
1 Varios Varios Conector hembra, 29 patillas rectas, PCB
4 Varios Varios Conector hembra, 33 patillas rectas, PCB
3 Varios Varios Conector hembra, 45 patillas rectas, PCB
1 Varios Varios Conector hembra, Molex de 4 vías, PCB
Can-
Fabricante Referencia fabricante Descripción
tidad
1 Varios Varios Conector macho, 14 patillas rectas, dos filas, PCB
1 Varios Varios Conector macho, 2 patillas rectas, PCB
1 Varios Varios Conector macho, 3 patillas rectas, PCB
6.2.3.1 Material
(Ordenados por fabricante, referencia y descripción)
Can-
Fabricante Referencia fabricante Descripción
tidad
1 Epcos B57863S0302F40 Termistor NTC, 3 kOhm, 1%, 60 mW
8 Kemet C323C104K5R5TA Condensador cerámico, 100 nF, 10 %, 50 V
1 Molex 22-27-2031 Conector macho 3 patillas rectas, PCB
2 Panasonic EEUFC1C470 Condensador electrolítico, 47 uF, 20%, 16 V
3 Renesas HD74LS73AP Dos cerrojos J-K con reset y preset
Can-
Fabricante Referencia fabricante Descripción
tidad
6.2.4.1 Material
(Ordenados por fabricante, referencia y descripción)
Can-
Fabricante Referencia fabricante Descripción
tidad
2 Fairchild BC548C Transistor bipolar NPN, 30 V, 100 mA, 500 mW
5 Kemet C323C104K5R5TA Condensador cerámico, 100 nF, 10%,50 V
5 Panasonic EEUFC1H1R0 Condensador electrolítico, 1 uF, 20%, 50 V
5 ST Microelectronics ST485BN Convertidor TTL a RS-485
5 TE Connectivity 1-390261-2 Zócalo DIL-8, 2 filas x 4 vías, patillas rectas
1 TE Connectivity 1-390261-4 Zócalo DIL-16, 2 filas x 8 vías, patillas rectas
10 TE Connectivity 881545-2 Puente del jumper
1 Texas Instruments MAX232N Convertidor TTL a RS-232
1 Varios Varios Conector DB-9 hembra, soldable a PCB
1 Varios Varios Conector DB-9 macho, soldable a PCB
1 Varios Varios Conector macho 18 patillas acodadas, PCB
15 Varios Varios Conector macho 2 patillas rectas, PCB
1 Varios Varios Diodo LED, rojo, diámetro 3 mm
1 Varios Varios Diodo LED, verde, diámetro 3 mm
10 Varios Varios Jumper, 3 patillas, dos posiciones, PCB
105 Placa epoxi fotosensible de dos caras, cubierta de cobre 35 um, 7 cm (largo)
Varios Varios
cm2 x 15 cm (ancho)
2 Varios Varios Resistor de precisión, 5'11 kOhm, 1%,250 mW
10 Varios Varios Resistor de precisión, 60'40 Ohm, 1%,250 mW
10 Varios Varios Resistor estándar, 1 kOhm, 5%, 250 mW
2 Varios Varios Resistor estándar, 39 kOhm, 5%, 250 mW
5 Vishay D221K20Y5PH63L6R Condensador cerámico, 220 pF, 10%,100 V
6.2.5.1 Material
(Ordenados por fabricante, referencia y descripción)
Can-
Fabricante Referencia fabricante Descripción
tidad
2 Kemet C323C104K5R5TA Condensador cerámico, 100 nF, 10%, 50 V
1 Molex 26-60-4060 Conector macho 6 patillas rectas, PCB
1 ST Microelectronics M74HCT08B1R Cuatro puertas AND de dos entradas
2 TE Connectivity 1-390261-3 Zócalo DIL-14, 2 filas x 7 vías, patillas rectas
1 Texas Instruments SN74AHCT00N Cuatro puertas NAND de dos entradas
1 Varios Varios Conector macho 15 patillas acodadas, PCB
6 Varios Varios Conector macho 2 patillas rectas, PCB
83,75 Placa epoxi fotosensible de dos caras, cubierta de cobre 35 um, 6‘7 cm
Varios Varios
cm2 (largo) x 12‘5 cm (ancho)
2 Varios Varios Resistor estándar, 1 kOhm, 5%,250 mW
6.2.6.1 Material
(Ordenados por fabricante, referencia y descripción)
Can-
Fabricante Referencia fabricante Descripción
tidad
2 Alliance Memory AS7C256A-12TIN Memoria estática aleatoria, 8 bits, 32 kbytes, montaje superficial
2 Kemet C323C104K5R5TA Condensador cerámico, 100 nF, 10 %, 50 V
1 Varios Varios Conector macho 45 patillas acodadas, PCB
83‘75 Placa epoxi fotosensible de dos caras, cubierta de cobre 35 um, 6‘7 cm
Varios Varios
cm2 (largo) x 12‘5 cm (ancho)
Horas Descripción
6.2.7.1 Material
(Ordenados por fabricante, referencia y descripción)
Can-
Fabricante Referencia fabricante Descripción
tidad
2 Alliance Memory AS7C256A-12TIN Memoria estática aleatoria, 8 bits, 32 kbytes, montaje superficial
2 Kemet C323C104K5R5TA Condensador cerámico, 100 nF, 10 %, 50 V
1 Varios Varios Conector macho 45 patillas acodadas, PCB
83‘75 Placa epoxi fotosensible de dos caras, cubierta de cobre 35 um, 6‘7 cm
Varios Varios
cm2 (largo) x 12‘5 cm (ancho)
6.3.1.1 Material
(Ordenados por fabricante, referencia y descripción)
Can-
Fabricante Referencia fabricante Descripción
tidad
1 Epcos B59901D0060A040 Resistor PTC, 100 Ohm, 30 V
1 Epcos B72205S0271K101 Varistor, 8'6 J, 275 V
1 Fairchild BC548C Transistor bipolar NPN, 30 V, 100 mA, 500 mW
1 Finder 62.82.9.024.0300 Relé de dos contactos, bobina DC, 24 V, 125 mA
1 H S MARSTON 890SP-01000-A-100 Radiador de aletas de longitud 100 mm, 0'12° C/W
2 International Rectifier IRC840 MOSFET de canal N, 8 A, 500 V
2 International Rectifier IRG4PH40UD2-E IGBT, 41 A, 1‘2 kV
Can-
Fabricante Referencia fabricante Descripción
tidad
1 Littlefuse 01000056H Portafusibles
6 Littlefuse 0217015.MXP Fusible rápido, cartucho, 15 A, 250 V
2 Littlefuse LA120X15-1 Fusible para semiconductores, ultrarrápido, 15 A, 1‘2 kVac / 1 kVdc,
6 Molex 22-27-2031 Conector macho 3 patillas rectas, PCB
1 Molex 26-60-4060 Conector macho 6 patillas rectas, PCB
1 Multicomp BC477 Transistor bipolar PNP, -80 V, -150 mA
9 Phoenix Contact PLH 16/2-15 Bloque terminal hembra de 2 entradas, 1 kV, 76 A, PCB
4 Tyco Electronics TE1000B47RJ Resistencia de disipación de potencia, 47 Ohm, 5%, 1 kW
1 Varios Varios Conector hembra 13 patillas rectas, PCB
1 Varios Varios Conector hembra 18 patillas rectas, PCB
1 Varios Varios Inductancia, 100 mH, 12‘74 A
630 Placa epoxi fotosensible de dos caras, cubierta de cobre 35 um, 30 cm
Varios Varios
cm2 (largo) x 21 cm (ancho)
4 Varios Varios Resistor estándar, 10 kOhm, 5 %, 250 mW
2 Varios Varios Resistor estándar, 12 Ohm, 5%, 2 W
4 Varios Varios Resistor estándar, 15 Ohm, 5 %, 250 mW
1 Varios Varios Resistor estándar, 1'8 kOhm, 5 %, 250 mW
2 Varios Varios Resistor estándar, 51 kOhm, 5 %, 1 W
1 Varios Varios Resistor estándar, 680 Ohm, 5 %, 250 mW
1 Vishay 1N4001-E3/54 Diodo estándar, 1 A, 50 V
8 Vishay 1N5243B-TAP Diodo zéner, 13 V, 5%, 500 mW
2 Vishay 562R10TST12 Condensador cerámico, 120 pF, 10 %, 1 kV
2 Vishay D331K20Y5PL63L6R Condensador cerámico, 330 pF, 10 %, 500 V
1 Vishay RH0250R165FE02 Resistor de precisión, 165 mOhm, 1%, 25 W
6.3.2 Placa AC / DC
6.3.2.1 Material
(Ordenados por fabricante, referencia y descripción)
Can-
Fabricante Referencia fabricante Descripción
tidad
1 AVX SK037C124KAR Condensador cerámico, 120 nF, 10 %, 500 V
1 Bourns Jw Miller 8114-RC Inductancia, 2'5 mH, 12'5 A
1 Epcos B57364S0409M000 Termistor NTC, 4 Ohm, 20 %, 9'5 A, 5'1 W
1 Epcos B72205S0271K101 Varistor, 8'6 J, 275 V
1 Infineon IPI50R140CP MOSFET canal N, 23 A, 550 V
2 Littlefuse 01000056H Portafusibles
1 Littlefuse 0217015.MXP Fusible rápido, cartucho, 15 A, 250 V
1 Multicomp GBU1005 Rectificador monofásico de onda completa, 10 A, 600 V
1 On Semiconductor MUR460RLG Diodo ultrarrápido, 4 A, 460 V
3 Phoenix Contact PLH 16/2-15 Bloque terminal hembra, 2 entradas, 1 kV, 76 A, PCB
2 United Chemi-Con 36DA561F450AC2A Condensador electrolítico, 560 uF, 20 %, 450 V
1 Varios Varios Conector hembra, 7 patillas rectas, PCB
150 Placa epoxi fotosensible de dos caras, cubierta de cobre 35 um, 10 cm
Varios Varios
cm2 (largo) x 15 cm (ancho)
1 Varios Varios Resistor estándar, 10 kOhm, 5 %, 250 mW
1 Varios Varios Resistor estándar, 5'1 Ohm, 5 %, 250 mW
1 Vishay 1N5406 Diodo estándar, 3 A, 600 V
1 Vishay D331K20Y5PL63L6R Condensador cerámico, 330 pF, 10 %, 500 V
1 Welwyn OAR3 - R050FI Resistor de precisión, 50 mOhm, 1 %, 3 W
1 Welwyn WP4S-4K7RJA2 Resistor estándar, 4'7 kOhm, 5 %, 4 W
6.3.3.1 Material
(Ordenados por fabricante, referencia y descripción)
Can-
Fabricante Referencia fabricante Descripción
tidad
3 Clairtronic 10 5989 Transformador 230V a 12V, salida doble, 3 VA
3 Fairchild Semicond. 4N36-M Optoacoplador salida a transistor bipolar
9 Kemet C323C104K5R5TA Condensador cerámico, 100 nF, 10 %,50 V
6 Littlefuse 01000056H Portafusibles
3 Littlefuse 0217.032MXP Fusible rápido, cartucho, 32 mA, 250 V
6 Molex 22-27-2031 Conector macho 3 patillas rectas, PCB
1 Molex 22-27-2041 Conector macho 4 patillas rectas, PCB
6 Panasonic EEUFC1E152 Condensador electrolítico, 1'5 mF, 25 V
3 Panasonic EEUFC1H1R0 Condensador electrolítico, 1 uF, 20 %, 50 V
1 Phoenix Contact PLH 16/2-15 Bloque terminal hembra, 2 entradas, 1 kV, 76 A, PCB
3 ST Micro-electronics L7812ACV Regulador de +12V
3 ST Micro-electronics L7912ACV Regulador de -12V
3 TE Connectivity 1-390261-1 Zócalo DIL-6, 2 filas x 3 vías, patillas rectas
6 Texas Instruments TL7757CLPG4 Supervisor de tensión
560 Placa epoxi fotosensible de dos caras, cubierta de cobre 35 um, 20 cm
Varios Varios
cm2 (largo) x 28 cm (ancho)
6 Varios Varios Resistor de precisión, 10 kOhm, 1 %, 250 mW
6 Varios Varios Resistor de precisión, 14'70 kOhm, 1%, 250 mW
3 Varios Varios Resistor estándar, 1'2 kOhm, 5 %, 250 mW
3 Varios Varios Resistor estándar, 820 Ohm, 5%, 250 mW
18 Vishay 1N4001-E3/54 Diodo estándar, 1 A, 50 V
6.3.4.1 Material
(Ordenados por fabricante, referencia y descripción)
Can-
Fabricante Referencia fabricante Descripción
tidad
4 Molex 22-27-2021 Conector macho 2 patillas rectas, soldable a PCB
1 Molex 22-27-2031 Conector macho 3 patillas rectas, soldable a PCB
16 Panasonic EEUFC1H1R0 Condensador electrolítico, 1 uF, 20 %, 50 V
4 TE Connectivity 1-390261-4 Zócalo DIL-16, 2 filas x 8 vías, patillas rectas
4 Texas Instruments ISO122JP Amplificador de aislamiento de ganancia unitaria
1 Varios Varios Conector macho 13 patillas acodadas, soldable a PCB
91 Placa epoxi fotosensible de dos caras, cubierta de cobre 35 um,7 cm
Varios Varios
cm2 (largo) x 13 cm (ancho)
3 Varios Varios Resistor de precisión, 1 Mohm, 1 %, 250 mW
2 Varios Varios Resistor de precisión, 11'80 kOhm, 1 %,250 mW
1 Varios Varios Resistor de precisión, 7'15 kOhm, 1 %, 250 mW
6.3.5.1 Material
(Ordenados por fabricante, referencia y descripción)
Can-
Fabricante Referencia fabricante Descripción
tidad
Fairchild
1 4N36-M Optoacoplador salida a transistor bipolar
Semiconductor
1 Kemet C323C104K5R5TA Condensador cerámico, 100 nF, 10 %, 50 V
1 Kemet C330C474K5R5TA Condensador cerámico, 470 nF, 10 %, 50 V
2 Molex 22-27-2021 Conector macho 2 patillas rectas, PCB
1 Panasonic EEUFC1H100 Condensador electrolítico, 10 uF, 20 %, 50 V
1 Panasonic EEUFC1H150 Condensador electrolítico, 15 uF, 20 %, 50 V
1 Panasonic EEUFC1H180 Condensador electrolítico, 18 uF, 20 %, 50 V
1 TE Connectivity 1-390261-1 Zócalo DIL-6, 2 filas x 3 vías, patillas rectas
1 TE Connectivity 1-390261-2 Zócalo DIL-8, 2 filas x 4 vías, patillas rectas
Can-
Fabricante Referencia fabricante Descripción
tidad
1 Texas Instruments UCC28019P Controlador de troceador elevador
1 Varios Varios Conector macho 7 patillas acodadas, PCB
70 Placa epoxi fotosensible de dos caras, cubierta de cobre 35 um, 7 cm
Varios Varios
cm2 (largo) x 10 cm (ancho)
2 Varios Varios Resistor de precisión, 1 Mohm, 1 %, 250 mW
1 Varios Varios Resistor de precisión, 13 kOhm, 1 %, 250 mW
1 Varios Varios Resistor de precisión, 16'20 kOhm, 1 %, 250 mW
1 Varios Varios Resistor de precisión, 220 Ohm, 1 %, 250 mW
1 Varios Varios Resistor de precisión, 390 Ohm, 5 %, 250 mW
1 Varios Varios Resistor de precisión, 5'11 kOhm, 1 %, 250 mW
1 Vishay D102K20Y5PH63L2R Condensador cerámico, 1 nF, 10 %, 100 V
1 Vishay D122K20Y5PH63L2R Condensador cerámico, 1'2 nF, 10 %, 100 V
2 Vishay D391K20Y5PH63L2R Condensador cerámico, 390 pF, 10 %, 100 V
6.3.6.1 Material
(Ordenados por fabricante, referencia y descripción)
Can-
Fabricante Referencia fabricante Descripción
tidad
4 Avago HCPL-3120-000E Controlador optoacoplado para FETs
4 Kemet C323C104K5R5TA Condensador cerámico, 100 nF, 10 %, 50 V
4 Molex 22-27-2021 Conector macho, 2 patillas rectas, PCB
8 Panasonic EEUFC1E121 Condensador electrolítico, 120 uF, 20 %, 25 V
4 TE Connectivity 1-390261-2 Zócalo DIL-8, 2 filas x 4 vías, patillas rectas
1 Varios Varios Conector macho, 18 patillas acodadas, PCB
91 Placa epoxi fotosensible de dos caras, cubierta de cobre 35 um, 7 cm
Varios Varios
cm2 (largo) x 13 cm (ancho)
4 Varios Varios Resistor estándar, 33 Ohms, 5 %, 250 mW
6.4 Programación
6.4.1 Mano de obra
Horas Descripción
7 PRESUPUESTO
FECHA: 13/06/2012
7.1 Índice
7.1 ÍNDICE ...................................................................................................................... 970
.1 Material
(Ordenados por referencia y descripción)
Nº Referencia Precio Presu-
Descripción Unidades
orden (fabricante) unitario puesto
2-821949-5
1 Zócalo QTP, 132 vías de alta densidad 1 63,97 € 63,97 €
(TE Connectivity)
821942-1
2 Cubierta QTP, 132 vías de alta densidad 1 6,81 € 6,81 €
(TE Connectivity)
TMS320F240PQA
3 Microcontrolador de 16 bits, 20 Mhz, 20 MIPS 1 47,92 € 47,92 €
(Texas Instruments)
Varios
4 Conector macho, 33 patillas rectas, PCB 4 0,50 € 2,00 €
(Varios)
Varios Placa epoxi de dos caras, cubierta de cobre 35 um, para
5 144 cm2 0,02 €/cm2 2,88 €
(Varios) fresado, 12 cm (largo) x 12 cm (ancho)
SUBTOTAL PLACA DSP: CIRCUITERÍA 123,58 €
.2 Mano de obra
Nº Precio Presu-
Descripción Unidades
orden unitario puesto
1 Diseño de circuitos 2 hrs 15 €/hr 30,00 €
2 Diseño de placas (ubicación de componentes, trazado de pistas, planos de masa…) 10 hrs 15 €/hr 150,00 €
Construcción de placas (creación de la placa base, taladrado, ubicación de
3 4 hrs 15 €/hr 60,00 €
componentes, soldadura)
Pruebas de placas (comprobación de soldaduras, continuidad de las pistas y detección
4 0,5 hrs 15 €/hr 7,50 €
de cortocircuitos)
SUBTOTAL PLACA DSP: MANO DE OBRA 247,50 €
.1 Material
(Ordenados por referencia y descripción)
Nº Referencia Precio Presu-
Descripción Unidades
orden (fabricante) unitario puesto
0217.630HXP
1 Fusible rápido, cartucho, 630 mA, 250 V 2 0,34 € 0,68 €
(Littlefuse)
02171.25HXP
2 Fusible rápido, cartucho, 1‘25 A, 250 V 1 0,35 € 0,35 €
(Littlefuse)
1N5231B
3 Diodo zéner, 5'1 V, 5 % 1 0,03 € 0,03 €
(Vishay)
881545-2
4 Puente del jumper 4 0,19 € 0,76 €
(TE Connectivity)
A-8.000-18
5 Cristal de cuarzo, 8 Mhz, 30 ppm, 1 mW 1 0,35 € 0,35 €
(Ramy Technology)
BC558B
6 Transistor bipolar PNP, -30 V, -100 mA 1 0,13 € 0,13 €
(Fairchild)
C323C104K5R5TA
7 Condensador cerámico, 100 nF, 10 %, 50 V 16 0,16 € 2,56 €
(Kemet)
D330J20C0GH63L6R
8 Condensador cerámico, 33 pF, 5%, 100 V 2 0,39 € 0,78 €
(Vishay)
TL7757CLPG4
9 Supervisor de tensión 3 0,48 € 1,44 €
(Texas Instruments)
Varios
10 Conector hembra, 15 patillas rectas, PCB 1 0,56 € 0,56 €
(Varios)
Varios
11 Conector hembra, 18 patillas rectas, PCB 1 0,68 € 0,68 €
(Varios)
Varios
12 Conector hembra, 29 patillas rectas, PCB 1 1,09 € 1,09 €
(Varios)
Varios
13 Conector hembra, 33 patillas rectas, PCB 4 1,24 € 4,96 €
(Varios)
Varios
14 Conector hembra, 45 patillas rectas, PCB 3 1,69 € 5,07 €
(Varios)
Varios
15 Conector hembra, Molex de 4 vías, PCB 1 1,40 € 1,40 €
(Varios)
Varios
16 Conector macho, 14 patillas rectas, dos filas, PCB 1 0,58 € 0,58 €
(Varios)
.2 Mano de obra
Nº Precio Presu-
Descripción Unidades
orden unitario puesto
1 Diseño de circuitos 15 hrs 15 €/hr 225,00 €
2 Diseño de placas (ubicación de componentes, trazado de pistas, planos de masa…) 4 hrs 15 €/hr 60,00 €
Construcción de placas (creación de la placa base, taladrado, ubicación de
3 2‘5 hrs 15 €/hr 37,50 €
componentes, soldadura)
Pruebas de placas (comprobación de soldaduras, continuidad de las pistas y detección
4 2 hrs 15 €/hr 30,00 €
de cortocircuitos)
SUBTOTAL PLACA MADRE: MANO DE OBRA 352,50 €
.1 Material
(Ordenados por referencia y descripción)
Nº Referencia Precio Presu-
Descripción Unidades
orden (fabricante) unitario puesto
1-390261-2
1 Zócalo DIL-8, 2 filas x 4 vías, patillas rectas 1 0,20 € 0,20 €
(TE Connectivity)
1-390261-3
2 Zócalo DIL-14, 2 filas x 7 vías, patillas rectas 9 0,17 € 1,53 €
(TE Connectivity)
1N4148
3 Diodo pequeña señal, 100 V 4 0,08 € 0,32 €
(Vishay)
1N5231B
4 Diodo zéner, 5'1 V, 5 % 7 0,03 € 0,21 €
(Vishay)
22-27-2031
5 Conector macho 3 patillas rectas, PCB 1 0,57 € 0,57 €
(Molex)
881545-2
6 Puente del jumper 3 0,19 € 0,57 €
(TE Connectivity)
B57863S0302F40
7 Termistor NTC, 3 kOhm, 1%, 60 mW 1 5,73 € 5,73 €
(Epcos)
C323C104K5R5TA
8 Condensador cerámico, 100 nF, 10 %, 50 V 8 0,16 € 1,28 €
(Kemet)
D102K20Y5PH63L2R
9 Condensador cerámico, 1 nF, 10 %, 100 V 4 0,08 € 0,32 €
(Vishay)
D221K20Y5PH63L6R
10 Condensador cerámico, 220 pF, 10%, 100 V 4 0,05 € 0,20 €
(Vishay)
EEUFC1C470
11 Condensador electrolítico, 47 uF, 20%, 16 V 2 0,21 € 0,42 €
(Panasonic)
HD74LS73AP
12 Dos cerrojos J-K con reset y preset 3 1,45 € 4,35 €
(Renesas)
LM339N
13 Cuatro comparadores con colector abierto 1 0,78 € 0,78 €
(ST Microelectronics)
LM393P
14 Dos comparadores con colector abierto 1 0,17 € 0,17 €
(Texas Instruments)
M74HCT08B1R
15 Cuatro puertas AND de dos entradas 1 0,57 € 0,57 €
(ST Microelectronics)
TL074ACN
16 Amplificador diferencial de precisión 4 0,62 € 2,48 €
(Texas Instruments)
TL431BILPE3
17 Regulador de tensión ajustable, 2‘495 V, 0‘5 % 2 0,78 € 1,56 €
(Texas Instruments)
Varios
18 Conector macho 2 patillas rectas, PCB 5 0,25 € 1,25 €
(Varios)
Varios
19 Conector macho 29 patillas acodadas, PCB 1 0,87 € 0,87 €
(Varios)
Varios
20 Jumper, 3 patillas, dos posiciones, PCB 3 0,05 € 0,15 €
(Varios)
Varios Placa de epoxi fotosensible de dos caras, cubierta de cobre 156,64 0,04
21 6,27 €
(Varios) 35 um, 17‘8 cm (largo) x 8‘8 cm (ancho) cm2 €/cm2
Varios
22 Resistor de precisión, 10 kOhm, 1%, 250 mW 8 0,66 € 5,28 €
(Varios)
.2 Mano de obra
Nº Precio Presu-
Descripción Unidades
orden unitario puesto
1 Diseño de circuitos 20 hrs 15 €/hr 300,00 €
2 Diseño de placas (ubicación de componentes, trazado de pistas, planos de masa…) 20 hrs 15 €/hr 300,00 €
Construcción de placas (creación de la placa base, taladrado, ubicación de
3 9 hrs 15 €/hr 135,00 €
componentes, soldadura)
Pruebas de placas (comprobación de soldaduras, continuidad de las pistas y detección
4 2 hrs 15 €/hr 30,00 €
de cortocircuitos)
SUBTOTAL PLACA DE ACONDICIONAMIENTO ANALÓGICO: MANO DE OBRA 816,47 €
.1 Material
(Ordenados por referencia y descripción)
Nº Referencia Precio Presu-
Descripción Unidades
orden (fabricante) unitario puesto
1-390261-2
1 Zócalo DIL-8, 2 filas x 4 vías, patillas rectas 5 0,20 € 1,00 €
(TE Connectivity)
1-390261-4
2 Zócalo DIL-16, 2 filas x 8 vías, patillas rectas 1 0,24 € 0,24 €
(TE Connectivity)
881545-2
3 Puente del jumper 10 0,19 € 1,90 €
(TE Connectivity)
BC548C
4 Transistor bipolar NPN, 30 V, 100 mA, 500 mW 2 0,12 € 0,24 €
(Fairchild)
C323C104K5R5TA
5 Condensador cerámico, 100 nF, 10%,50 V 5 0,16 € 0,80 €
(Kemet)
D221K20Y5PH63L6R
6 Condensador cerámico, 220 pF, 10%,100 V 5 0,05 € 0,25 €
(Vishay)
EEUFC1H1R0
7 Condensador electrolítico, 1 uF, 20%, 50 V 5 0,20 € 1,00 €
(Panasonic)
MAX232N
8 Convertidor TTL a RS-232 1 1,03 € 1,03 €
(Texas Instruments)
ST485BN
9 Convertidor TTL a RS-485 5 0,70 € 3,50 €
(ST Microelectronics)
Varios
10 Conector DB-9 hembra, soldable a PCB 1 1,65 € 1,65 €
(Varios)
Varios
11 Conector DB-9 macho, soldable a PCB 1 1,65 € 1,65 €
(Varios)
Varios
12 Conector macho 18 patillas acodadas, PCB 1 0,54 € 0,54 €
(Varios)
Varios
13 Conector macho 2 patillas rectas, PCB 15 0,25 € 3,75 €
(Varios)
Varios
14 Diodo LED, rojo, diámetro 3 mm 1 0,15 € 0,15 €
(Varios)
Varios
15 Diodo LED, verde, diámetro 3 mm 1 0,20 € 0,20 €
(Varios)
Varios
16 Jumper, 3 patillas, dos posiciones, PCB 10 0,05 € 0,50 €
(Varios)
Varios Placa epoxi fotosensible de dos caras, cubierta de cobre 35 0,04
17 105 cm2 4,20 €
(Varios) um, 7 cm (largo) x 15 cm (ancho) €/cm2
Varios
18 Resistor de precisión, 5'11 kOhm, 1%,250 mW 2 0,05 € 0,10 €
(Varios)
Varios
19 Resistor de precisión, 60'40 Ohm, 1%,250 mW 10 0,06 € 0,60 €
(Varios)
Varios
20 Resistor estándar, 1 kOhm, 5%, 250 mW 10 0,10 € 1,00 €
(Varios)
Varios
21 Resistor estándar, 39 kOhm, 5%, 250 mW 2 0,02 € 0,04 €
(Varios)
SUBTOTAL PLACA DE COMUNICACIONES: CIRCUITERÍA 24,34 €
.2 Mano de obra
Nº Precio Presu-
Descripción Unidades
orden unitario puesto
1 Diseño de circuitos 15 hrs 15 €/hr 225,00 €
2 Diseño de placas (ubicación de componentes, trazado de pistas, planos de masa…) 8 hrs 15 €/hr 120,00 €
Construcción de placas (creación de la placa base, taladrado, ubicación de
3 3‘5 hrs 15 €/hr 52,50 €
componentes, soldadura)
Pruebas de placas (comprobación de soldaduras, continuidad de las pistas y detección
4 2 hrs 15 €/hr 30,00 €
de cortocircuitos)
SUBTOTAL PLACA DE COMUNICACIONES: MANO DE OBRA 427,50 €
.1 Material
(Ordenados por referencia y descripción)
Nº Referencia Precio Presu-
Descripción Unidades
orden (fabricante) unitario puesto
1-390261-3
1 Zócalo DIL-14, 2 filas x 7 vías, patillas rectas 2 0,17 € 0,34 €
(TE Connectivity)
26-60-4060
2 Conector macho 6 patillas rectas, PCB 1 0,37 € 0,37 €
(Molex)
C323C104K5R5TA
3 Condensador cerámico, 100 nF, 10%, 50 V 2 0,16 € 0,32 €
(Kemet)
M74HCT08B1R
4 Cuatro puertas AND de dos entradas 1 0,57 € 0,57 €
(ST Microelectronics)
SN74AHCT00N
5 Cuatro puertas NAND de dos entradas 1 0,25 € 0,25 €
(Texas Instruments)
Varios
6 Conector macho 15 patillas acodadas, PCB 1 0,45 € 0,45 €
(Varios)
Varios
7 Conector macho 2 patillas rectas, PCB 6 0,25 € 1,50 €
(Varios)
Varios Placa epoxi fotosensible de dos caras, cubierta de cobre 35 0,04
8 83,75 cm2 3,35 €
(Varios) um, 6‘7 cm (largo) x 12‘5 cm (ancho) €/cm2
Varios
9 Resistor estándar, 1 kOhm, 5%,250 mW 2 0,10 € 0,20 €
(Varios)
SUBTOTAL PLACA DE CONTROL DE POTENCIA: CIRCUITERÍA 7,35 €
.2 Mano de obra
Nº Precio Presu-
Descripción Unidades
orden unitario puesto
1 Diseño de circuitos 10 hrs 15 €/hr 150,00 €
2 Diseño de placas (ubicación de componentes, trazado de pistas, planos de masa…) 0 hrs 15 €/hr 0,00 €
Construcción de placas (creación de la placa base, taladrado, ubicación de
3 0 hrs 15 €/hr 0,00 €
componentes, soldadura)
Pruebas de placas (comprobación de soldaduras, continuidad de las pistas y detección
4 0 hrs 15 €/hr 0,00 €
de cortocircuitos)
SUBTOTAL PLACA DE CONTROL DE POTENCIA: MANO DE OBRA 150,00 €
.1 Material
(Ordenados por referencia y descripción)
Nº Referencia Precio Presu-
Descripción Unidades
orden (fabricante) unitario puesto
AS7C256A-12TIN Memoria estática aleatoria, 8 bits, 32 kbytes, montaje
1 2 2,48 € 4,96 €
(Alliance Memory) superficial
C323C104K5R5TA
2 Condensador cerámico, 100 nF, 10 %, 50 V 2 0,16 € 0,32 €
(Kemet)
Varios
3 Conector macho 45 patillas acodadas, PCB 1 1,35 € 1,35 €
(Varios)
Varios Placa epoxi fotosensible de dos caras, cubierta de cobre 35 um,
4 83,75 cm2 0,04 €/cm2 3,35 €
(Varios) 6‘7 cm (largo) x 12‘5 cm (ancho)
SUBTOTAL PLACA DE MEMORIA EXTERNA DE DATOS: CIRCUITERÍA 9,98 €
.2 Mano de obra
Nº Precio Presu-
Descripción Unidades
orden unitario puesto
1 Diseño de circuitos 0,5 hrs 15 €/hr 7,50 €
2 Diseño de placas (ubicación de componentes, trazado de pistas, planos de masa…) 1,5 hrs 15 €/hr 22,50 €
Construcción de placas (creación de la placa base, taladrado, ubicación de
3 1,5 hrs 15 €/hr 22,50 €
componentes, soldadura)
Pruebas de placas (comprobación de soldaduras, continuidad de las pistas y detección
4 0,5 hrs 15 €/hr 7,50 €
de cortocircuitos)
SUBTOTAL PLACA DE MEMORIA EXTERNA DE DATOS: MANO DE OBRA 60,00 €
.1 Material
(Ordenados por referencia y descripción)
Nº Referencia Precio Presu-
Descripción Unidades
orden (fabricante) unitario puesto
AS7C256A-12TIN
1 Memoria estática aleatoria, 8 bits, 32 kbytes, montaje superficial 2 2,48 € 4,96 €
(Alliance Memory)
C323C104K5R5TA
2 Condensador cerámico, 100 nF, 10 %, 50 V 2 0,16 € 0,32 €
(Kemet)
Varios
3 Conector macho 45 patillas acodadas, PCB 1 1,35 € 1,35 €
(Varios)
Varios Placa epoxi fotosensible de dos caras, cubierta de cobre 35 um, 0,04
4 83,75 cm2 3,35 €
(Varios) 6‘7 cm (largo) x 12‘5 cm (ancho) €/cm2
SUBTOTAL PLACA DE MEMORIA EXTERNA DE PROGRAMA: CIRCUITERÍA 9,98 €
.2 Mano de obra
Nº Precio Presu-
Descripción Unidades
orden unitario puesto
1 Diseño de circuitos 0,5 hrs 15 €/hr 7,50 €
2 Diseño de placas (ubicación de componentes, trazado de pistas, planos de masa…) 1,5 hrs 15 €/hr 22,50 €
Construcción de placas (creación de la placa base, taladrado, ubicación de
3 1,5 hrs 15 €/hr 22,50 €
componentes, soldadura)
Pruebas de placas (comprobación de soldaduras, continuidad de las pistas y detección
4 0,5 hrs 15 €/hr 7,50 €
de cortocircuitos)
SUBTOTAL PLACA DE MEMORIA EXTERNA DE PROGRAMA: MANO DE OBRA 60,00 €
7.3.2.1 Placa DC / AC
.1 Material
(Ordenados por referencia y dewcripción)
Nº Referencia Precio Presu-
Descripción Unidades
orden (fabricante) unitario puesto
01000056H
1 Portafusibles 6 0,25 € 1,50 €
(Littlefuse)
0217015.MXP
2 Fusible rápido, cartucho, 15 A, 250 V 1 0,33 € 0,33 €
(Littlefuse)
1N4001-E3/54
3 Diodo estándar, 1 A, 50 V 1 0,04 € 0,04 €
(Vishay)
1N5243B-TAP
4 Diodo zéner, 13 V, 5%, 500 mW 8 0,03 € 0,24 €
(Vishay)
22-27-2031
5 Conector macho 3 patillas rectas, PCB 6 0,57 € 3,42 €
(Molex)
.2 Mano de obra
Nº Precio Presu-
Descripción Unidades
orden unitario puesto
1 Diseño de circuitos 25 hrs 15 €/hr 375,00 €
2 Diseño de placas (ubicación de componentes, trazado de pistas, planos de masa…) 0 hrs 15 €/hr 0,00 €
Construcción de placas (creación de la placa base, taladrado, ubicación de
3 0 hrs 15 €/hr 0,00 €
componentes, soldadura)
Pruebas de placas (comprobación de soldaduras, continuidad de las pistas y detección
4 0 hrs 15 €/hr 0,00 €
de cortocircuitos)
SUBTOTAL PLACA DC/AC: MANO DE OBRA 375,00 €
7.3.2.2 Placa AC / DC
.1 Material
(Ordenados por referencia y descripción)
Nº Referencia Precio Presu-
Descripción Unidades
orden fabricante unitario puesto
01000056H
1 Portafusibles 2 0,25 € 0,50 €
(Littlefuse)
0217015.MXP
2 Fusible rápido, cartucho, 15 A, 250 V 1 0,33 € 0,33 €
(Littlefuse)
1N5406
3 Diodo estándar, 3 A, 600 V 1 0,19 € 0,19 €
(Vishay)
36DA561F450AC2A
4 Condensador electrolítico, 560 uF, 20 %, 450 V 2 34,82 € 69,64 €
(United Chemi-Con)
8114-RC
5 Inductancia, 2'5 mH, 12'5 A 1 11,77 € 11,77 €
(Bourns Jw Miller)
B57364S0409M000
6 Termistor NTC, 4 Ohm, 20 %, 9'5 A, 5'1 W 1 4,06 € 4,06 €
(Epcos)
B72205S0271K101
7 Varistor, 8'6 J, 275 V 1 0,33 € 0,33 €
(Epcos)
D331K20Y5PL63L6R
8 Condensador cerámico, 330 pF, 10 %, 500 V 1 0,20 € 0,20 €
(Vishay)
GBU1005
9 Rectificador monofásico de onda completa, 10 A, 600 V 1 1,82 € 1,82 €
(Multicomp)
IPI50R140CP
10 MOSFET canal N, 23 A, 550 V 1 2,39 € 2,39 €
(Infineon)
MUR460RLG
11 Diodo ultrarrápido, 4 A, 460 V 1 0,48 € 0,48 €
(On Semiconductor)
OAR3 - R050FI
12 Resistor de precisión, 50 mOhm, 1 %, 3 W 1 1,52 € 1,52 €
(Welwyn)
.2 Mano de obra
Nº Precio Presu-
Descripción Unidades
orden unitario puesto
1 Diseño de circuitos 20 hrs 15 €/hr 300,00 €
2 Diseño de placas (ubicación de componentes, trazado de pistas, planos de masa…) 0 hrs 15 €/hr 0,00 €
Construcción de placas (creación de la placa base, taladrado, ubicación de
3 0 hrs 15 €/hr 0,00 €
componentes, soldadura)
Pruebas de placas (comprobación de soldaduras, continuidad de las pistas y detección
4 0 hrs 15 €/hr 0,00 €
de cortocircuitos)
SUBTOTAL PLACA AC/DC: MANO DE OBRA 300,00 €
.1 Material
(Ordenados por referencia y descripción)
Nº Referencia Precio Presu-
Descripción Unidades
orden fabricante unitario puesto
01000056H
1 Portafusibles 6 0,25 € 1,50 €
(Littlefuse)
0217.032MXP
2 Fusible rápido, cartucho, 32 mA, 250 V 3 0,21 € 0,63 €
(Littlefuse)
10 5989
3 Transformador 230V a 12V, salida doble, 3 VA 3 6,12 € 18,36 €
(Clairtronic)
1-390261-1
4 Zócalo DIL-6, 2 filas x 3 vías, patillas rectas 3 0,16 € 0,48 €
(TE Connectivity)
1N4001-E3/54
5 Diodo estándar, 1 A, 50 V 18 0,04 € 0,72 €
(Vishay)
22-27-2031
6 Conector macho 3 patillas rectas, PCB 6 0,57 € 3,42 €
(Molex)
.2 Mano de obra
Nº Precio Presu-
Descripción Unidades
orden unitario puesto
1 Diseño de circuitos 15 hrs 15 €/hr 225,00 €
2 Diseño de placas (ubicación de componentes, trazado de pistas, planos de masa…) 0 hrs 15 €/hr 0,00 €
Construcción de placas (creación de la placa base, taladrado, ubicación de
3 0 hrs 15 €/hr 0,00 €
componentes, soldadura)
Pruebas de placas (comprobación de soldaduras, continuidad de las pistas y detección
4 0 hrs 15 €/hr 0,00 €
de cortocircuitos)
SUBTOTAL PLACA ALIMENTACIONES DE POTENCIA: MANO DE OBRA 225,00 €
.1 Circuitería
(Ordenados por referencia y descripción)
Nº Referencia Precio Presu-
Descripción Unidades
orden fabricante unitario puesto
1-390261-4
1 Zócalo DIL-16, 2 filas x 8 vías, patillas rectas 4 0,24 € 0,96 €
(TE Connectivity)
22-27-2021
2 Conector macho 2 patillas rectas, soldable a PCB 4 0,38 € 1,52 €
(Molex)
22-27-2031
3 Conector macho 3 patillas rectas, soldable a PCB 1 0,57 € 0,57 €
(Molex)
EEUFC1H1R0
4 Condensador electrolítico, 1 uF, 20 %, 50 V 16 0,20 € 3,20 €
(Panasonic)
ISO122JP
5 Amplificador de aislamiento de ganancia unitaria 4 35,71 € 142,84 €
(Texas Instruments)
Varios
6 Conector macho 13 patillas acodadas, soldable a PCB 1 0,39 € 0,39 €
(Varios)
Varios Placa epoxi fotosensible de dos caras, cubierta de cobre 35 um,7 0,04
7 91 cm2 3,64 €
(Varios) cm (largo) x 13 cm (ancho) €/cm2
Varios
8 Resistor de precisión, 1 Mohm, 1 %, 250 mW 3 0,06 € 0,18 €
(Varios)
Varios
9 Resistor de precisión, 11'80 kOhm, 1 %,250 mW 2 0,03 € 0,06 €
(Varios)
Varios
10 Resistor de precisión, 7'15 kOhm, 1 %, 250 mW 1 0,05 € 0,05 €
(Varios)
SUBTOTAL PLACA DE AISLAMIENTO: CIRCUITERÍA 153,41 €
.2 Mano de obra
Nº Precio Presu-
Descripción Unidades
orden unitario puesto
1 Diseño de circuitos 10 hrs 15 €/hr 150,00 €
2 Diseño de placas (ubicación de componentes, trazado de pistas, planos de masa…) 0 hrs 15 €/hr 0,00 €
Construcción de placas (creación de la placa base, taladrado, ubicación de
3 0 hrs 15 €/hr 0,00 €
componentes, soldadura)
Pruebas de placas (comprobación de soldaduras, continuidad de las pistas y detección
4 0 hrs 15 €/hr 0,00 €
de cortocircuitos)
SUBTOTAL DE PLACA AISLAMIENTO: MANO DE OBRA 150,00 €
.1 Material
(Ordenados por referencia y descripción)
Nº Referencia Precio Presu-
Descripción Unidades
orden fabricante unitario puesto
1-390261-1
1 Zócalo DIL-6, 2 filas x 3 vías, patillas rectas 1 0,16 € 0,16 €
(TE Connectivity)
1-390261-2
2 Zócalo DIL-8, 2 filas x 4 vías, patillas rectas 1 0,20 € 0,20 €
(TE Connectivity)
22-27-2021
3 Conector macho 2 patillas rectas, PCB 2 0,38 € 0,76 €
(Molex)
4N36-M
4 Optoacoplador salida a transistor bipolar 1 0,59 € 0,59 €
(Fairchild)
C323C104K5R5TA
5 Condensador cerámico, 100 nF, 10 %, 50 V 1 0,16 € 0,16 €
(Kemet)
C330C474K5R5TA
6 Condensador cerámico, 470 nF, 10 %, 50 V 1 0,43 € 0,43 €
(Kemet)
D102K20Y5PH63L2R
7 Condensador cerámico, 1 nF, 10 %, 100 V 1 0,08 € 0,08 €
(Vishay)
D122K20Y5PH63L2R
8 Condensador cerámico, 1'2 nF, 10 %, 100 V 1 0,08 € 0,08 €
(Vishay)
D391K20Y5PH63L2R
9 Condensador cerámico, 390 pF, 10 %, 100 V 2 0,20 € 0,40 €
(Vishay)
EEUFC1H100
10 Condensador electrolítico, 10 uF, 20 %, 50 V 1 0,17 € 0,17 €
(Panasonic)
EEUFC1H150
11 Condensador electrolítico, 15 uF, 20 %, 50 V 1 0,20 € 0,20 €
(Panasonic)
EEUFC1H180
12 Condensador electrolítico, 18 uF, 20 %, 50 V 1 0,17 € 0,17 €
(Panasonic)
UCC28019P
13 Controlador de troceador elevador 1 1,54 € 1,54 €
(Texas Instruments)
Varios
14 Conector macho 7 patillas acodadas, PCB 1 0,21 € 0,21 €
(Varios)
Varios Placa epoxi fotosensible de dos caras, cubierta de cobre 35
15 70 cm2 0,04 €/cm2 2,80 €
(Varios) um, 7 cm (largo) x 10 cm (ancho)
Varios
16 Resistor de precisión, 1 Mohm, 1 %, 250 mW 2 0,06 € 0,12 €
(Varios)
Varios
17 Resistor de precisión, 13 kOhm, 1 %, 250 mW 1 0,03 € 0,03 €
(Varios)
Varios
18 Resistor de precisión, 16'20 kOhm, 1 %, 250 mW 1 0,03 € 0,03 €
(Varios)
Varios
19 Resistor de precisión, 220 Ohm, 1 %, 250 mW 1 0,06 € 0,06 €
(Varios)
Varios
20 Resistor de precisión, 390 Ohm, 5 %, 250 mW 1 0,06 € 0,06 €
(Varios)
Varios
21 Resistor de precisión, 5'11 kOhm, 1 %, 250 mW 1 0,05 € 0,05 €
(Varios)
SUBTOTAL PLACA DE CONTROL DE TROCEADOR: CIRCUITERÍA 8,30 €
.2 Mano de obra
Nº Precio Presu-
Descripción Unidades
orden unitario puesto
1 Diseño de circuitos 15 hrs 15 €/hr 225,00 €
2 Diseño de placas (ubicación de componentes, trazado de pistas, planos de masa…) 0 hrs 15 €/hr 0,00 €
Construcción de placas (creación de la placa base, taladrado, ubicación de
3 0 hrs 15 €/hr 0,00 €
componentes, soldadura)
Pruebas de placas (comprobación de soldaduras, continuidad de las pistas y detección
4 0 hrs 15 €/hr 0,00 €
de cortocircuitos)
SUBTOTAL PLACA DE CONTROL DE TROCEADOR: MANO DE OBRA 225,00 €
.1 Material
(Ordenados por referencia y descripción)
Nº Referencia Precio Presu-
Descripción Unidades
orden (fabricante) unitario puesto
1-390261-2
1 Zócalo DIL-8, 2 filas x 4 vías, patillas rectas 4 0,20 € 0,80 €
(TE Connectivity)
22-27-2021
2 Conector macho, 2 patillas rectas, PCB 4 0,38 € 1,52 €
(Molex)
C323C104K5R5TA
3 Condensador cerámico, 100 nF, 10 %, 50 V 4 0,16 € 0,64 €
(Kemet)
EEUFC1E121
4 Condensador electrolítico, 120 uF, 20 %, 25 V 8 0,05 € 0,40 €
(Panasonic)
HCPL-3120-000E
5 Controlador optoacoplado para FETs 4 2,41 € 9,64 €
(Avago)
Varios
6 Conector macho, 18 patillas acodadas, PCB 1 0,54 € 0,54 €
(Varios)
Varios Placa epoxi fotosensible de dos caras, cubierta de cobre 35 um, 7
7 91 cm2 0,04 €/cm2 3,64 €
(Varios) cm (largo) x 13 cm (ancho)
Varios
8 Resistor estándar, 33 Ohms, 5 %, 250 mW 4 0,04 € 0,16 €
(Varios)
SUBTOTAL PLACA DE CONTROL DE FETS: CIRCUITERÍA 17,34 €
.2 Mano de obra
Nº Precio Presu-
Descripción Unidades
orden unitario puesto
1 Diseño de circuitos 10 hrs 15 €/hr 150,00 €
2 Diseño de placas (ubicación de componentes, trazado de pistas, planos de masa…) 0 hrs 15 €/hr 0,00 €
Construcción de placas (creación de la placa base, taladrado, ubicación de
3 0 hrs 15 €/hr 0,00 €
componentes, soldadura)
Pruebas de placas (comprobación de soldaduras, continuidad de las pistas y detección
4 0 hrs 15 €/hr 0,00 €
de cortocircuitos)
SUBTOTAL DE PLACA DE CONTROL DE FETS : MANO DE OBRA 150,00 €
7.5 Presupuesto
PRESUPUESTO DE MATERIAL
Bloque de Control
o Placa DSP 123,58 €
o Placa Madre 45,58 €
o Placa de Acondicionamiento Analógico 29,95 €
o Placa de Comunicaciones 24,34 €
o Placa de Control de Potencia 7,35 €
o Placa de Memoria Externa de Datos 9,98 €
o Placa de Memoria Externa de Programa 9,98 €
Subtotal Bloque de Control: Material 250,76 €
Bloque de Potencia
o Placa DC/AC 542,25 €
o Placa AC/DC (2 unidades) 246,76 €
o Placa de Alimentaciones de Potencia 82,18 €
o Placa de Aislamiento 153,41 €
o Placa de Control de Troceador (2 unidades) 16,60 €
o Placa de Control de FETs 17,34 €
Subtotal Bloque de Potencia: Material 1.058,54 €
Bloque de Potencia
o Placa DC/AC 375,00 €
o Placa AC/DC 300,00 €
o Placa de Alimentaciones de Potencia 225,00 €
o Placa de Aislamiento 150,00 €
o Placa de Control de Troceador (2 unidades) 225,00 €
o Placa de Control de FETs 150,00 €
Subtotal Bloque de Potencia: Mano de obra 1.425,00 €
Programación
o Lenguajes Ensamblador y LabView 37.500 €
Subtotal Programación: Mano de obra 37.500,00 €