Espejos Simples de Corriente El Apartado Anterior Mostró Diversas Técnicas para Construir Fuentes de Corriente Más o Menos Estables e Independientes de La Tensión de Alimentación
0 evaluări0% au considerat acest document util (0 voturi)
4 vizualizări2 pagini
Titlu original
Espejos simples de corriente El apartado anterior mostró diversas técnicas para construir fuentes de corriente más o menos estables e independientes de la tensión de alimentación.docx
0 evaluări0% au considerat acest document util (0 voturi)
4 vizualizări2 pagini
Espejos Simples de Corriente El Apartado Anterior Mostró Diversas Técnicas para Construir Fuentes de Corriente Más o Menos Estables e Independientes de La Tensión de Alimentación
Espejos simples de corriente El apartado anterior mostró diversas técnicas para construir
fuentes de corriente más o menos estables e independientes de la tensión de alimentación. Sin
embargo, las fuentes de corriente plantean un problema: El número de elementos que las componen. Así, por ejemplo, las fuentes primarias tienene de 2 (JFET) a 5 elementos (Zener).Recordemos, no obstante, que éstas son estructuras simplicadas ya que, en la práctica, se añaden más elementos para estabilizar el punto de operación de modo preciso. Además, algunas conguraciones presentan el problema del encendido o start-up ya que son circuitos que presentan un estado estable con los transistores en situación de corte, que se evita añadiendo elementos adicionales que fuerzan a la fuente a trabajar de modo correcto. Por ello, en diseño analógico se suele crear una fuente primaria y polarizar cada una de los bloques que lo necesiten con un espejo de corriente. Estas estructuras no tienen más de cuatro elementos y permiten reejar de un modo sencillo la corriente original en tantas partes como sea necesario. Además, con simples modicaciones geométricas la corriente reejada puede aumentarse o disminuirse. Finalmente, algunos espejos tienen una impedancia de salida tan alta que son utilizados extensamente en diseño de amplicadores, especialmente en pares diferenciales. 3.4.5.1. Espejo simple El primer espejo que vamos a ver es el espejo simple, que consta de dos transistores. Fig. 3.13 muestra diversos ejemplos de espejos simples que reejan una corriente de referencia, IQ, en otra rama (IO). En primer lugar, se supone que los transistores que componen un espejo están apareados. Es decir, que tienen exactamente las mismas propiedades eléctricas. En particular, se supone que los transistores bipolares tienen la misma ganancia en corriente, hF E, y los MOSFET la misma transconductancia y tensión umbral, β y VT H. En apartados posteriores, estudiaremos qué ocurre si se introducen variaciones geométricas de transistor a transistor. En primer lugar, estudiemos el caso bipolar y, en particular, el de los transistores NPN (Fig. 3.13a). Aceptando que los transistores se encuentran en zona activa directa y que el efecto Early es Ingeniería Superior en Electrónica 87 Eprints UCM Universidad Complutense de Madrid despreciable, es fácil ver que: IQ = IC1 + IB1 + IB2 IC1 = hF E1·IB1 IO = hF E2·IB2 Ahora, hagamos uso del apareamiento de los transistores. En primer lugar, es obvio que hF E1 = hF E2 ≡ hF E. Por otra parte, jémonos que las bases de Q1 y Q2 están cortocircuitadas, al igual que los emisores. Por tanto, VBE1 = VBE2. Finalmente, recordemos que la corriente de base de un transistor bipolar es única y exclusivamente función de esta tensión. Esto conlleva que, como los transistores son iguales, y están sometidos a la misma tensión de base-emisor, IB1 = IB2 ≡ IB y el anterior sistema de ecuaciones se reduce a: IQ = IC1 + 2·IB IO = IC1 = hF E·IB Operando con estas ecuaciones, se llega a la conclusión de que: IO IQ = hF E hF E + 2 (3.23) Si la ganancia es muy alta, se cumple que IO ' 1 − 2·h −1 F E ·IQ ≈ IQ. Esta ecuación es válida para el espejo simple PNP (Fig. 3.13b). Hay que insistir, sin embargo, que la ganancia de un PNP suele ser mucho más baja que la de los NPN en la misma tecnología. El espejo CMOS es aún más fácil de estudiar y para ello nos vamos a centrar en el caso del NMOS (Fig 3.13c). Supongamos que ambos transistores se encuentran en saturación y que el efecto de modulación de canal es despreciable. En este caso, se ve que: IQ = β1·(VGS,1 − VT H,1) 2 IO = β2·(VGS,2 − VT H,2) 2 (3.24) Sin embargo, recordemos que los transistores están apareados por lo que β1 = β2 ≡ β y VT H,1 = VT H,2 ≡ VT H. Por otra parte, las puertas están cortocircuitadas así como los emisores con lo que VGS,1 = VGS,2 ≡ VGS = VA. Por tanto: IQ = β·(VA − VT H) 2 = IO (3.25) Esta identidad nace del hecho de que no hay fugas a través de las puertas de los transistores y es perfectamente válida para los espejos PMOS (Fig 3.13d). Otro aspecto de interés es el valor de la resistencia de salida. Para ello, es conveniente realizar el modelo en pequeña señal de los espejos. En un BJT, sea de tipo NPN o PNP, el circuito equivalente Ingeniería Superior en Electrónica 8 Eprints UCM Universidad Complutense de Madrid (a) (b) Figura 3.14: Equivalentes en pequeña señal de los espejos NPN (a) y NMOS (b) para el cálculo de la impedancia de salida. en pequeña señal es el de Fig. 3.14a. Se va a suponer que el efecto Early existe en los transistores, hecho que justica la presencia de h −1 oe , pero que es tan pequeño que Eq. 3.23 sigue vigente. A pesar de la aparente complejidad del circuito, podemos ver que, en realidad, es extremadamente sencillo. Fijémonos que, en la parte izquierda, solo hay una fuente dependiente que es proporcional a la corriente que uye por una resistencia, hie1. Asimismo, la fuente de corriente y la resistencia están en paralelo. No es difícil demostrar entonces que la corriente que atraviesa la fuente hfe1·ib1 es proporcional a la diferencia de tensión entre sus extremos por lo que ½en realidad es una resistencia de valor hie1 hfe1 !. En consecuencia, en la parte izquierda del subcircuito de Fig. 3.14a solo hay resistencias y no hay ninguna fuente que pueda excitarla. Por ello, ib1 = ib2 = 0 y, por tanto, hfe2·ib2 = 0, lo cual es equivalente a un abierto. En otras palabras, la fuente IX solo ve la resistencia h −1 oe2 y: ZO = VX IX = h −1 oe2 = VAF2 IO (3.26) En el caso de los espejos CMOS (Fig. 3.14b), el modelo en pequeña señal de los transistores es más simple de lo normal debido a la ausencia de efecto sustrato al estar las fuentes conectadas a un tensión constante. Por otra parte, recordemos que la tensión de puerta-fuente es, simplemente, VA, y así se ha reejado en la gura. Siguiendo el mismo procedimiento que con el BJT, se puede deducir que gm1·vA es equivalente a una resistencia de valor g −1 m y que, por tanto, podemos prescindir de la parte izquierda del circuito tras deducir que, al no haber fuentes de ningún tipo, vA = 0. En denitiva, la fuente de corriente gm2·vA también desaparece con lo que IX solo aprecia la presencia de g −1 o2 así que: ZO = VX IX = g −1 o2 = 1 λ2·IO (3.27) Ingeniería Superior en Electrónica 89 Eprints UCM Universidad Complutense de Madrid siendo λ2 el coeciente de modulación de canal del transistor de salida. En la práctica, las impedancias de salida en espejos de este tipo están asociadas a las variaciones de la corriente de colector/drenador frente a las oscilaciones en la tensión aplicada debidas al efecto Early o de modulación de canal en el transistor de salida.
Un Reactor Saturable en Ingeniería Eléctrica Es Una Forma Especial de Inductor Donde El Núcleo Magnético Puede Ser Saturado Deliberadamente Por Una Corriente Eléctrica Directa en Un Devanado de Control