UNIVERSIDAD PEDAGÓGICA Y TECNOLÓGICA DE COLOMBIA

ESCUELA DE INGENIERÍA ELECTRÓNICA

DISEÑO DE UN AMPLIFICADOR JFET -SOURCE COMÚN

Este documento contiene el diseño de un amplificador source común con condensador de bypass
con JFET.

¡Solo se esboza un método, no quiere decir que sea la única forma! Recuerde que usted como
diseñador elige cual se ajusta mejor a sus requerimientos o habilidades.

Ya que para el diseño de amplificadores con JFET solo se necesitan los parámetros IDSS y el VGSoff
del dispositivo utilizado, estos amplificadores no hacen uso directo de un modelo en particular.
Para nuestros propósitos también podríamos usar el método que habíamos ya abordado para el
amplificador utilizando el modelo hibrido H o pi.

Nuevamente no olvide que estos amplificadores no entregan grandes ganancias de voltaje y que
su principal aplicación es establecer una impedancia de entrada alta (en el orden de los cientos de
kilo ohms) a un amplificador multi-etapa.

Algunos parámetros típicos que se establecen para el amplificador con JFET se podrán definir
como:
 RL
 AV1
 VDD=VCC.
 Zi

Donde RL es la carga que tendrá que alimentar el amplificador JFET, AV1 es la ganancia exclusiva
para esta etapa y Zi es la impedancia de entrada. RL se elige por debajo del valor de la impedancia
de entrada Zin de la etapa posterior, (para el caso, la de Emisor común) para asegurar un correcto

Electrónica Análoga Luis Ariel Mesa Página 1

funcionamiento. VDD se hace igual a VCC de las otras etapas diseñadas con el fin de usar solo una
fuente para alimentar todo el amplificador.

Para el JFET utilizado se tendrán adicionalmente siguientes parámetros:

 VGSoff (también conocido como Vp )
 IDss

Recuerde que estos parámetros se pueden obtener de la hoja de especificaciones del dispositivo o
de simulación en Orcad. Para obtenerlos en Orcad se puede realizar de la siguiente forma (es el
mismo procedimiento seguido anteriormente para el amplificador con modelo hibrido H o pi):

Se implementa el siguiente circuito con el JFET seleccionado:

Se realiza a continuación, un barrido DC de la fuente de voltaje (colocando una sonda de corriente

en el Drain del dispositivo), garantizando que sea lo suficientemente grande como para obtener la
característica del jfet. Se obtiene una curva de VDS vs ID, de la siguiente forma:

Ejemplo:

Electrónica Análoga Luis Ariel Mesa Página 2

 J5
I

J2N5485 V4
0Vdc

8.0mA

6.0mA

4.0mA

2.0mA

0A
0V 2V 4V 6V 8V 10V 12V 14V 16V
ID(J5)
V_V4

Donde
IDSS=6.6mA
VGSoff=-2.5V

Como VGS=0, el voltaje VDS donde la corriente ID se satura (hombro de la curva), será el mismo
valor del voltaje VGSoff. Recuerde que para JFET de canal n, este voltaje VGSoff tiene un signo
negativo.

El procedimiento se muestra a continuación:

EJEMPLO
Diseñar un amplificador con un JFET con los siguientes requerimientos:
Vcc=VDD=24V
Av=-2
Zin etapa posterior=1400kΩ
Zi(impedancia de entrada)=200kΩ

Solución:

Electrónica Análoga Luis Ariel Mesa Página 3

Elegimos una configuración source común con condensador de bypass

 RL=0.9*(1400Ω)=1260Ω
Elegimos nuevamente un JFET 2N5485 el cual tiene disponibilidad comercial. En Orcad hallamos
los parámetros IDss y VGSoff de la siguiente forma:

J5
I

J2N5485 V4
0Vdc

0
8.0mA

6.0mA

4.0mA

2.0mA

0A
0V 2V 4V 6V 8V 10V 12V 14V 16V 18V
ID(J5)
V_V4

De donde:
 IDSS=6.6mA
 VGSoff=-2.5V

Elegimos un VDSQ=3V, luego

IDQ>VDSQ/RL=3V/1260kΩ=2.381 mA.

Electrónica Análoga Luis Ariel Mesa Página 4

Elegimos IDQ=3 mA

Usando la ecuación de Shockley

2
𝑉𝐺𝑆
𝐼𝐷 = 𝐼𝐷𝑆𝑆 ∗ [1 − ]
𝑉𝐺𝑆𝑜𝑓𝑓

Solucionando esta ecuación para VGS obtenemos los siguientes valores

VGS=-0.8145
VGS=-4.1855

Se toma el valor que esté por debajo en magnitud del voltaje VGSoff, luego tomamos:
VGSQ=-0.8145

La transcondusctancia del JFET está dada por:

2 ∗ 𝐼𝐷𝑆𝑆 𝑉𝐺𝑆
𝑔𝑚 = − ∗ [1 − ]
𝑉𝐺𝑆𝑜𝑓𝑓 𝑉𝐺𝑆𝑜𝑓𝑓

2∗6.6𝑚𝐴 −0.845
 𝑔𝑚 = − −2.5𝑉
∗ [1 − −2.5𝑉 ] = 3.55𝑚𝑆

ZL=Av/-gm=(-2)/(-3.55mS)=561.83Ω

Nota: observe que la ZL para este caso debe ser menor que la RL, ya que en caso contrario RD
daría un valor negativo. Para corregir este defecto se deben revisar nuevamente los parámetros de
diseño utilizados y sus requerimientos.

Como ZL=RDIIRL

𝑅𝐷 ∗ 1260𝛺
561.83𝛺 =
𝑅𝐷 + 1260𝛺

 De donde RD=1013.94Ω

Recuerde que Rac=ZL y de la siguiente expresión (recta de carga en AC) podemos encontrar el
valor de RDC
 VCC=IDQ(RAC+RDC)
24V=3mA*(561.83Ω+RDC)
RDC=7438Ω
Y como
 RDC=RD+RS
7438Ω=1013.94Ω+RS
Entonces
RS=6424.06Ω

Electrónica Análoga Luis Ariel Mesa Página 5

  VGG=VGS+RS*IDQ
VGG=-0.8145V+(6424.06Ω)*3mA
VGG=18.4577V

 RG=Zi=200kΩ

Hallamos ahora las resistencias R1 y R2

 R1=(RG*VDD)/(VDD-VGG)=(200kΩ*24)/(24V-18.45V)=866061Ω
 R2=(RG*VDD)/VGG=(500kΩ*24V)/2.5V)=260055Ω

Con lo cual terminamos nuestro diseño y procedemos a realizar la respectiva simulación

2 2

R2 R1
260055 1014
C1
1 1 1 2
1u
V
C2 J1
1 2
V2
1u
V J2N5485 24
2
V1
VOFF = 0 2 2 2 R5
VAMPL = 100m 1260
FREQ = 10k R3 R4 C3
1
866061 6424 50u
1
1 1

200mV

100mV

(75.282u,192.389m)

0V

-100mV

-200mV
0s 20us 40us 60us 80us 100us 120us 140us 160us 180us 200us
V(V1:+) V(R5:2)
Time

De la gráfica podemos deducir la ganancia obtenida para corroborar con el diseño:

Electrónica Análoga Luis Ariel Mesa Página 6

IAVI=I192.38mV/100mVI=1.9238

Lo cual se aproxima bastante a la ganancia estipulada que era para el caso del ejemplo de 2.

Note que gracias al diseño, la onda de salida no presenta ninguna distorsión ni recorte, que es lo
requerido para un amplificador de señal y que se le aplica una señal de una amplitud de 200mVpp.
Recuerde además que esta es una configuración que presenta un desfase de 180°, y por ello
aparece el signo negativo en la ganancia de voltaje.

Electrónica Análoga Luis Ariel Mesa Página 7