SOFTWARE QUARTUS II Y FUNIONES LÓGICAS

SALAMANCA GALÍNDEZ ALEXANDER

SANDOVAL RODRÍGUEZ DANIEL ALBERTO

UNIVERSIDAD DEL VALLE

ESCUELA DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA

INGENIERÍA ELÉCTRICA

LABORATORIO DE ELECTRÓNICA III

SANTIAGO DE CALI

2019
 SOFTWARE QUARTUS II Y FUNIONES LÓGICAS

SALAMANCA GALÍNDEZ ALEXANDER - 1631607

SANDOVAL RODRÍGUEZ DANIEL ALBERTO - 1634450

DOCENTE

RENTERIA MEJIA CLAUDIA PATRICIA

UNIVERSIDAD DEL VALLE

ESCUELA DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA

INGENIERÍA ELÉCTRICA

LABORATORIO DE TRANSFORMADORES

SANTIAGO DE CALI

2019
Tabla de contenido

ABSTRACT 4
INTRODUCCIÓN 5
GENERALIDADES 6
CÁLCULOS Y RESULTADOS DE SIMULACIÓN 6
Punto 2.1a 6
Punto 2.1b 7
Punto 3. 9
Punto 4. 11
ABSTRACT
In practice number one we will know how to design combinatorial logic circuits using
CAD QUARTUS II tools, as well as learn to solve combinatorial problems from the
logical deduction of the truth table. We will also know terms of digital electronics as
miniterms and maxiterminos.
1. INTRODUCCIÓN
Curiosamente, cuando se habla de sistemas digitales se tiende a relacionar el
concepto con digitar en un teclado o dispositivos como alarmas de pantalla digital.
En efecto, los sistemas digitales son aquellos que realizan operaciones mediante
dígitos, los cuales son representados como números en bases determinadas
(binaria, hexadecimal, etc.)

Ahora bien, los sistemas análogos representan las variables en forma continua
mientras que los digitales de forma discreta. Como ejemplo para observar esto se
puede considerar un circuito de corriente directa que inicialmente está alimentado
por una fuente de tensión Vo y suponga que en ese momento se tiene un medidor
de corriente análogo y uno digital. Al momento de variar la tensión Vo, la aguja del
medidor análogo se desplazará de forma suave y por el contrario, en el medidor
digital, se observarán variaciones por pasos.

Actualmente los sistemas digitales toman más fuerza y reemplazan a los análogos.
Entonces ¿cómo es posible realizar mediciones en un sistema digital?

Pues bien, las cantidades físicas en forma análoga deben ser convertidas a
representaciones digitales mediante técnicas de aproximación, empleando
conversores A/D (muestreo).

Ahora bien, Quartus II es un software muy útil que permite esquematizar y simular
circuitos lógicos, lo cual implica que, a la hora de hacer un circuito, no se debe hacer
más que poner las puertas lógicas que se necesiten en el área de trabajo del
programa.
2. GENERALIDADES

3. CÁLCULOS Y RESULTADOS DE SIMULACIÓN

Punto 2.1a
Inicialmente se tiene una función F(), que depende de ciertas entradas. En primera
instancia se debe identificar los minterminos, que son las combinaciones de las
entradas que dan un resultado unitario. En este caso, según el problema, los
minterminos corresponden a las filas 0,2,4,5,7,9,10, entonces la tabla de la verdad
para 4 entradas es:

No a b c d F Combinación
0 0 0 0 0 1 AN-BN-CN-DN
1 0 0 0 1
2 0 0 1 0 1 AN-BN-C-DN
3 0 0 1 1
4 0 1 0 0 1 AN-B-C-DN
5 0 1 0 1 1 AN-B-C-D
6 0 1 1 0
7 0 1 1 1 1 AN-B-C-D
8 1 0 0 0
9 1 0 0 1 1 A-BN-C-D
10 1 0 1 0 1 A-BN-C-DN
11 1 0 1 1
12 1 1 0 0
13 1 1 0 1
14 1 1 1 0
15 1 1 1 1
Tabla 1.mintérminos.

Por lo tanto, la función 𝐹(𝑎, 𝑏, 𝑐, 𝑑) puede representarse como la suma lógica de los
productos.

𝐹(𝑎, 𝑏, 𝑐, 𝑑) =(AN-BN-CN-DN)+( AN-BN-C-DN)+(AN-B-C-DN)+( AN-B-C-D)+ (AN-B-C-

D)+( A-BN-C-D )+( A-BN-C-DN)

El diagrama implementado en el software Quartus II es el siguiente:

 Fig 1. Circuito lógico mintérminos.

Los datos obtenidos mediante simulación son:

Fig 2. Simulación mintérminos.

Es posible verificar los resultados con ayuda de la gráfica obtenida por simulación y
la tabla de verdad. Realmente todos los datos de la tabla de verdad corresponden
a la simulación

Punto 2.1b
Los maxitérminos corresponden a la combinación de entrada de la cual resulta un
0 en la salida. De acuerdo con el enunciado del problema, los maxitérminos
corresponden a las filas 0, 3, 4, 5, 9, 10, 12; es decir, la tabla de verdad es de la
forma:

No a b c d F Combinación
0 0 0 0 0 0 A+B+C+D
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1 0 A+B+CN+DN
 4 0 1 0 0 0 A+BN+C+D
5 0 1 0 1 0 A+BN+C+DN
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1 0 AN+B+C+DN
10 1 0 1 0 0 NA+B+CN+D
11 1 0 1 1
12 1 1 0 0 0 AN+BN+C+D
13 1 1 0 1
14 1 1 1 0
15 1 1 1 1
Tabla 2. Maxiterminos .

Por lo tanto, la función 𝐹(𝑎, 𝑏, 𝑐, 𝑑) puede representarse como

𝐹(𝑎, 𝑏, 𝑐, 𝑑) =( A+B+CN+DN)*( A+BN+C+D)*(A+BN+C+DN)*(AN+B+C+DN)*(NA+B+CN+D)*(AN

+BN+C+D)

El diagrama implementado en el software Quartus II es el siguiente:

 Fig 3. Circuito lógico maxitérminos.

Los resultados de la simulación corresponden a la siguiente figura:

Fig 4. simulación maxitérminos.

Los valores corresponden a los mostrados en la tabla de verdad, por lo tanto, la

simulación fue exitosa.

Punto 3.
Dado que los números son de dos bits y están representados en binario, cada
número tendrá dos componentes (n-1=1) y serán de la siguiente forma:

𝐴 = (𝐴1 𝐴0 )2

𝐵 = (𝐵1 𝐵0 )2
Cómo son cuatro componentes, la tabla de verdad tendrá 24 combinaciones,
entonces esta debe ser de la forma:

Punto 1c
No A1 A0 B1 B0 A>B Combinación
0 0 0 0 0 1
1 0 0 0 1 0 A1+A0+B1+B0N
2 0 0 1 0 1
3 0 0 1 1 0 A1+A0+BN1+B0N
4 0 1 0 0 1
5 0 1 0 1 1
6 0 1 1 0 0 A1+A0N+B1N+B0
7 0 1 1 1 0 A1+A0N+B1N+B0N
8 1 0 0 0 1
9 1 0 0 1 1
10 1 0 1 0 1
11 1 0 1 1 0 A1N+A0+B1N+B0N
12 1 1 0 0 1
13 1 1 0 1 1
14 1 1 1 0 1
15 1 1 1 1 0 A1N+A0N+B1N+B0N
Tabla 3. Maxiterminos punto c..

Por conveniencia, dado que los maxitérminos son menos, se decide representar la
función con ayuda de los maxitérminos, que es el producto lógico de las sumas. La
función que representa la tabla de verdad se muestra a continuación:

𝐹(𝑎, 𝑏, 𝑐, 𝑑) =(A1+A0+B1+B0N)*(A1+A0+BN1+B0N)*(A1+A0N+B1N+B0)*(A1+A0N+B1N+B0N)*
(A1N+A0+B1N+B0N)*(A1N+A0N+B1N+B0)

Ahora bien, el esquema utilizado en el Software Quartus II es el que se muestra en

la Figura 5. Es importante resaltar que para evitar el uso de conectores se decidió
utilizar las etiquetas, de esta forma, el esquema es menos confuso y más simple.
 Fig 5.. Circuito lógico maxitérminos punto c.

La simulación resultante del software Quartus II es la mostrada en la Figura 6

Fig 6. Simulación maxitérminos punto c..

Los tiempos utilizados para dicha simulación fueron el doble para cada señal, es
decir, la señal A1 tiene un tiempo de 50ns, la señal A0 tiene un tiempo de 100ns y
así sucesivamente. Si se comparan los resultados de simulación con la tabla de
verdad, son iguales, quiere decir que el proceso de representación fue exitoso.

Punto 4.
Dado que la función F(a,b,c,d,e) posee mintérminos en las filas 1, 3, 4, 9, 11, 12,
13,15, 17, 19, 22, 25, 27, 29, 31, se desea realizar una simplificación, es decir,
utilizar el mapa de Karnaugh en lugar del método convencional. A partir de los
mintérminos mostrados se encuentra la Tabla 4. Es necesario aclara que, al tener
5 entradas, la tabla de verdad debe tener 25 filas.
 No a b c d e F
0 0 0 0 0 0
1 0 0 0 0 1 1
2 0 0 0 1 0
3 0 0 0 1 1 1
4 0 0 1 0 0 1
5 0 0 1 0 1
6 0 0 1 1 0
7 0 0 1 1 1
8 0 1 0 0 0
9 0 1 0 0 1 1
10 0 1 0 1 0
11 0 1 0 1 1 1
12 0 1 1 0 0 1
13 0 1 1 0 1 1
14 0 1 1 1 0
15 0 1 1 1 1 1
16 1 0 0 0 0
17 1 0 0 0 1 1
18 1 0 0 1 0
19 1 0 0 1 1 1
20 1 0 1 0 0
21 1 0 1 0 1
22 1 0 1 1 0 1
23 1 0 1 1 1
24 1 1 0 0 0
25 1 1 0 0 1 1
26 1 1 0 1 0
27 1 1 0 1 1 1
28 1 1 1 0 0
29 1 1 1 0 1 1
30 1 1 1 1 0 1
31 1 1 1 1 1 1
Tabla 4. Minterminos impares.

Ahora bien, un método simple para utilizar el mapa de Karnaugh utilizar cuatro
columnas (b, c, d, e) y con ellas construir 2 tablas que se diferenciarán únicamente
en “a”. En términos prácticos es dividir el problema en dos partes y resolverlos de
forma conjunta.
Para a=0 (parte de la tabla de verdad en color verde), los minterminos ubicados en
el mapa de Karnaugh son los siguientes:

Tabla 5

a=0
DE BC 00 01 11 10
00 1 1
01 1 1 1
11 1 1 1
10
Tabla 5. Karnaugh mintérminos A

Para a=1 (parte de la tabla de verdad en color azul), los minterminos ubicados en el
mapa de Karnaugh son los siguientes:

a=1
DE BC 00 01 11 10
00
01 1 1 1
11 1 1 1
10 1 1
Tabla 6. Karnaugh mintérminos B

Se hace indispensable aclarar que el agrupamiento de los datos mapeados debe

hacerse en potencias de dos; de otra forma, el método no se aplicará de forma
correcta. Dicho lo anterior, dado que algunos minterminos están en la misma
posición, es posible agruparlos, por lo tanto, se obtienen los grupos sombreados
con diferente color, a los cuales corresponde los productos lógicos mostrados a
continuación:

Grupo 1 BN.CN.E
Grupo 2 AN.C.DN.EN
Grupo 3 B.E
Grupo 4 A.C.D.EN
Tabla 7. Grupos mintérminos

Y dado que se trabajó con minterminos, la función F(a,b,c,d,e) puede ser expresada
de la siguiente forma:
 𝐹(𝑎, 𝑏, 𝑐, 𝑑, 𝑒) =(BN.CN.E)+(AN.C.DN.EN)+(B.E)+(A.C.D.EN)

El esquema del circuito lógico implementado en Quartus II, así como los resultados
de la simulación se muestran a continuación en la Figura 7 y 8 respectivamente:

Fig 7. Circuito lógico mintérminos impares

Fig 8. Simulación mintérminos impares

Los tiempos utilizados para dicha simulación fueron incrementales para cada señal,
es decir, la señal A1 tiene un tiempo de 50ns, la señal A0 tiene un tiempo de 100ns
y así sucesivamente (cada 50ns). Si se comparan los resultados de simulación con
la tabla de verdad, corresponden entre sí. Quiere decir que el proceso de
representación fue exitoso.

Punto 5
En este punto se desea representar la misma función, pero con ayuda de
maxtérminos. La tabla de verdad correspondiente a los maxtérminos se muestra a
continuación:

No a b c d e F
0 0 0 0 0 0 0
1 0 0 0 0 1
 2 0 0 0 1 0 0
3 0 0 0 1 1
4 0 0 1 0 0
5 0 0 1 0 1 0
6 0 0 1 1 0 0
7 0 0 1 1 1 0
8 0 1 0 0 0 0
9 0 1 0 0 1
10 0 1 0 1 0 0
11 0 1 0 1 1
12 0 1 1 0 0
13 0 1 1 0 1
14 0 1 1 1 0 0
15 0 1 1 1 1
16 1 0 0 0 0 0
17 1 0 0 0 1
18 1 0 0 1 0 0
19 1 0 0 1 1
20 1 0 1 0 0 0
21 1 0 1 0 1 0
22 1 0 1 1 0
23 1 0 1 1 1 0
24 1 1 0 0 0 0
25 1 1 0 0 1
26 1 1 0 1 0 0
27 1 1 0 1 1
28 1 1 1 0 0 0
29 1 1 1 0 1
30 1 1 1 1 0
31 1 1 1 1 1
Tabla 8. Minterminos pares.

El método del mapa de Karnaugh ahora aplica a los maxtérminos, dividiendo el

problema en dos partes y mapeándolos directamente.

a=0
DE BC 00 01 11 10
00 0 0
01 0
11 0
10 0 0 0 0
 Tabla 9. Karnaugh maxitérminos A

a=1
DE BC 00 01 11 10
00 0 0 0 0
01 0
11 0
10 0 0
Tabla 10. Karnaugh maxitérminos B

Los grupos se forman de tal forma que el número de maxtérminos en cada uno sea
potencia de 2. Los grupos se distinguen por los diferentes colores.

Al trabajar con maxtérminos, cada grupo es la suma de sus componentes (las que
no varían)

Grupo 1 C+E
Grupo 2 AN+CN+D+E
Grupo 3 B+CN+EN
Grupo 4 A+CN+DN+E
Tabla 11. Grupos maxitérminos

Y la función F puede ser representada como el producto lógico de las sumas:

𝐹(𝑎, 𝑏, 𝑐, 𝑑, 𝑒) =(C+E)+(AN+CN+D+E)+( B+CN+EN)+(A+CN+DN+E)

El esquema implementado y los resultados de la simulación en el software Quartus

II son los mostrados en la Figura 9 y 10, respectivamente.
 Fig 9.Circuito lógico maxitérminos pares

Fig 10. Simulación mintérminos pares

Los tiempor de cada señal son incrementales, es decir, a tiene un tiempo de 50ns,
b de 100 ns. C de 150ns y así sucesivamente. De tal forma que los estados de cada
una de las entradas determinan el valor de la salida en la simulación.