/////////////////////////////////////////////////////////////////

// Generated by DFTAdvisor at Thu Feb 12 10:36:00 2009 //

/////////////////////////////////////////////////////////////////

// Save the Log //

/////////////////////////////////////////////////////////////////

//set_context dft -scan

read_verilog ../netlist/case1_scan.v

set logfile handling ../log/case1_sa.log -replace

/////////////////////////////////////////////////////////////////

// FastScan Version //

/////////////////////////////////////////////////////////////////

report version data

set_current_design DmaWr

/////////////////////////////////////////////////////////////////

// Test Procesure File //

add scan groups grp1 case1_sa.avi

/////////////////////////////////////////////////////////////////
// Define the Scan Chains //

/////////////////////////////////////////////////////////////////

add scan chains chain1 grp1 scan_in1 IACKbarOut

/////////////////////////////////////////////////////////////////

// Define Clocks //

/////////////////////////////////////////////////////////////////

add clocks 0 scan_reset

add clocks 1 Reset

add clocks 0 scan_set

add clocks 0 FastClk

add pin constraints test_en C1

////////////////////////////////////////////////////////////////

// Check the Contention //

/////////////////////////////////////////////////////////////////

set contention check capture_clock -atpg

/////////////////////////////////////////////////////////////////

// report Primary inputs all //

/////////////////////////////////////////////////////////////////

set system mode atpg

/////////////////////////////////////////////////////////////////

// Verify there are no DRC violations. //

/////////////////////////////////////////////////////////////////

report drc rules

/////////////////////////////////////////////////////////////////

// Define the Fault Model //

/////////////////////////////////////////////////////////////////

set fault type stuck

/////////////////////////////////////////////////////////////////

// Add All Faults //

/////////////////////////////////////////////////////////////////

add faults -all

/////////////////////////////////////////////////////////////////

// Run //

/////////////////////////////////////////////////////////////////

create_patterns

/////////////////////////////////////////////////////////////////

// Report //
/////////////////////////////////////////////////////////////////

report drc rules

report environment

report scan cells > ../report/case1_scan_cells.rpt

report scan chains > ../report/case1_scan_chains.rpt

////////////////////////////////////////////////////////////////

// Write Faults //

/////////////////////////////////////////////////////////////////

write faults ../fault/case1_DET.faults -r -c DS -c DI -c RE -c UU -c TI -c BL

write faults ../fault/case1_UDET.faults -r -c AU -c UO -c UC

/////////////////////////////////////////////////////////////////

// Save Patterns //

/////////////////////////////////////////////////////////////////

// chain Test serial Pattern

write_patterns ../vecs/case1_chain.v -pattern_sets chain -verilog -serial -replace

// scan capture patterns

write_patterns ../vecs/case1_scan.v -pattern_sets scan -verilog -serial -replace

// chain Test parallel Pattern

write_patterns ../vecs/case1_chain_parallel.v -pattern_sets chain -verilog -parallel -replace

// scan capture parallel patterns

write_patterns ../vecs/case1_scan_parallel.v -pattern_sets scan -verilog -

parallel -replace
write_patterns ../vecs/case1_scan.wgl -pattern_sets scan -wgl -parallel -replace

write_patterns ../vecs/case1_scan.stil -pattern_sets scan -stil -parallel -replace

write_patterns ../vecs/case1_scan.ascii -pattern_sets scan -ascii -parallel -replace

/////////////////////////////////////////////////////////////////

// Exit //

/////////////////////////////////////////////////////////////////

//Exit