Ingeniería de

Telecomunicación

INGENIERÍA DE TELECOMUNICACIÓN
ELECTRÓNICA DIGITAL II

Manualde latarjeta
dedesarrollo
Placa de prácticas: Pegasus de Digilent

Figura 1. Placa de prácticas: PEGASUS de Digilent

La placa que se va utilizar en las prácticas es el modelo PEGASUS de DIGILENT

(Figura 1). Con ellas se consigue una plataforma de desarrollo basada en FPGAs de
Xilinx y que proporciona un conjunto de periféricos de uso común tales como LEDs,
pulsadores, displays de 7 segmentos o switches (interruptores).

A continuación se va a realizar una breve descripción de la placa enfocada al empleo

que se va a hacer de ellas en este curso. Para mayor información se puede consultar la
página web del fabricante [5].

La placa PEGASUS es una placa basada en una FPGA Spartan 2 de Xilinx, y en

particular en la XC2S50, que contiene 50K puertas. Además incluye una memoria Flash
XCF01S, 96 pines de entrada/salida, rutados a 3 conectores de expansión, 8 LEDs rojos,
4 displays de 7 segmentos, 4 pulsadores, 8 interruptores, un puerto PS/2 y otro VGA. La
programación de la FPGA puede realizarse mediante el estándar JTAG o mediante una
memoria Flash.
 Figura 2. PEGASUS: Diagrama de bloques

En la Figura 2 se muestra un diagrama de bloques de la placa y en la Figura 3 una

fotografía en la que se han señalado cada uno de sus componentes.

Conectores
de Expasión

Memoria
FLASH

Conector
JTAG

FPGA
Conector de
Expansión

Conector
Alimentación

Botón
Displays de
7 segmentos

Pulsadores Reloj de Switches

50 MHz

Figura 3 PEGASUS de Digilent

La placa tiene tres conectores de expansión cada uno de los cuales proporciona 32 pines
de entrada y salida (ver Figura 4a y 4b ). Los tres conectores tienen la masa (GND) en el
pin 1, VU en el pin 2 y la alimentación de 5V en el pin 3. Los pines del 4 al 35 son los
32 que están rutados a pines de entrada y salida de la FPGA y los pines del 36 al 40
están reservado para las señales del JTAG y de los relojes.
 Figura 4. PEGASUS: Conectores de expansión y jTAG

El pinout de los conectores de expansión es el que aparece en la Figura 6. Además del

nombre de la señal se muestra el pin de la FPGA al que está rutado. El nombre de las
señales se ha realizado por analogía con los buses de un microprocesador de 8 bits: un
bus de datos de 8 bits (pines de DB0…DB7), un bus de direcciones de 6 bits
(ADR0…ADR5) y tres señales de control WE,OE, CS. Es importante señalar que para
la realización de las prácticas se utilizan estas señales y que esta notación es simbólica y
a la hora de asignar los pines a la FPGA. Lo que hay que tener en cuenta es que las
señales DB0…DB7 son bidireccionales y el resto son tipo salida para la FPGA.

Figura 5b. PEGASUS: Conectores de expansión.

 Figura 6.PEGASUS: pinout de los conectores de expansión

En la Figura 7 se adjunta los pines de la FPGA. Se puede comprobar la correspondencia

con los valores que aparecen en la Figura 6.
 Figura 7. Pines de la FPGA de la placa PEGASUS

Como se puede ver en la Figura 3 la placa tiene un LED que permite verificar que la
configuración de la FPGA se ha realizado correctamente. También hay un botón o
pulsador que puede ser utilizado como RESET externo.

Alimentaciones
La placa utiliza una tensión de alimentación de 5V. La alimentación es conectada a la
placa mediante un conector jack (ver Figura 3).
Relojes
La placa proporciona un reloj primario (GCK1) de 50 MHz conectado al pin 77 de la
FPGA. Para la realización de las prácticas se utilizará como señal de reloj de la FPGA.
También es posible incorporar otro reloj (GLK2) que estaría rutado al pin 182 de la
FPGA.

Displays de 7 segmentos
La placa contiene 4 displays de 7 segmentos, tipo LED, en ánodo común, es decir, para
activar cada uno de los segmentos se requiere un nivel de tensión bajo, es decir, 0V. Se
trata de un display multiplexado de 4 bits, en el que cada dígito está conectado a un
circuito común de 4 nodos. Esto significa que para activar los 4 bits, es decir, para que
cada uno de los cuatro dígitos aparezcan constantemente iluminado hay que realizar un
controlador con una frecuencia de refresco de 1 KHz a 60 KHz, en la que cada dígito
está iluminado ¼ del ciclo de refresco.

Figura 8. PEGASUS: Displays de 7 segmentos

LEDs
La placa consta de 8 LEDs rojos de montaje superficial (SMD). El esquema de cada uno
de los LEDs es el que aparece en la Figura 9 , en el que los ánodos de los LEDs están
conectados a través de una resistencia de 390 Ω a Vdd (alimentación). Además en la
placa hay un LED que indica el estatus de la programación JTAG y otro que indica el
estado de la placa.

Figura 9.PEGASUS: LEDs

Pulsadores
El esquema de los 4 pulsadores o botones de la placa es el que aparece en la Figura 10.
 Figura 10. PEGASUS:Pulsadores

Switches o interruptores
El esquema de los 8 interruptores o switches de la placa se puede ver en la Figura 11.

Figura 11. PEGASUS: Interruptores