Documente Academic
Documente Profesional
Documente Cultură
LABORATORIO Nº 12
Alumnos :
I. OBJETIVOS
a) Identificar la arquitectura de las FPGA.
b) Programar un FPGA utilizando lenguaje esquemático para crear circuitos lógicos.
c) Cargar correctamente el archivo .BIT en el FPGA.
d) Realizar Síntesis, implementar y generar un archivo de programación.
Los FPGA (Field Programmable Gate Array) son circuitos lógicos programables directamente por el
usuario, lo cual requiere de herramientas de costo relativamente bajo, como lo son el software de
desarrollo y el dispositivo grabador. La grabación o programación de uno de estos dispositivos se puede
llevar a cabo en milisegundos. Los FPGA son muy utilizados por fabricantes que producen tecnología a
baja escala, como por ejemplo diseñadores de equipos de propósito específico, los cuales no pueden
justificar la producción de ASICs por los bajos volúmenes de dispositivos que venden. Los FPGAs tienen
una funcionalidad similar, a costos menores y con una velocidad ligeramente menor. También los FPGAs
se utilizan como prototipos, los cuales se pueden depurar y permiten refinar el diseño. Con el software
de diseño se puede simular en hardware antes de mandar a fabricar el ASIC correspondiente
El proceso de diseño de un circuito digital utilizando una matriz lógica programable puede
descomponerse en dos etapas básicas:
Dividir el circuito en bloques básicos, asignándolos a los bloque configurables del dispositivo.
Conectar los bloques de lógica mediante los conmutadores necesarios
Los elementos básicos constituyentes de una FPGA como las de Xilinx se pueden ver en la
Ilustración 1 y son los siguientes:
Laboratorio 12 LAB 13
Programación el VHDL Página 2 / 9
Bloques lógicos, cuya estructura y contenido se denomina arquitectura. Hay muchos tipos de
arquitecturas, que varían principalmente en complejidad (desde una simple puerta hasta módulos
más complejos o estructuras tipo PLD). Suelen incluir biestables para facilitar la implementación de
circuitos secuenciales. Otros módulos de importancia son los bloques de Entrada/Salida
Memoria RAM, que se carga durante el RESET para configurar bloques y conectarlos.
PROCEDIMIENTO.
Latch (Cerrojo)
Dispositivo con la capacidad de almacenar un bit de información de manera asíncrona; es decir, la alteración del
estado de almacenamiento “salida” se produce mediante una señal y no de una entrada de reloj.
ADJUNTE EVIDENCIAS DE LO
TRABAJADO.
Laboratorio 12 LAB 13
Programación el VHDL Página 4 / 9
ADJUNTE EVIDENCIAS DE LO
TRABAJADO.
Laboratorio 12 LAB 13
Programación el VHDL Página 5 / 9
ADJUNTE EVIDENCIAS DE LO
TRABAJADO.
Laboratorio 12 LAB 13
Programación el VHDL Página 6 / 9
Registro Serie.
Considere el arreglo que se muestra en la figura. Como se puede observar, la actualización de la salida en cada
uno de los flip-flop se da de manera simultánea en cada flanco de subida de señal de reloj (clk).
Inserte el código en VHDL.
Registro Paralelo.
La función de un registro de entrada – salida en paralelo es la transferencia de la información de sus pins de
entrada a sus pins de salida, en la transición de un flanco de subida o uno de bajada en un pulso de reloj.
Inserte el código en VHDL.
ADJUNTE EVIDENCIAS DE LO
TRABABAJADO.
Laboratorio 12 LAB 13
Programación el VHDL Página 8 / 9
ADJUNTE EVIDENCIAS DE LO
TRABAJADO.
Laboratorio 12 LAB 13
Programación el VHDL Página 9 / 9
______________________________________________________________________________________
______________________________________________________________________________________
______________________________________________________________________________________
______________________________________________________________________________________
______________________________________________________________________________________
______________________________________________________________________________________
______________________________________________________________________________________
______________________________________________________________________________________
______________________________________________________________________________________
______________________________________________________________________________________