Documente Academic
Documente Profesional
Documente Cultură
TRABAJO FINAL
ARQUITECTURA DE COMPUTADORAS
PRESENTADO POR:
DOCENTE A CARGO:
PIURA, 2019
ÍNDICE
INTRODUCCIÓN 3
OBJETIVOS 4
1.1. CONCEPTO 5
1.2. FUNCIONES 16
2. CIRCUITOS COMBINACIONALES 24
2.1. CONCEPTO 24
2.2. FUNCIONES 25
3. CIRCUITOS SECUENCIALES 41
3.1. CONCEPTO 41
3.2. FUNCIONES 48
CONCLUSIONES 56
BIBLIOGRAFÍA 57
2
INTRODUCCIÓN
3
OBJETIVOS
OBJETIVO GENERAL
OBJETIVOS ESPECÍFICOS
4
1. CIRCUITOS DIGITALES BÁSICOS
1.1. CONCEPTO
Los circuitos digitales electrónicos básicos son aquellos circuitos cuya salida
depende de un manipuleo lógico. Por esto son “circuitos lógicos”. Cualquier
información deseada para calcular o controlar, puede ser operada pasando señales
binarias a través de varias combinaciones de circuitos lógicos con cada señal que
representa una variable y transporta un bit de información.
5
1.1.1.2. OR (SUMA LÓGICA):
6
1.1.1.3. NOT (INVERSOR):
7
1.1.1.4. XOR:
8
1.1.1.5. NAND:
9
1.1.1.6. NOR:
10
1.1.1.7.XNOR:
11
1.1.2. CIRCUITOS INTEGRADOS:
12
referirse a la pastilla como un elemento de integración pequeña, mediana o
grande. Unas pocas compuertas en una sola pastilla constituyen un elemento
de integración pequeña (SSI). Para poder calificar como un elemento de
integración mediana (MSI) el circuito integrado debe cumplir una función
lógica completa y tener una complejidad de 10 a 100 compuertas. Un
elemento de integración a gran escala (LSI) realiza una función lógica con
más-de 100 compuertas. Existe también una integración de muy grande
escala (VLSI). para aquellos elementos que contienen miles de compuertas
en una sola pastilla.
13
1.1.4.1.MAPA DE DOS VARIABLES
1.1.4.2.MAPA DE 4 VARIABLES
14
1.1.5. ESCALAS DE INTEGRACIÓN.
1
TTL.-Lógica de transistores(transistor-transistor logic).
2
CMOS.-Semiconductor de óxido de metal complementario. ECL.-Lógica de acoplamiento de
emisor(emitter-coupled logic).
15
1.1.5.4.VLSI (Very Large Scale Integration).
1.2. FUNCIONES
3
MOS. -Semiconductor de óxido de metal ductor
16
1.3.1.1. SIMPLIFICACIÓN ALGEBRAICA
❖ Ley de Morgan:
➢ 𝐴 + 𝐵 = 𝐴. 𝐵
➢ 𝐴. 𝐵 = 𝐴 + 𝐵
❖ Ley Distributiva:
➢ A+(B·C) = (A+B)·(A+C)
➢ A·(B+C) = A·B+A·C
AND ; OR
❖ A·0 = 0 ; A+0 = A
❖ A·1 = A ; A+1 = 1
❖ A·A = A ; A+A = A
❖ A·𝐴 = 0 ; A+𝐴 = 1
❖ Ley de la Involución:
➢ 𝐴(negada) = A
Y = A.𝐵.C + A.𝐵.𝐶
17
TABLA DE VERDAD DEL CIRCUITO ELECTRÓNICO.
A B C Y
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 0
1 1 1 0
18
Y = A.𝐵.C + A.𝐵.𝐶
➢ 1 Diodo Led
19
❖ A = 1, B = 0 y C = 0, el resultado se muestra con el Diodo Led
encendido.
1.3.2.2.DISEÑO SIMPLIFICADO
Hemos optado por simplificar el circuito para lograr una solución más
económica, tal como se muestra a continuación.
20
Solución más económica:
➢ 1 Diodo Led
21
1.3.3. IMPLEMENTACIÓN
1.3.3.1.IMPLEMENTACIÓN EN PROTOBOARD
LISTA DE COMPONENTES:
COMPONENTE CANTIDAD
Pila Plana de 3V 1
Puerta AND cuádruple (74HC08) 1
Inversor Hexagonal (74HC04) 1
Diodo LED 1
Cables 12 (recomendado)
22
Luego del diseño, lo implementamos en el protoboard, colocando
(74LS08) junto con una entrada de 5v, la salida de este circuito pasa
si la salida es 0.
23
2. CIRCUITOS COMBINACIONALES
2.1. CONCEPTO
Son aquellos circuitos digitales con varias entradas y varias salidas, en los
cuales la relación entre cada salida y las entradas puede ser expresada mediante
una función lógica (expresiones algebraicas, tablas de verdad, circuito con
puertas lógicas, etc.).
Por otro lado, si el circuito combinacional tiene varias entradas (n), también
puede tener varias salidas (m). Para "n" variables de entrada tenemos 2𝑛
combinaciones binarias posibles. Por tanto, podemos expresar un circuito
combinacional mediante una tabla de verdad que lista los valores de todas las
salidas para cada una de las combinaciones de entrada. Un circuito
combinacional también puede describirse mediante "m" funciones lógicas, una
para cada variable de salida; cada una de las cuales se presenta como función de
las "n" variables de entrada.
24
Diremos pues, que un circuito combinacional real es aquel en el cual las
salidas dependen exclusivamente de las señales de entrada aplicadas, una vez
transcurrido el tiempo necesario para la estabilización de las salidas, desde la
aplicación de las señales de entrada.
2.2. FUNCIONES
25
De la tabla podemos obtener las siguientes funciones lógicas
S = (AB)´K+(AB)K´ = (AB)K
26
C = A´BK+AB´K+ABK´+ABK = (A´B+AB´) K+AB(K´+K)
C = (AB)K+AB
Los circuitos anteriores pueden tratarse como cajas negras, donde solo
sepamos las salidas que se van a obtener al ingresar entradas determinadas,
por ejemplo, el diagrama de bloque para el sumador completo sería el
siguiente:
27
En el diagrama de la figura 2.2.5 hay 4 sumadores completos. K es el
acarreo de entrada, A3, A2, A1 y A0 son los 4 bits del número A, al igual
que B3, B2, B1 y B0 del número B.
28
Primero recordemos que una resta binaria (A-B) es igual que una suma,
pero complementando a 2 el segundo operando (A+C2(B)), es decir que:
10 – 2 = 10 + C2(2)
Por lo tanto, mediante una operación XOR podemos, si fuera una resta,
complementar los 0s y los 1s del segundo operando; pero al hacer esto sólo
29
estamos hallando el complemento a 1, falta sumarle 1 para que se convierta
en el complemento a 2. Esto se logra conectando la entrada M al acarreo
de entrada (sumar 1), tal como se aprecia en la figura 2.2.8.
30
Es importante mencionar que los display de 7 segmentos, dado que están
construidos con diodos LED, requieren una corriente máxima. En otras palabras,
se requiere colocar una resistencia para limitar la corriente. Dicha resistencia
depende de la corriente que se quiera suministrar al LED, así como de la caída
de voltaje. Para calcular la resistencia usamos la Ley de Ohm.
31
a) DISPLAY 7 SEGMENTOS CÁTODO COMÚN
32
2.4. DISEÑO DEL CIRCUITO
33
34
35
2.4.1. IMPLEMENTACIÓN
36
2.4.1.1.PRUEBAS
000 Apagado
001 a
37
010 e
011 i
38
100 o
101 u
39
40
3. CIRCUITOS SECUENCIALES
3.1. CONCEPTO
3.1.1. BIESTABLES
41
3.1.1.1.POR EL SINCRONISMO DE DISPARO
a) BIESTABLES ASÍNCRONOS
b) BIESTABLES SÍNCRONOS
42
b) BIESTABLES ACTIVADOS POR FLANCO
a) BIESTABLES R-S
Los biestables R-S son los únicos que tienen sentido asíncrono ya que
el resto requieren del reloj para su funcionamiento.
Posee dos entradas, las cuales son R (reset) quien permite poner la
salida del biestable en 0, y de S (set) quien permite poner la salida del
biestable en 1.
43
c) R-S CON NOR
44
d) BIESTABLES J-K
45
A continuación, se presenta la tabla de transición, la tabla compacta,
sus bloques en flancos, y su diagrama de tiempos.
46
e) BIESTABLES D
47
3.2.FUNCIONES
3.2.1. REGISTROS
3.2.1.1. DE ALMACENAMIENTO
48
3.2.1.2. DE DESPLAZAMIENTO
49
Dentro de sus aplicaciones, podemos destacar las siguientes:
50
Paso 1. Diagrama de Estados
51
Paso 3. Mapas de Karnaugh
52
3.3.1. DISEÑO DEL CIRCUITO
Para el diseño del ejemplo anterior su diseño del circuito, está compuesto
por 3 Flip-flops J-K que representan J1 - K1, J2 - K2 y J3 - K3 con sus salidas
Q2, Q1 y Q0 respectivamente, además posee como circuitos básicos dos OR,
tres NAND, Y dos NOT, posee un temporizador quien es el que da los pulsos
de reloj con flanco descendente, también 4 diodos zener o LED’s que son las
notificaciones ya sea para las salidas del circuito Q2, Q1 y Q0, como para los
pulsos del reloj.
53
3.3.2. IMPLEMENTACIÓN
Como vemos en el diseño del circuito está compuesto nuevo por dos
circuitos: El primer circuito sirve para las pulsaciones del reloj y de cómo
alimentación para el CLK de los flip flop J K. En este circuito se está
Constituido por un circuito integrado con el código 555 (Temporizador), 2
resistencias de 10k, 2 capacitores: 1 de 100μF y de 0.01μF, lo implementamos
como en la simulación colocando en su respectiva posición.
54
resultados correspondientes. Las salidas de cada flip flop J K a un led para
ver los resultados de que habíamos planteado.
55
CONCLUSIONES
56
BIBLIOGRAFÍA
(Anón s. f., Anón s. f., Anón s. f., Anón s. f.; García y Rubio s. f.;
Patterson, Hennessy, y Goldberg 1990)
Anón. s. f. «arquitectura-de-computadoras-morris-mano.pdf».
Anón. s. f. «S-ELECTRONICA_DIGITAL.pdf».
Anón. s. f. «sistemas-digitales-arquitectura-computadoras.pdf».
Patterson, David A., John L. Hennessy, y David Goldberg. 1990. Computer architecture: a
quantitative approach. San Mateo, Calif: Morgan Kaufman Publishers.
57