ac INSTITUTO POLITÉCNICO NACIONAL

ESCUELA SUPERIOR DE INGENIERÍA MECÁNICA Y

ELÉCTRICA

INGENIERÍA MECANICA

PRÁCTICAS DE CIRCUITOS LÓGICOS

LABORATORIO DE INGENIERÍA ELÉCTRICA

PRÁCTICA 3

NOMBRE DE LA PRÁCTICA: Mapas de Karnaugh.

OBJETIVO DE LA PRÁCTICA: Comprobar la importancia de los mapas de

Karnaugh en la solución de problemas,
basándose en la suma de productos.

DURACIÓN: Cuatro horas.

MATERIAL NECESARIO:

Una fuente de voltaje de 5V.

Dos DIP de 8 entradas.
Dos LED ( no importa el color).
Catorce resistencias de 470S.
Dos tablillas de conexiones (protoboard).
Los siguientes circuitos integrados (TTL)
Dos 74H04, Tres 74F08, Tres 74S32, Dos 7421.
Alambre para conexiones.

AUTOR:

PROFESOR: Ing. Omar Gibrahin Hernández Uribe

P-3-1
PROBLEMA 1
Las cuatro líneas que entran al circuito lógico combinacional que se ilustra en la figura
siguientes, llevan un dígito decimal codificado en binario. Es decir, los equivalentes
binarios de los dígitos decimales 0-9 pueden aparecer en las líneas A B C D. El bit más
significativo es A.

Las combinaciones de valores correspondientes a los equivalentes binarios de los

números decimales 10-15 nunca aparecerán en las líneas. La única salida Z del circuito
debe ser 1 si y sólo si las entradas representan un número que sea cero o una potencia de
2. Diseñe el circuito.

SOLUCIÓN

Las posibles combinaciones de las entradas al circuito son las siguientes:

Dec A B C D Z
0 0 0 0 0 1
1 0 0 0 1 1
2 0 0 1 0 1
3 0 0 1 1 0
4 0 1 0 0 1
5 0 1 0 1 0
6 0 1 1 0 0
7 0 1 1 1 0
8 1 0 0 0 1
9 1 0 0 1 0
10 1 0 1 0 x
11 1 0 1 1 x
12 1 1 0 0 x
13 1 1 0 1 x
14 1 1 1 0 x
15 1 1 1 1 x

Las combinaciones de entrada al circuito que conformen un número que sea potencia de
2 o un cero, se representaron en la salida con un uno, entre el intervalo de 0-9, las que no
cumplen con estas condiciones se representaron con un cero, y el resto de las
combinaciones que componen las cuatro variables, o sea, el intervalo de 10-15, son
irrelevantes y se representaron con una x.

La función Z de salida en forma canónica es:

Llevando esta función al mapa de Karnaugh en forma de minitérminos, tenemos:

Ing. Omar Gibrahin Hernández Uribe P-3-2

La función mínima resultante es:

El logigrama del circuito quedó de la siguiente manera:

Y el circuito topológico es el siguiente:

Ing. Omar Gibrahin Hernández Uribe P-3-3

PROBLEMA 2
Un circuito recibe dos números binarios de tres bits, A=A2A1A0, y B =B2B1B0. Diseñe un
circuito mínimo de suma de productos para producir una salida f=1 siempre que A sea mayor
que B.

SOLUCIÓN

Tomando en cuenta todas las permutaciones, o sea; todas las combinaciones

de los números de 3 bits tenemos, las condiciones del problema, se realiza la tabla
funcional:

A B A B
DEC A2 A1 A0 B2 B1 B0 f DEC A2 A1 A0 B2 B1 B0 f
0 0 0 0 0 0 0 0 32 1 0 0 0 0 0 1
1 0 0 0 0 0 1 0 33 1 0 0 0 0 1 1
2 0 0 0 0 1 0 0 34 1 0 0 0 1 0 1
3 0 0 0 0 1 1 0 35 1 0 0 0 1 1 1
4 0 0 0 1 0 0 0 36 1 0 0 1 0 0 0
5 0 0 0 1 0 1 0 37 1 0 0 1 0 1 0
6 0 0 0 1 1 0 0 38 1 0 0 1 1 0 0
7 0 0 0 1 1 1 0 39 1 0 0 1 1 1 0
8 0 0 1 0 0 0 1 40 1 0 1 0 0 0 1
9 0 0 1 0 0 1 0 41 1 0 1 0 0 1 1
10 0 0 1 0 1 0 0 42 1 0 1 0 1 0 1
11 0 0 1 0 1 1 0 43 1 0 1 0 1 1 1
12 0 0 1 1 0 0 0 44 1 0 1 1 0 0 1
13 0 0 1 1 0 1 0 45 1 0 1 1 0 1 0
14 0 0 1 1 1 0 0 46 1 0 1 1 1 0 0
15 0 0 1 1 1 1 0 47 1 0 1 1 1 1 0
16 0 1 0 0 0 0 1 48 1 1 0 0 0 0 1
17 0 1 0 0 0 1 1 49 1 1 0 0 0 1 1
18 0 1 0 0 1 0 0 50 1 1 0 0 1 0 1
18 0 1 0 0 1 1 0 51 1 1 0 0 1 1 1
20 0 1 0 1 0 0 0 52 1 1 0 1 0 0 1
21 0 1 0 1 0 1 0 53 1 1 0 1 0 1 1
22 0 1 0 1 1 0 0 54 1 1 0 1 1 0 0
23 0 1 0 1 1 1 0 55 1 1 0 1 1 1 0
24 0 1 1 0 0 0 1 56 1 1 1 0 0 0 1
25 0 1 1 0 0 1 1 57 1 1 1 0 0 1 1
26 0 1 1 0 1 0 1 58 1 1 1 0 1 0 1
27 0 1 1 0 1 1 0 59 1 1 1 0 1 1 1
28 0 1 1 1 0 0 0 60 1 1 1 1 0 0 1
29 0 1 1 1 0 1 0 61 1 1 1 1 0 1 1
30 0 1 1 1 1 0 0 62 1 1 1 1 1 0 1
31 0 1 1 1 1 1 0 63 1 1 1 1 1 1 0

f(A2, A1, A0, B2, B1, B0) = Σm (8,16-17,24-26,32-35,40-44,48-53,56-62)

Ing. Omar Gibrahin Hernández Uribe P-3-4

Llevando estos resultados a un mapa de Karnaugh tenemos:

La función mínima quedó de la siguiente manera:

El logigrama de la función reducida es el siguiente:

Ing. Omar Gibrahin Hernández Uribe P-3-5

 y su circuito topológico es:

La compuerta O de 7 entradas se obtuvo con 6 compuertas O de 2 entradas.

PROCEDIMIENTO EXPERIMENTAL
Armar los dos circuitos topológicos anteriores y comprobar su salida con la tabla
funcional obtenida en la solución.

NOTA: El alumno, o el equipo de trabajo, deberá presentarse al laboratorio con el circuito anterior ya armado.
Traer fuente de voltaje de 5V.

Ing. Omar Gibrahin Hernández Uribe P-3-6

54/74F08 RANGOS GARANTIZADOS DE OPERACIÓN
Símbol Parámetro Mí Tí M U
o ni pi áx ni
m co im da
o o d
VCC Voltaje de alimentación 54 4. 5. 5. V
, 5 0 5
74
TA Rango de Op. De Temp. 54 - 25 12 /C
Amb. 74 55 25 5
0 70
IOH Corriente de salida en 54 -
ALTO , 1. .m
74 0 A
IOL Corriente de salida en 54 20
BAJO ,7 .0 .m
4 A
.tPLH = 4.3ns tPHL = 3.9ns

54/74LS08 RANGOS GARANTIZADOS DE OPERACION

Símbol Parámetro Mí Tí M U
o ni pi áx ni
m co im da
o o d
VCC Voltaje de alimentación 54 4. 5. 5. V
74 5 0 5
4. 5. 5.
75 0 25
TA Rango de Op. De Temp. 54 - 25 12 /C
Amb. 74 55 25 5
0 70
IOH Corriente de salida en 54 -
ALTO , 0. .m
74 4 A
IOL Corriente de salida en 54 4.
BAJO 74 0 .m
8. A
0
.tPLH = 8.0ns tPHL = 10.0ns

TAREA
Diseñar, utilizando producto de sumas, los circuitos de los problemas anteriores.
Reportar: mapas de Karnaugh, funciones (Maxitérminos), logigramas y diagramas
topológicos.

Ing. Omar Gibrahin Hernández Uribe P-3-7