UNIVERSIDAD NACIONAL ABIERTA Y A DISTANCIA

ESCUELA DE CIENCIAS BÁSICAS, TECNOLOGÍA E INGENIERÍA

MICROELECTRONICA 299008_2

APORTE PASO 1

YOBANNY ARMANDO SALAMANCA SANTANA

Cod. 4219104

TUTOR

NESTOR JAVIER RODRIGUEZ

UNIVERSIDAD NACIONAL ABIERTA Y ADISTANCIA

ESCUELA DE CIENCIAS BASICAS TECNOLOGIA E INGENIERIA

2019-2
UNIVERSIDAD NACIONAL ABIERTA Y A DISTANCIA
ESCUELA DE CIENCIAS BÁSICAS, TECNOLOGÍA E INGENIERÍA

1. Realizar el diseño del algoritmo de una ALU (Unidad Aritmético Lógica)

basada en compuertas lógicas y flip-flops, pueden utilizar todas la que
necesiten, (Recuerde que en el syllabus se encuentra la referencia
bibliográfica para el desarrollo de la actividad)

COMPUPUERTAS LOGICAS

Una compuerta lógica es aquel circuito digital que tiene la capacidad de aplicar un
proceso interno a sus n bits de entrada, que cumple con alguna de las
operaciones definidas en el Álgebra de Boole, y que cuyos resultados son
manifiestos en sus bits de salida.

COMPERTA LOGICA NOT

La puerta lógica NO (NOT en inglés) realiza la función booleana de inversión o
negación de una variable lógica. Una variable lógica A a la cual se le aplica la
negación se pronuncia como "no A" o "A negada".

TABLA DE VERDAD FUNCIÓN BOOLEANA

Entrad Salida La ecuación característica que

aA S describe el comportamiento
0 1 de la puerta NOT es:

1 0

SIMBOLO
UNIVERSIDAD NACIONAL ABIERTA Y A DISTANCIA
ESCUELA DE CIENCIAS BÁSICAS, TECNOLOGÍA E INGENIERÍA

COMPURTA LOGICA AND

La puerta lógica Y, más conocida por su nombre en inglés AND (
), realiza la función booleana de producto lógico. Su símbolo es
un punto (·), aunque se suele omitir. Así, el producto lógico de las variables A y B
se indica como AB, y se lee A y B o simplemente A por B.

TABLA DE VERDAD FUNCIÓN BOOLEANA

Entrad Entrada Salida La ecuación característica que describe

aA B S el comportamiento de la puerta AND es:
0 0 0

0 1 0

1 0 0

1 1 1

SIMBOLO

COMPERTA LOGICA NAND

La puerta lógica NO-Y, más conocida por su nombre en inglés NAND, realiza la
operación de producto lógico negado. En la figura de la derecha pueden
observarse sus símbolos en electrónica.

TABLA DE VERDAD FUNCIÓN BOOLEANA

Entrad Entrada Salida La ecuación característica que describe el
aA B S
comportamiento de la puerta NAND es:
0 0 1
0 1 1
1 0 1
1 1 0
SIMBOLO
UNIVERSIDAD NACIONAL ABIERTA Y A DISTANCIA
ESCUELA DE CIENCIAS BÁSICAS, TECNOLOGÍA E INGENIERÍA

COMPUETA LOGICA NOR

La puerta lógica NO-O, más conocida por su nombre en inglés NOR, realiza la
operación de suma lógica negada. En la figura de la derecha pueden observarse
sus símbolos en electrónica.
TABLA DE VERDAD FUNCIÓN BOOLEANA
Entrad Entrada Salida La ecuación característica que describe el
aA B S
comportamiento de la puerta NOR es:
0 0 1
0 1 0
1 0 0
1 1 0
SIMBOLO

COMPUERTA LOGICA XOR

La puerta lógica OR-exclusiva, más conocida por su nombre en inglés XOR,
realiza la función booleana A'B+AB'. Su símbolo es el más (+) inscrito en un
círculo. En la figura de la derecha pueden observarse sus símbolos en electrónica.
TABLA DE VERDAD FUNCIÓN BOOLEANA
Entrad Entrada Salida La ecuación característica que describe
aA B S
el comportamiento de la puerta XOR es:
0 0 0
0 1 1 |-
1 0 1
1 1 0
SIMBOLO
UNIVERSIDAD NACIONAL ABIERTA Y A DISTANCIA
ESCUELA DE CIENCIAS BÁSICAS, TECNOLOGÍA E INGENIERÍA

COMPUERTA LOGICA XNOR

La puerta lógica equivalencia, realiza la función booleana AB+~A~B. Su símbolo

es un punto (·)
TABLA DE VERDAD FUNCIÓN BOOLEANA
Entrada Entrada Salida La ecuación característica que describe
A B S
el comportamiento de la puerta XNOR es:
0 0 0
0 1 1
1 0 1
1 1 0
SIMBOLO

CIRCUITOS COMBINACIONALES

Los circuitos lógicos digitales pueden ser de dos tipos: combinacionales o

secuenciales.
Sistemas digitales combinacionales: Aquellos en los que sus salidas sólo
depende del estado de sus entradas en un momento dado. Por lo tanto, no
necesita módulos de memoria, ya que las salidas no dependen de los estados
previos de las entradas.

Sistemas digitales secuenciales: Aquellos en los que sus salidas dependen

además del estado de sus entradas en un momento dado, de estados previos.
Esta clase de sistemas necesitan elementos de memoria que recojan la
información de la 'historia pasada' del sistema.
Diremos pues, que un circuito combinacional real es aquel en el cual las salidas
dependen exclusivamente de las señales de entrada aplicadas, una vez
transcurrido el tiempo necesario para la estabilización de las salidas, desde la
UNIVERSIDAD NACIONAL ABIERTA Y A DISTANCIA
ESCUELA DE CIENCIAS BÁSICAS, TECNOLOGÍA E INGENIERÍA

aplicación de las señales de entrada. Entre los circuitos combinacionales clásicos

tenemos:

 Lógicos
 Generador/Detector de paridad Multiplexor y Demultiplexor Codificador y
Decodificador Conversor de código Comparador
 Aritméticos
 Sumador
 Aritméticos y lógicos
 Unidad aritmético lógica.
Estos circuitos están compuestos únicamente por puertas lógicas interconectadas
entre sí.
El Flip - Flop S-R (Set-reset):

Es un circuito biestable conformado por un detector de transición de impulsos que

está encargado de detectar cuándo se tiene un flanco de subida o de bajada del reloj
(CLK), dos compuertas NAND encargadas de enviar estos pulsos a las compuertas
OR. En estas compuertas OR, una de las salidas está conectada a la entrada de la
otra compuerta, logrando una retroalimentación:

Diagrama lógico del flip- flop S-R:

TABLA DE VERDAD

DIAGRAMA DE TIEMPOS
UNIVERSIDAD NACIONAL ABIERTA Y A DISTANCIA
ESCUELA DE CIENCIAS BÁSICAS, TECNOLOGÍA E INGENIERÍA

El flip-flop D:

Está compuesto por dos compuertas NAND encargadas de enviar la señal de

habilitación a las compuertas OR (al igual que el flip- flop SR se puede construir con
otras compuertas lógicas). La salida de una compuerta OR se transforma en la
entrada de la otra (retroalimentación). Se puede observar la similitud con el flip- flop
SR, solamente difieren en una entrada de habilitación y en que la entrada de Reset es
igual a la de Set negada
DIAGRAMA LOGICO FLIP – FLOP D

TABLA DE VERDAD

Diagrama de tiempos.
UNIVERSIDAD NACIONAL ABIERTA Y A DISTANCIA
ESCUELA DE CIENCIAS BÁSICAS, TECNOLOGÍA E INGENIERÍA

El flip-flop J-K:

El biestable S-R presenta problemas cuando se activan simultáneamente las dos

entradas S y R. Podemos diseñar un biestable similar que no presente estos
problemas a partir de un biestable D (el resultado es el flip- flop J-K):

Tabla

Cronograma del biestable J-K (activado por flanco de subida):

UNIVERSIDAD NACIONAL ABIERTA Y A DISTANCIA
ESCUELA DE CIENCIAS BÁSICAS, TECNOLOGÍA E INGENIERÍA

BIBLIOGRAFIA

Patrick Dale, S. F. (2008). Electronic Digital Sistem Fundamentals. Lilburn: The fairmont press.

REPOSITORIO INSTITUCIONAL UNAD. (11 de 08 de 2019). Obtenido de BIBLIOTECA UNAD:

https://repository.unad.edu.co/handle/10596/11264

UPNFM. (11 de 09 de 2019). Obtenido de biblioteca UPNFM: http://biblioteca.upnfm.edu.hn