Primera entrega del trabajo colaborativo: Diseño de una memoria RAM

Tutor:

Giovanny Piedrahita

Por:

PRIMERA David Andrés Munive Ríos

Código: 1811025081
ENTREGA DISEÑO
DE UNA MEMORIA
RAM. Facultad de Ingeniería
Politécnico Grancolombiano
Sistemas digitales y ensambladores

1
Primera entrega del trabajo colaborativo: Diseño de una memoria RAM
.

RESUMEN: Con este informe se pretende realizar la 3 SOUCIÓN DE CODIFICADOR DE 5

primera entrega del trabajo colaborativo del módulo de
sistemas digitales y ensambladores, que comprende el
diseño de una memoria RAM.
PALABRAS CLAVE: Memoria RAM, circuito
1 INTRODUCCIÓN
BITS A ÚNICO DATO
Este módulo de memoria RAM, proviene de una
librería en Logisim. Con este módulo podemos
seleccionar una dirección de la RAM y por medio de la
salida de datos, podemos ver el dato almacenado en
dicha dirección.

Esta primera entrega consiste en el diseño

preliminar de un circuito básico para la selección de filas
y columnas de un módulo de una memoria RAM, un
codificador de 5 bits de entrada y un dato de salida y un
display de 7 segmentos para mostrar l dato almacenado
en la memoria RAM. A continuación, veremos
detalladamente las indicaciones dadas por el instructor.

2 INDICACIONES

Se desea diseñar el sistema de control de lectura y

escritura de una memoria RAM de 32 filas x 32
columnas, donde cada dato es de 4 bits. Para la primera
entrega deberá presentar una propuesta de diseño de
tres circuitos combinables en Logisim.

2.1 DECODIFICADOR

Un decodificador que convierte una señal de 5 bits

a un único dato (entre 0 y 31) para la selección de filas y
columnas de una memoria RAM, y para el control de
lectura/ escritura de la misma.

2.2 CIRCUITO DE CONTROL

Un circuito de control con tres entradas y dos

salidas

a. Entrada chip select (CS) funciona como la

habilitación de la memoria RAM.

b. Entrada write enable (WE) para activar la

escritura en la memoria.

c. Entrada output enable (OE) para activar el

envío de datos por el bus.

Cuando CS y WE están activados, la salida E

(escritura) debe activarse. Si WE está activado, la salida
L (lectura) debe permanecer inactiva. Si CS y OE están
activados, la salida L (lectura) debe activarse.

2.3 DISPLAY DE 7 SEGMENTOS

Un circuito conversor para un display de siete

segmentos, que se utilizará para visualizar
posteriormente el dato disponible en la memoria RAM.