LAB.

MICROELECTRONICA UNMSM – FIEE

UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

UNIVERSIDAD DEL PERÚ, DECANA DE AMÉRICA

FACULTAD DE INGENIERÍA ELÉCTRICA, ELECTRÓNICA Y TELECOMUNICACIONES

APELLIDOS Y NOMBRES Nº DE MATRÍCULA

Ccoyori Mendoza Mario 16190114

CURSO TEMA

LAB. MICROELECTRONICA Diseño y fabricación

INFORME FECHA NOTA

TAREA REALIZACIÓN ENTREGA

NÚMERO
23/09/19 23/09/19
1

GRUPO PROFESOR

GRUPO HORARIO: LUNES MsC. Luz Adanaqué Infante

8-10PM
LAB. MICROELECTRONICA UNMSM – FIEE

Tarea # 1 de Microelectrónica
Respecto al circuito que aparece en la figura:

Imagen del circuito dividido en 4 secciones

Sección 1: entrada de datos, Sección 2: salida, Sección 3: registro, Sección 4: pads de entradas

1. Explica su funcionamiento.

Este circuito funciona básicamente como como un registro de desplazamiento con fli-flops tipo D,
que por cada clock (CK) con estado lógico igual a 1, almacena un bit de información, este controlada
atraves de las entradas (Ck1, Ck2 ), sección (4) , así sucesivamente hasta completar sus 256 bits en
el registro , sección (3). Cuenta con 6 entradas (A1, A2, B1, B2, D1, D2), controladas por (C1,C2,C3)
, mediante el enable de dichos búfer , sección (1). Y finalmente cuando se hayan ingresado los 256
bits se la compuerta lógica nand (sección (2)) setea los 256 flip-flops del registro, así sucesivamente.
Las entradas (C1, C2, C3) habilitan directamente las entradas (A1, B1, D1) respectivamente pero
simultáneamente desactiva las entradas A2,B2,D2 indirectamente a través de un una compuerta
not (7404).
LAB. MICROELECTRONICA UNMSM – FIEE

Pero debido a los errores de diseño o mala práctica se recomienda hacer las siguientes correcciones
que se indicaran en la segunda pregunta.

2. Detecta los errores y las malas prácticas de diseño.

Simulación del circuito usando 4 flip flops tipo D de registro para ver el comportamiento de la
señal a la entrada del nand conectada a los Ck 1 y 2

Esta imagen corrobora el buen funcionamiento del pads de entrada

LAB. MICROELECTRONICA UNMSM – FIEE

Errores:
 La activación o desactivación de los búfer C1,C2 y C3 sección (1), podría generar un corto en
la entrada del primer flip flop sección (3) , debido a la conexión mostrada en la siguiente
imagen.

 La compuerta nand de tiene saturada 256 entradas, reduciendo considerablemente su

eficiencia ya que genera tiempo de retardo a la salida, una buena práctica seria agregar
compuertas nand (74LS20 de 4 entradas) conectadas en cascada.

 Un error también es que en la entrada CLK de los 256 flip flops , usa un solo inversor,
ocasionando un FAN-OUT, ya que lo conveniente es colocar un inversor a la entrada de cada
flip-flip para que no se sobresature y no ocasione retardos en el CLK , y funcionen todas de
manera sincronizada .
LAB. MICROELECTRONICA UNMSM – FIEE

 No se debe dejar sin conexión las entradas asíncronas de cada flip-flop.

Recomendación
 El nand de la salida del flip flop tipo D seccion 2 de debe estar conectada al reset de cada
flip-flops para que funcione como un registro de desplazamiento de 256 bits para que se
limpie el registro y esté listo para almacenar nuevos bits de información.