U2

LOGICA COMBINACIONAL

2.1. Minimización de funciones.

Las simplificaciones y manipulaciones algebraicas de las funciones de Boole se

efectúan utilizando los postulados y teoremas del álgebra booleana obteniendo mediante
ellos una función equivalente pero en una mínima expresión.

Ejemplo 2.1.4.1: x’  y + x  y + x’  y’

y  (x’ + x) + x’  y’ ------------------------------- T3a

y  (1) + x’  y’ ----------------------------------- T6a
y + x’  y’ ----------------------------------------- T7b
y + x’ -------------------------------------------- T10a

Ejemplo : (x + y  z)’

(x’)  (y  z)’ -------------------------------------- T9a

x’  (y’ + z’) --------------------------------------- T9b

2.1.1 Minitérminos y maxitérminos.

Conceptos básicos.
Una variable binaria puede aparecer en su forma normal (x) o en la forma de
complemento (x’). Si se consideran dos variables binarias x y y combinadas con la función
AND habrá cuatro combinaciones posibles: x’y’, x’y, xy’ y xy. Cada uno de estos cuatro
términos AND se llaman términos mínimos de un producto normalizado. Se pueden
combinar n variables para formar 2n términos mínimos. Cada término mínimo se obtiene de
un término AND de n variables con cada variable tildada, si el bit correspondiente al
número binario es “0” y si no está tildada a “1”.
 De manera similar, las n variables formando una función OR darán 2n combinaciones
posibles llamadas términos máximos de las sumas normalizadas. Cada término máximo se
obtiene de un término OR de n variables con cada variable no tildada si el correspondiente
bit es “0” y tildada si es “1”. Cada término máximo es el complemento de su
correspondiente término mínimo y viceversa.

Forma canónica de una función es toda expresión booleana que tiene en cada uno de
sus términos a todas las variables de entrada, los tipos de formas canónicas existentes son:

Incompleta Minitérminos
Tipos de formas
canónicas
Completa Maxitérminos

1. Forma canónica incompleta, es aquella función que no contiene a todos los 2n términos
posibles que se pueden formar con las “n” variables de entrada.
2. Forma canónica completa, es aquella que está formada por todos los 2n términos
posibles que se pueden formar con las “n” variables de entrada.

2.1.1.1 Minitérminos.

Un minitérmino es todo término que tiene a sus variables relacionadas por funciones
AND y pertenece a una expresión booleana que agrupa a dichos términos mediante
funciones OR.

Forma canónica en minitérminos, es aquella expresión booleana que tiene a todos sus
términos relacionados por funciones OR y cada término, a su vez, contiene a todas las
variables de entrada relacionadas por funciones AND.
 Ejemplo : F = ABC + ABC’ + AB’C + AB’C’ + A’BC + A’BC’ + A’B’C +A’B’C’

Ejemplo : D = AB’C + BC’ + A’C + B

Ejemplo : E = AB + AB’ + A’B + A’B’

Un medio directo para obtener una expresión lógica es leer los términos de la tabla de
verdad para los cuales la salida es “1”. Este procedimiento resulta en una expresión lógica
que es una forma de suma de productos.

Ejemplo : Escríbase la forma canónica de suma de productos, para la tabla de verdad

2.5.2.1.

ENTRADA SALIDA
A B C S
0 0 0 1
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 0
1 1 1 0

Tabla 2.5.2.1 Tabla de verdad

Los minitérminos leídos de la tabla son:

A’B’C’, A’BC, AB’C’, AB’C

y la salida S expresada en forma de suma de productos queda como:

 S = A’B’C’ + A’BC + AB’C’ + AB’C

2.1.1.2 Maxitérminos.

Un maxitérmino es todo término que tiene a sus variables relacionadas por funciones
OR y pertenece a una expresión booleana que agrupa a dichos términos mediante funciones
AND.

Forma canónica en maxitérminos, es aquella expresión booleana que tiene a todos sus
términos relacionados por funciones AND y cada término, a su vez, contiene a todas las
variables de entrada relacionadas por funciones OR.

Ejemplo : F = (A + B) (A’ + B) (A + B’) (A’ + B’)

Una forma canónica de producto de sumas para una expresión lógica también se puede
obtener leyendo los maxitérminos de la tabla de verdad, para los cuales la salida es 0. Cada
maxitérmino se lee como una relación OR de las variables lógicas expresadas en la línea.

Ejemplo : Escríbase la forma canónica de producto de sumas, para la tabla de verdad

2.5.2.1.

A + B + C’, A + B’ + C, A’ + B’ + C, A’ + B’ + C’

De aquí, la forma de producto de sumas es:

S = (A + B + C’) (A + B’ + C) (A’ + B’ + C) (A’ + B’ + C’)

2.1.1.3: Expresiones canónicas simplificadas

Las formas suma de productos o producto de sumas se pueden expresar de una manera
concisa, usando las designaciones de minitérmino ó maxitérmino dadas en la tabla 2.5.4.1.

Términos mínimos Términos máximos

x y Z Término Designación Término Designación
0 0 0 x’ y’ z’ m0 x+y+z M0
0 0 1 x’ y’ z m1 x + y + z’ M1
0 1 0 x’ y z’ m2 x + y’ + z M2
0 1 1 x’ y z m3 x + y’+ z’ M3
1 0 0 x y’ z’ m4 x’ + y + z M4
1 0 1 x y’ z m5 x’+ y + z’ M5
1 1 0 x y z’ m6 x’ + y’ + z M6
1 1 1 xyz m7 x’ + y’ + z’ M7

Tabla 2.5.4.1 Designación de minitérminos y maxitérminos en forma simplificada.

Ejemplo : Obtener a partir de la tabla 2.5.2.1 la representación de minitérminos y

maxitérminos en forma simplificada.

La suma de productos para la salida S, será:

S = m0 + m3 + m4 + m5 = Σ (0, 3, 4, 5)

El producto de sumas para la salida S, será:

S = M1  M2  M6  M7 = Π (1, 2, 6, 7)

Ejemplo : Expresar la siguiente función de Boole como suma de productos.

 F = A + B’C
F = A (B + B’) + B’C
F = AB + AB’ + B’C
F = AB (C + C’) + AB’ (C + C’) + B’C (A + A’)
F = ABC + ABC’ + AB’C + AB’C’ + AB’C + A’B’C

Pero como el término AB’C aparece dos veces dentro de la expresión, y de acuerdo al
teorema 4a de la ley de identidad (A + A = A) es posible quitar uno de ellos.
Rearreglando los términos en orden ascendente se obtendrá finalmente:

F = A’B’C + AB’C’ + AB’C + ABC’ + ABC

F = m1 + m4 + m 5 + m6 + m7

Es conveniente expresar una función de Boole cuando está compuesta de una suma de
términos mínimos por medio de la forma simplificada:

F (A, B, C) = Σ (1, 4, 5, 6, 7)

Ejemplo : Exprese la siguiente función de Boole como un producto en la forma de

términos máximos.

F = xy + x’z
1º. Se convierte la función a términos OR usando la ley distributiva:

F = xy + x’z = (xy + x’) (xy + z)

F = (x + x’) (y + x’) (x + z) (y + z)
F = (x’ + y) (x + z) (y + z)

2º. Se agrega las variables faltantes a cada término.

 x’ + y = x’ + y + zz’ = (x’ + y + z) (x’ + y + z’)
x + z = x + z + yy’ = (x + y + z) (x + y’ + z)
y + z = y + z + xx’ = (x + y + z) (x’ + y + z)

3º. Ordenando los términos en forma ascendente y eliminando los términos que
aparecen más de una vez, nos queda:

F = (x + y + z) (x + y’ + z) (x’ + y + z) (x’ + y + z’)

F = M0 M2 M4 M5
F (x, y, z) = Π (0, 2, 4, 5)

2.1.1.4: Mapas de Karnaugh

Los mapas de Karnaugh proporcionan un método sistemático para simplificar y
manipular funciones de boole como una alternativa al uso del álgebra booleana.

2.1.1.4.1: Mapas de Karnaugh de dos variables.

Los mapas de Karnaugh proporcionan un grupo de localidades ó áreas etiquetadas de
una forma especial. Para dos variables se tienen cuatro localidades, donde cada una
representa una combinación única de variables, esto se observa en la figura 3.1.1, se dice
que cuadros adyacentes son aquellos que comparten una cara de su cuadro correspondiente
o en los que sus contenidos numéricos binarios difieren en un bit.

B B B
A 0 1 A 0 1 A 0 1
0 0 1 0 00 01 0 A’B’ A’B

1 2 3 1 10 11 1 AB’ AB

Figura 3.1.1 Mapas de Karnaugh para dos variables.

Las reglas para simplificar un mapa de Karnaugh de dos variables son las siguientes:
1. Cualesquiera 2 estados lógicos 1 adyacentes en el mapa, se pueden combinar para
representar una variable simple.
2. Cualquier estado lógico 1 simple en el mapa, representa la función AND (producto), de
dos variables.
3. La expresión total correspondiente a los estados lógicos 1 del mapa es la función OR
(suma), de varios términos de variables, los cuales cubren la totalidad de estados
lógicos 1 en el mapa.

Ejemplo : Obténgase una expresión lógica para el mapa de Karnaugh mostrado en la

figura 3.1.2.

B
A 0 1
0 1 1 2

1 1 1 3

Figura 3.1.2 Mapa de Karnaugh

a) Los 1’s individuales se pueden leer del mapa como: M = A’B’ + A’B + AB
1 2 3
b) Si se combinan las celdas adyacentes, se tiene que, del mapa de Karnaugh de la figura
3.1.3:

B
A 0 1
0 1 1 1
1 1 2 M= A’ + B Expresión lógica simplificada

Figura 3.1.3 Mapa de Karnaugh utilizado para simplificación

2.1.1.4.2: Mapas de Karnaugh de tres variables.
Para tres variables existen ocho (23) localidades donde cada una representa una
combinación única de variables, esto se observa en la figura 3.1.4.
B B B
C C C
A 00 01 11 10 A 00 01 11 10 A 00 01 11 10
0 0 1 3 2 0 000 001 011 010 0 A’B’C’ A’B’C A’BC A’BC’

1 4 5 7 6 1 100 101 111 110 1 AB’C’ AB’C ABC ABC’

Figura 3.1.4 Mapas de Karnaugh para tres variables.

Las reglas para simplificar un mapa de Karnaugh de tres variables son las siguientes:

1. Un grupo de 4 localidades adyacentes se puede combinar para representar una variable

simple.
2. Un grupo de 2 localidades adyacentes se puede combinar para representar un término
AND de dos variables.
3. Una localidad simple representa un término AND de tres variables.
4. La expresión total correspondiente a los estados lógicos 1 del mapa es la función OR
(suma), de varios términos de variables, los cuales cubren la totalidad de estados
lógicos 1 en el mapa.

Ejemplo : Obténgase una expresión simplificada para el mapa de Karnaugh mostrado

en la figura 3.1.5.

B
C
A 00 01 11 10 3
2
0 1 1 1
5
1 1 1 1 4
 Figura 3.1.5 Mapa de Karnaugh utilizado .

a) Los 1’s individuales se leen del mapa como: D = ABC + A’BC’ + A’BC + ABC’ +
AB’C
1 2 3 4 5
b) Si se combinan las celdas adyacentes se tiene que, del mapa de Karnaugh de la figura
3.1.6:

B
C
A 00 01 11 10 D = B +AC Expresión lógica simplificada
0 1 1
1
1 1 1 1

2
Figura 3.1.6 Mapa de Karnaugh utilizado para simplificación.

2.1.1.4.3: Mapas de Karnaugh de cuatro variables.

Una expresión booleana de cuatro variables se puede tabular en un mapa de Karnaugh
que tenga 16 localidades, esto se observa en la figura 3.1.7.

C C C
A D A D A D
B 00 01 11 10 B 00 01 11 10 B 00 01 11 10
00 0 1 3 2 00 0000 0001 0011 0010 00 A’B’C’D’ A’B’C’D A’B’CD A’B’CD’

01 4 5 7 6 01 0100 0101 0111 0110 01 A’BC’D’ A’BC’D A’BCD A’BCD’

11 12 13 15 14 11 1100 1101 1111 1110 11 ABC’D’ ABC’D ABCD ABCD’

10 8 9 11 10 10 1000 1001 1011 1010 10 AB’C’D’ AB’C’D AB’CD AB’CD’

Figura 3.1.7 Mapas de Karnaugh para cuatro variables.

 Las reglas para simplificar un mapa de Karnaugh de cuatro variables son las
siguientes:

1. Una agrupación de 8 localidades adyacentes representa un término de una variable

simple.
2. Una agrupación de 4 localidades adyacentes representa un término AND de dos
variables.
3. Una agrupación de 2 localidades adyacentes representa un término AND de tres
variables.
4. Localidades individuales representan un término AND de cuatro variables.
5. La expresión total correspondiente a los estados lógicos 1 del mapa es la función OR
(suma), de varios términos de variables, los cuales cubren la totalidad de estados
lógicos 1 en el mapa.
Ejemplo : Obténgase una expresión booleana para el mapa de Karnaugh mostrado en
la figura 3.1.8.

C C
A D A D
B 00 01 11 10 B 00 01 11 10
00 1 1 00 1 3
01 1 2 01 1
2
11 1 1 1 5 11 1 1 1

10 1 1 10 1 1

3 6 7 4 1

(a) (b)

Figura 3.1.8 Mapa de Karnaugh .

a) Los 1’s individuales se pueden leer del mapa como:

 M = A’B’CD + A’BCD’ + ABC’D’ + ABC’D + ABCD’ + AB’C’D’ + AB’C’D
1 2 3 4 5 6 7

b) Si se combinan las celdas adyacentes se tiene:

M = AC’ + BCD’ + A’B’CD Expresión lógica simplificada

2.1.1.4.4: Mapas de Karnaugh de cinco y seis variables.

Una expresión booleana de cinco variables se puede tabular en un mapa de Karnaugh

que tenga 32 localidades, esto se observa en la figura 3.1.9.

CDE CDE
AB 000 001 011 010 110 111 101 100 AB 000 001 011 010 110 111 101 100
00 0 1 3 2 6 7 5 4 00 00000 00001 00011 00010 00110 00111 00101 00100

01 8 9 11 10 14 15 13 12 01 01000 01001 01011 01010 01110 01111 01101 01100

11 24 25 27 26 30 31 29 28 11 11000 11001 11011 11010 11110 11111 11101 11100

10 16 17 19 18 22 23 21 20 10 10000 10001 10011 10010 10110 10111 10101 10100

CDE
AB 000 001 011 010 110 111 101 100
00 A’B’C’D’E’ A’B’C’D’E A’B’C’DE A’B’C’DE’ A’B’CDE’ A’B’CDE A’B’CD’E A’B’CD’E’

01 A’BC’D’E’ A’BC’D’E A’BC’DE A’BC’DE’ A’BCDE’ A’BCDE A’BCD’E A’BCD’E’

11 ABC’D’E’ ABC’D’E ABC’DE ABC’DE’ ABCDE’ ABCDE ABCD’E ABCD’E’

10 AB’C’D’E’ AB’C’D’E AB’C’DE AB’C’DE’ AB’CDE’ AB’CDE AB’CD’E AB’CD’E’

Figura 3.1.9 Mapas de Karnaugh para cinco variables.

Las reglas para simplificar un mapa de Karnaugh de cinco variables son las siguientes:

1. Una agrupación de 16 localidades adyacentes representa un término de una variable

simple.
2. Una agrupación de 8 localidades adyacentes representa un término AND de dos
variables.
3. Una agrupación de 4 localidades adyacentes representa un término AND de tres
variables.
4. Una agrupación de 2 localidades adyacentes representa un término AND de cuatro
variables.
5. Localidades individuales representan un término AND de cinco variables.
6. La expresión total correspondiente a los estados lógicos 1 del mapa es la función OR
(suma), de varios términos de variables, los cuales cubren la totalidad de estados
lógicos 1 en el mapa.

Ejemplo : Obténgase una expresión booleana para el mapa de Karnaugh mostrado en

la figura 3.1.10.

CDE CDE
AB 000 001 011 010 110 111 101 100 AB 000 001 011 010 110 111 101 100
00 1 1 1 1 00 1 1 1 1

01 1 1 1 1 01 1 1 1 1

11 1 1 1 1 11 1 1 1 1

10 1 1 10 1 1

(a) (b)
Figura 3.1.10 Mapa de Karnaugh utilizado .

a) Los 1’s individuales se pueden leer del mapa como:

M = A’B’C’D’E’ + A’B’C’DE’ + A’B’CDE’ + A’B’CD’E’ + A’BC’D’E +

A’BC’DE + A’BCDE + A’BCD’E + ABC’D’E + ABC’DE +
ABCDE + ABCD’E + AB’C’D’E + AB’CD’E

b) Si se combinan las celdas adyacentes se tiene:

 M = BE + A’B’E’ + AD’E Expresión lógica simplificada

Finalmente, una expresión booleana de seis variables se puede tabular en un mapa de

Karnaugh que tenga 64 localidades, esto se observa en la figura 3.1.11.

Las reglas para simplificar un mapa de Karnaugh de seis variables son las siguientes:

1. Una agrupación de 32 localidades adyacentes representa un término de una variable

simple.
2. Una agrupación de 16 localidades adyacentes representa un término AND de dos
variables.
3. Una agrupación de 8 localidades adyacentes representa un término AND de tres
variables.
4. Una agrupación de 4 localidades adyacentes representa un término AND de cuatro
variables.
5. Una agrupación de 2 localidades adyacentes representa un término AND de cinco
variables.
6. Localidades individuales representan un término de seis variables.
7. La expresión total correspondiente a los estados lógicos 1 del mapa es la función OR
(suma), de varios términos de variables, los cuales cubren la totalidad de estados
lógicos 1 en el mapa.

DEF DEF
ABC 000 001 011 010 110 111 101 100 ABC 000 001 011 010 110 111 101 100
000 0 1 3 2 6 7 5 4 000 000000 000001 000011 000010 000110 000111 000101 000100

001 8 9 11 10 14 15 13 12 001 001000 001001 001011 001010 001110 001111 001101 001100

011 24 25 27 26 30 31 29 28 011 011000 011001 011011 011010 011110 011111 011101 011100

010 16 17 19 18 22 23 21 20 010 010000 010001 010011 010010 010110 010111 010101 010100
 110 48 49 51 50 54 55 53 52 110 110000 110001 110011 110010 110110 110111 110101 110100

111 56 57 59 58 62 63 61 60 111 111000 111001 111011 111010 111110 111111 111101 111100

101 40 41 43 42 46 47 45 44 101 101000 101001 101011 101010 101110 101111 101101 101100

100 32 33 35 34 38 39 37 36 100 100000 100001 100011 100010 100110 100111 100101 100100

DEF
ABC 000 001 011 010 110 111 101 100
000 A’B’C’D’E’F’ A’B’C’D’E’F A’B’C’D’EF A’B’C’D’EF’ A’B’C’DEF’ A’B’C’DEF A’B’C’DE’F A’B’C’DE’F’

001 A’B’CD’E’F’ A’B’CD’E’F A’B’CD’EF A’B’C’D’EF’ A’B’CDEF’ A’B’CDEF A’B’CDE’F A’B’CDE’F’

011 A’BCD’E’F’ A’BCD’E’F A’BCD’EF A’BCD’EF’ A’BCDEF’ A’BCDEF A’BCDE’F A’BCDE’F’

010 A’B’CD’E’F’ A’BC’D’E’F A’BC’D’EF A’BC’D’EF’ A’BC’DEF’ A’BC’DEF A’BC’DE’F A’BC’DE’F’

110 ABC’D’E’F’ ABC’D’E’F ABC’D’EF ABC’D’EF’ ABC’DEF’ ABC’DEF ABC’DE’F ABC’DE’F’

111 ABCD’E’F’ ABCD’E’F ABCD’EF ABCD’EF’ ABCDEF’ ABCDEF ABCDE’F ABCDE’F’

101 AB’CD’E’F’ AB’CD’E’F AB’CD’EF AB’CD’EF’ AB’CDEF’ AB’CDEF AB’CDE’F AB’CDE’F’

100 AB’C’D’E’F’ AB’C’D’E’F AB’C’D’EF AB’C’D’EF’ AB’C’DEF’ AB’C’DEF AB’C’DE’F AB’C’DE’F’

Figura 3.1.11 Mapas de Karnaugh para seis variables.

El método del mapa de Karnaugh es muy útil manejarlo cuando se están empleando
cuatro variables, después de cuatro variables se vuelve inoperante, así que, para más de
cuatro variables se tiene el método tabular desarrollado por Quine y McCluskey, el cual se
verá posteriormente

2.1.1.5 Condiciones no importa.

Los 1 y los 0 en el mapa significan la combinación de variables que hacen la función

igual a 1 o 0, respectivamente. Las combinaciones por lo común se obtienen de una tabla de
verdad donde se listan las condiciones bajo las cuales la función es un 1. La función se
supone que es igual a 0 bajo todas las otras condiciones. Esta suposición no siempre es
verdadera ya que hay aplicaciones donde ciertas combinaciones de variables de entrada
nunca ocurren, un código decimal de cuatro bits, como resultado, no importa cual es la
salida de la función para esas combinaciones de las variables, ya que está garantizado que
nunca ocurrirán. Estas condiciones no importa pueden usarse en un mapa para proporcionar
simplificación adicional de la función. Para distinguir las condiciones no importa de los
números 1 y 0, se usará una X.

Cuando se escogen celdas adyacentes para simplificar la función en el mapa puede

suponerse que las X son ya sea 0 o 1, lo que dé la expresión más simple. Además, en
absoluto es necesario usar X si no se contribuye a cubrir un área más grande.

Ejemplo: Simplifique la función booleana

F(w, x, y, z) = (1, 3, 7, 11, 15)

y las condiciones de no importa

d(w, x, y, z) = (0, 2, 5)

El mapa de Karnaugh que representa la función F y las condiciones de no importa, se

muestra en la figura 3.1.12.

y
w z
x 00 01 11 10
00 X 1 1 X

01 X 1
2
11 1

10 1

1
Figura 3.1.12 Mapa de Karnaugh utilizado .

Si se combinan las celdas adyacentes se tiene:

 F = w’z + yz = z (w’ + y) Expresión lógica simplificada

2.1.1.6 Método tabular.

El método tabular permite operar con muchas más variables y tiene potencial para
utilizar el procedimiento en computadora. El punto de inicio en este método tabular es tener
la expresión lógica en forma de suma de productos. La mejor forma de describir el
procedimiento desarrollado por Quine y McCluskey, es realizando algunos ejemplos.

Ejemplo 3.2.1: Obténgase una expresión lógica mínima de las tres variables x, y, z,
para realizar una función formada por los minitérminos.

F (x, y, z) =  (2, 3, 6, 7)

1. Para empezar el método tabular, hágase un arreglo de tabla listando los minitérminos de
la función canónica dada ordenando a partir de los términos que tengan menos 1’s,
tabla 3.2.1.
Valor de Valor
minitérmino binario
x y z
2 0 1 0
3 0 1 1
6 1 1 0
7 1 1 1

Tabla 3.2.1 Minitérminos ordenados en función del número de 1’s.

2. Realícese una reducción que agrupe efectivamente cada par de términos que difieran
por un sólo bit, señale esta posición con un guión, tabla 3.2.2.
 x y z
2, 3 0 1 -
2, 6 - 1 0
3, 7 - 1 1
6, 7 1 1 -

Tabla 3.2.2 Primer agrupamiento por parejas de 1’s que difieren en un bit.

3. Repítase el paso 2 tantas veces como sea necesario, tabla 3.2.3.

x y z
2, 3, 6, 7 - 1 -
2, 6, 3, 7 - 1 -

Tabla 3.2.3 Ultimo agrupamiento de 1’s.

La expresión lógica final es entonces: F (x, y, z) = y

Ejemplo : Obténgase una expresión lógica mínima de las tres variables x, y, z, para
realizar la siguiente función.

F = xy + x’y’z’ + x’yz’
F = xy (z + z’) + x’y’z’ + x’yz’
F = xyz + xyz’ + x’y’z’ + x’yz’
111 110 000 010

1. Realizar la tabla listando los minitérminos en binario, ordenando a partir de los

términos que tengan menos 1’s, tabla 3.2.4.
 Valor de Valor
minitérmino binario
x y z
0 0 0 0
2 0 1 0
6 1 1 0
7 1 1 1

Tabla 3.2.4 Minitérminos ordenados en función del número de 1’s.

2. Realice una reducción que agrupe efectivamente cada par de términos que difieran por
un sólo bit, señale esta posición con un guión, tabla 3.2.5.

x y z
0, 2 0 - 0
2, 6 - 1 0
6, 7 1 1 -

Tabla 3.2.5 Primer agrupamiento por parejas de 1’s que difieren en un bit.

Habiendo realizado la reducción, se usan los términos no verificados en una reducción

tabular final, implicantes primos, para obtener la función minimizada. En esta tabla, cada
implicante primo se representa en un renglón y cada minitérmino en una columna. Se
marcan cruces en cada renglón para mostrar la composición de minitérminos que hacen los
implicantes primos. Un conjunto mínimo de implicantes primos se elige entonces para que
cubra todos los minitérminos en la función. La tabla 3.2.6 muestra los implicantes primos
de la función con la cual se obteniene la mínima expresión.

0 2 6 7
0, 2 x’z’ X X
2, 6 yz’ X X
6, 7 xy X X

Tabla 3.2.6 Implicantes primos para el ejemplo .

La expresión lógica final es entonces: F (x, y, z) = x’z’ + xy

 2.1.1.7: Metodos computacionales

2.2 : Implementacion de funciones empleando compuertas NAND y NOR

2.2 Implementación de funciones.

La implementación de funciones consiste en desarrollar un diagrama lógico ó

logigrama a partir de una función ó expresión lógica dada. Un logigrama es la
representación en forma de símbolos de las funciones : Dibuje el logigrama de la siguiente
expresión booleana: Y = A’B + AC

La figura 3.3.1 muestra el diagrama lógico de esta función.

Figura 3.3.1 Logigrama o diagrama lógico .

En la tabla de verdad 3.3.1 se muestra la operación de este circuito lógico, en esta
tabla se pueden observar los estados lógicos que producen una salida en estado alto y los
que producen un estado bajo.

ENTRADA SALIDA
A B C Y
0 0 0 0
0 0 1 0
0 1 0 1
0 1 1 1
 1 0 0 0
1 0 1 1
1 1 0 0
1 1 1 1

Tabla 3.3.1 Tabla de verdad para el ejemplo 3.3.1.

Para comprobar que este diagrama lógico fuera correcto se editó en el convertidor
lógico del simulador Electronics Workbench (EWB) la ecuación de este ejemplo y se
obtuvo la tabla de verdad mostrada en la figura 3.3.2.

Figura 3.3.2 Tabla de verdad obtenida en el convertidor lógico del EWB.

En la figura 3.3.2 se puede observar que la tabla de verdad obtenida por el simulador
es idéntica a la que se obtuvo teóricamente.
Ejemplo : Implemente la expresión lógica D = A’B’C + A’BC’ + AB’
 La figura 3.3.3 muestra el diagrama lógico de esta función.

Figura 3.3.3 Logigrama o diagrama lógico .

En la tabla de verdad 3.3.2 se muestra la operación de este circuito lógico, en esta

tabla se pueden observar los estados lógicos que producen una salida en estado alto y los
que producen un estado bajo.

ENTRADA SALIDA
A B C D
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 0
1 1 1 0

Tabla 3.3.2 Tabla de verdad .

Para comprobar que este diagrama lógico fuera correcto se editó en el convertidor
lógico del simulador EWB la ecuación de este ejemplo y se obtuvo la tabla de verdad
mostrada en la figura 3.3.4.
 Figura 3.3.4 Tabla de verdad obtenida en el convertidor lógico del EWB.

En la figura 3.3.4 se puede observar que la tabla de verdad obtenida por el simulador

es idéntica a la tabla 3.3.2 que se obtuvo teóricamente.

Ejemplo: Implemente la expresión lógica w = xy (z + y’) + x’z

La figura 3.3.5 muestra el diagrama lógico de esta función y en la tabla de verdad

3.3.3 se muestra la operación de este circuito lógico, en esta tabla se pueden observar los
estados lógicos que producen una salida en estado alto y los que producen un estado bajo.

La comprobación de este diagrama lógico se realizó editando en el convertidor lógico

del simulador EWB la ecuación de este ejemplo, obteniéndose la tabla de verdad mostrada
en la figura 3.3.6.
 Figura 3.3.5 Logigrama o diagrama lógico .

ENTRADA SALIDA
x y z w
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 1

Tabla 3.3.3 Tabla de verdad .

Se puede desatacar que la tabla de verdad obtenida por el simulador, figura 3.3.6, es
idéntica a la tabla de verdad obtenida teóricamente, tabla 3.3.3.
 Figura 3.3.6 Tabla de verdad obtenida en el convertidor lógico del EWB.

3.4 Implementación de funciones con compuertas NAND’s y NOR’s.

Los circuitos digitales con más frecuencia se construyen mediante compuertas NAND
y NOR que con compuertas AND y OR. Las compuertas NAND y NOR son más fáciles de
fabricar con componentes electrónicos y son las compuertas básicas que se utilizan en todas
las familias de circuitos integrados de lógica digital. Debido a la preeminencia de las
compuertas NAND y NOR en el diseño de circuitos digitales, se han desarrollado reglas y
procedimientos para la conversión de las funciones booleanas dadas en términos de AND,
OR y NOT en diagramas lógicos equivalentes NAND o NOR.

3.4.1 Implementación con NAND’s.

La implementación de una función booleana con compuertas NAND requiere que la

función se simplifique en la forma de suma de productos, minitérminos. Posteriormente, se
deben sustituir cada término AND, OR y NOT por sus equivalentes en compuertas NAND,
los cuales son mostrados en la tabla 3.4.1.1.
NO
T

AN
D

OR

NO
R

Tabla 3.4.1.1 Compuertas equivalentes con lógica NAND.

Ejemplo : Utilizando sólo compuertas NAND’s dibuje el diagrama lógico de la

función E = AB + C’D.

1. Se comienza con el diagrama lógico hecho con las compuertas básicas NOT, AND
y OR, tal como se muestra en la figura 3.4.1.1.
2. Después se procede a implementar la expresión lógica con compuertas NAND’s,
como se ve en la figura 3.4.1.2.
3. Finalmente se realiza una reducción del circuito lógico implementado con
compuertas NAND’s, figura 3.4.1.3.
 Figura 3.4.1.1 Diagrama lógico con compuertas básicas.

Figura 3.4.1.2 Diagrama lógico con compuertas NAND.

Figura 3.4.1.3 Diagrama lógico reducido con compuertas NAND .

 Una técnica más simple para implementar funciones booleanas con compuertas
NAND es utilizar dos niveles de compuertas. Las reglas para obtener el diagrama
lógico NAND mediante una función booleana es la siguiente:

1. Simplifíquese la función y exprésese en una suma de productos.

2. Dibújese una compuerta NAND para cada término producto de la función que
tiene cuando menos dos literales. Las entradas a cada compuerta NAND son las
literales del término. Esto constituye un grupo de compuertas de primer nivel.
3. Dibújese una sola compuerta NAND en el segundo nivel, con entradas que vienen
de las salidas de las compuertas del primer nivel.
4. Un término con una sola literal requiere un inversor en el primer nivel o puede
complementarse y aplicarse como entrada a la compuerta NAND en el segundo
nivel.

Las reglas anteriores se aplican al ejemplo y se obtiene el circuito lógico mostrado

en la figura 3.4.1.4.

Figura 3.4.1.4 Diagrama lógico con compuertas NAND.

3.4.2 Implementación con NOR’s.

La función NOR es la dual de la función NAND. Por esta razón, todos los
procedimientos y las reglas para la lógica NOR son la dual de los procedimientos y reglas
correspondientes que se desarrollaron para la lógica NAND.
 La implementación de una función booleana con compuertas NOR requiere que la
función se simplifique en la forma de producto de sumas, maxitérminos. Posteriormente, se
deben sustituir cada término AND, OR y NOT por sus equivalentes en compuertas NOR,
los cuales son mostrados en la tabla 3.4.2.1.

NOT

AND

OR

NAN
D

Tabla 3.4.2.1 Compuertas equivalentes con lógica NOR.

Ejemplo : Utilizando sólo compuertas NOR’s dibuje el diagrama lógico de la

función E = AB + C’D.
1. Se comienza con el diagrama lógico hecho con las compuertas básicas NOT, AND
y OR, tal como se muestra en la figura 3.4.2.1.
2. Después se procede a implementar la expresión lógica con compuertas NOR’s,
como se ve en la figura 3.4.2.2.
3. Finalmente se realiza una reducción del circuito lógico implementado con
compuertas NOR’s, figura 3.4.2.3.

Figura 3.4.2.1 Diagrama lógico con compuertas básicas.

Figura 3.4.2.2 Diagrama lógico con compuertas NOR.

 Figura 3.4.2.3 Diagrama lógico reducido con compuertas NOR .

Una técnica más simple para implementar funciones booleanas con compuertas
NOR es utilizar dos niveles de compuertas. Las reglas para obtener el diagrama lógico
NOR mediante una función booleana es la siguiente:

1. Simplifíquese la función y exprésese en un producto de sumas.

2. Dibújese una compuerta NOR para cada término suma de la función que tiene
cuando menos dos literales. Las entradas a cada compuerta NOR son las literales
del término. Esto constituye un grupo de compuertas de primer nivel.
3. Dibújese una sola compuerta NOR en el segundo nivel, con entradas que vienen
de las salidas de las compuertas del primer nivel.
4. Un término con una sola literal requiere un inversor en el primer nivel o puede
complementarse y aplicarse como entrada a la compuerta NOR en el segundo
nivel.

Las reglas anteriores se aplican al ejemplo y se obtiene el circuito lógico mostrado

en la figura 3.4.2.4.
 E = AB + C’D
E = (AB + C’) (AB + D)
E = (A + C’) (B + C’) (A + D) (B + D)

Figura 3.4.2.4 Diagrama lógico con NORS