Documente Academic
Documente Profesional
Documente Cultură
Laboratorio N° 5
LOGICA DIGITAL
FUNCIONES LÓGICAS
2017
Tecsup Electrónica
Lógica Digital
1. Objetivos
1. Identificarlas funciones lógicas básicas AND, OR, NOT, y comprobar su tabla de verdad.
2. Identificar las funciones lógicas NAND, NOR, XOR y comprobar su tabla de verdad.
3. Plantear las ecuaciones booleanas de un circuito con dos o más compuertas
4. lmplementar una aplicación con las funciones digitales
2. Introducción Teórica
Las funciones lógicas presentan dos niveles lógicos: Nivel bajo (L) ó “0” lógico y Nivel alto ó “1”
Lógico.
Las funciones lógicas responden a una tabla de verdad, y se les representa mediante símbolos.
Toda la lógica digital se rige por la lógica Booleana.
Los circuitos lógicos típicos corresponden a la familia TTL (LOGICA TRANSISTOR TRANSISTOR y
CMOS (SEMICONDUCTOR OXIDOMETALICO COMPLEMENTARIO).
Los Circuitos TTL operan con 5 VDC.
A partir de las funciones básicas se implementan todos los circuitos digitales.
3. Equipos y Materiales
• Fuente DC
• Circuito integrado
• Cables de conexión
• Protoboard
• Diodos Led
Electrónica
4. Procedimiento
Figura 1
3. Conecte los tres puentes como se muestra en la figura a los puntos A,B,C. Con ello las llaves A, B y
C quedan conectadas con las entradas de las compuertas. Estas llaves que tienen dos posiciones
posibles proporcionan los estados lógicos “ 0 “ u “ 1 “ a las entradas de las compuertas Y.
A B F1
0 0
0 1
1 0
1 1
F1 = ...............................................................
8. Utilizando las llaves A, B y C aplique los niveles lógicos “1” y” 0” a las entradas del circuito de la
figura anterior.
A B C F2
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
F2 = ...............................................................
Figura 2
12. Obtenga la tabla de verdad de la compuerta OR usando las llaves A y B para aplicar nivel lógico
alto (1) o bajo ( O)
A B F1
0 0
0 1
1 0
1 1
F1 = ...............................................................
15. Utilizando las llaves A,B y C aplique los niveles lógicos “1” y” 0” a las entradas del circuito de la
figura 2.
Electrónica
16. Complete la tabla de verdad
A B C F2
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
F2 = ...............................................................
Figura 3
19. Determine las salidas de las compuertas F1,F2 , y complete la tabla de verdad:
A B C F1 F2
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
F2 = ...............................................................
Tecsup Electrónica
Figura 4
22. Determine las salidas de las compuertas F1,F2 y F3 , y complete la tabla de verdad:
A B C F1 F2 F3
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
F3 = F1 +F2 = ...............................................................
Figura 5
A F1 F2 F3
0
1
A= ................................. F1 = ...............................................................
F2 = ................................. F3 = ...............................................................
Figura 6
A B F
0 0
0 1
1 0
1 1
Tecsup Electrónica
F = ...............................................................
Figura 7
A B F
0 0
0 1
1 0
1 1
F = ...............................................................
Figura 8
A B F1 F2 F3
0 0
0 1
1 0
1 1
F3 = ...............................................................
Figura 9
A B F1 F2 F3
0 0
0 1
1 0
1 1
Figura 10
A B C F1 F2
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
F1 = ...............................................................
F2= ………………………………………………
Electrónica
Figura 11
Figura 11
A B F1 F2 F3 F4 F5
0 0
0 1
1 0
1 1
CONCLUSIONES
…………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………