Informe Decodificadores

Sebastian Eugenio Pinzon

Diego Javier Caballero Guardia

Unidades Tecnológicas de Santander

Facultad de Ciencias Naturales e Ingenierías
Bucaramanga
2017
 Informe Decodificadores

Sebastian Eugenio Pinzon

Diego Javier Caballero Guardia
Docente: Wilson Vladimir Angarita

Unidades Tecnológicas de Santander

Facultad de Ciencias Naturales e Ingenierías
Bucaramanga
2017
 Tabla de Contenido
Objetivos....................................................................................................................4
Introducción...............................................................................................................5
Tabla de la Verdad.....................................................................................................6
Mapas de Karnauht...................................................................................................7
Observaciones...........................................................................................................8
Expresiones Simplificadas de los Mapas K...............................................................9
Circuito Lógico...........................................................................................................9
Conclusiones...........................................................................................................10
Bibliografía...............................................................................................................10
 Objetivos

 Diseñar un circuito lógico con compuertas, que cumpla la función de un

decodificador para un display 7 segmentos que representa con 4 bits de
entrada números del 0 al 9 y del 10 al 15 la letra (n) para dichos valores.
 Emplear la herramienta de mapas K para sacar la función más simple para
dicho circuito lógico.
 Emplear dicha función lógica para representar el circuito en el software
proteus; para su respectiva simulación y confirmación del funcionamiento
del circuito.
 Introducción

Los decodificadores son circuitos lógicos integrados con la única función de

detectar la presencia de una determinada combinación de bits (código) en sus
entradas y señalar o indicar una única salida específica para dicha combinación en
la entrada.
Como todo circuito integrado lógico su funcionamiento se basa en el agrupamiento
de las tres funciones lógicas básicas (AND, OR y NOT) junto con sus derivadas
(XOR, NAND, NOR y XNOR) que para este caso, se emplearan en el montaje
virtual de 7 circuitos lógicos; los cuales se usaran como decodificadores, para un
display 7 segmentos de cátodo común, poniendo como límite 4 bits en la entrada;
por lo cual se formaran combinaciones binarias desde 0000 hasta 1111 que
representan los números en decimal desde el 0 hasta el 15 pero el display solo
decodificara desde el 0 hasta el 9 y del 10 al 15 el display mantendrá el estado de
una (n) mayúscula.
 Tabla de la Verdad

A B C D a b c d e f g
0 0 0 0 1 1 1 1 1 1 0
0 0 0 1 0 1 1 0 0 0 0
0 0 1 0 1 1 0 1 1 0 1
0 0 1 1 1 1 1 1 0 0 1
0 1 0 0 0 1 1 0 0 1 1
0 1 0 1 1 0 1 1 0 1 1
0 1 1 0 1 0 1 1 1 1 1
0 1 1 1 1 1 1 0 0 0 1
1 0 0 0 1 1 1 1 1 1 1
1 0 0 1 1 1 1 0 0 1 1
1 0 1 0 0 0 1 0 1 0 1
1 0 1 1 0 0 1 0 1 0 1
1 1 0 0 0 0 1 0 1 0 1
1 1 0 1 0 0 1 0 1 0 1
1 1 1 0 0 0 1 0 1 0 1
1 1 1 1 0 0 1 0 1 0 1

TABLA 1
 Mapas de Karnaugh

Mapa K (salida a)
00 01 11 10
00 1 0 1 1
01 0 1 1 1
11 0 0 0 0
10 1 1 0 0
TABLA 2

Mapa K (salida b)
00 01 11 10
00 1 1 1 1
01 1 0 1 0
11 0 0 0 0
10 1 1 0 0
TABLA 3

Mapa K (salida c)
00 01 11 10
00 1 1 1 0
01 1 1 1 1
11 1 1 1 1
10 1 1 1 1
TABLA 4

Mapa K (salida d)
00 01 11 10
00 1 0 1 1
01 0 1 0 1
11 0 0 0 0
10 1 0 0 0
TABLA 5
 Mapa K (salida e)
00 01 11 10
00 1 0 0 1
01 0 0 0 1
11 1 1 1 1
10 1 0 1 1
TABLA 6

Mapa K (salida f)
00 01 11 10
00 1 0 0 0
01 1 1 0 1
11 0 0 0 0
10 1 1 0 0
TABLA 7

Mapa K (salida g)
00 01 11 10
00 0 0 1 1
01 1 1 1 1
11 1 1 1 1
10 1 1 1 1
TABLA 8

Observaciones
 Los mapas K que tengan óvalos como figura de agrupamiento representan
celdas con adyacencia cíclica.
 Los mapas K que tengan como figura de agrupamiento un rectángulo con
bordes circulares, representan el agrupamiento de celdas adyacentes.
 Los mapas K que tengan rectángulos como figura de agrupamiento
representan términos aislados o que no tenían agrupamiento.
 Expresiones Simplificadas de los Mapas K
a−∑ ( 0,2,3,5,6,7,8,9 )= A ´ C + AB ' C '+ A ' BD + B' C ' D'

( 0,1,2,3,4,7,8,9 )=¿ B ' ( C ' + A' ) + A ' (C+ D)

b−∑ ¿

( 0,1 ,3,4, 5,6,7,8,9 , 10,11,12,13,14,15 ) =¿ A +B +C ' + D

c−∑ ¿

( 0,2,3,5,6,8 )=¿ B ' C ' D '+ A ' BC ' D+ A ' CD '+ A ' B ' C
d −∑ ¿

e−∑ ( 0,2,6,8,10,11,12,13,14,15 )=B D + AB + AC +CD ´

' '

f −∑ ( 0,4,5,6,8,9 ) =B ' C ' D ' + AB ' C ' + A ' BC '+ A ' BD '

( 2,3,4,5,6, 7,8,9 ,10,11,12,13,14,15 )=¿ A+ B+C

g−∑ ¿

Circuito Lógico
 Conclusiones

 Las compuertas lógicas nos ofrecen el mismo resultado que un

decodificador por el hecho de que el funcionamiento del mismo, se basa en
compuertas pero ocupa más espacio y cantidad de integrados dicho
método a diferencia que si se usara un solo decodificador para todo el
proceso.
 Usando el método de mapas K se encuentra que, a pesar de ser la mínima
expresión; existe todavía la posibilidad de poder aplicar factor común para
disminuir la cantidad de compuertas OR y aumentar las AND o el caso
particular donde al usar factor común, las variables no factor izadas sean el
equivalente de OR o NOR exclusiva.
 Para el uso de un display 7 segmentos se debe tomar en cuenta el punto
común, que nos servirá de referencia para saber si el display 7 segmentos
se alimenta con 1 o 0 para posteriormente agregar una compuerta NOT
para poder usar un circuito de cátodo común para ánodo común.
 Bibliografía

 MORRIS, MANO, M. Diseño Digital, Tercera edición. PEARSON

EDUCATION, Mexico.2003.
 Thomas L.Floyd. FUNDAMENTOS DE SISTEMAS DIGITALES. PEARSON
EDUCATION S.A, Madrid, 2006.
 TOCCI, RONALD J, NEAL S. WIDMER, GREGORY L. MOSS. Sistemas
digitales. Principios y aplicaciones, Décima edición. PEARSON
EDUCATION, Mexico.2007.