Documente Academic
Documente Profesional
Documente Cultură
COMBINACIÓN DE COMPUERTAS
3.1 Objetivos
3.2 Competencias
mismo.
comportamiento
Sitios de internet.
3.5 lección 1: FAMILIAS LÓGICA DE CIRCUITOS INTEGRADOS
comparten una tecnología en común y son compatibles eléctricamente. Por lo tanto se pueden
reemplazar entre sí, por lo que no requieren de etapas de interfaz entre ellas.
digitales, algunos de estos requieren de altas velocidades, bajas potencias o costo reducido.
Por tal razón, es importante saber qué familia TTL o CMOS se adapta mejor a nuestras
necesidades.
Esta familia se caracteriza por su velocidad de operación y bajo costo. Están fabricados
por transistores bipolares y funciona bajo una Lógica Transistor Transistor de allí su nombre
“TTL”
AA 74 XX YY
signetics)
National semiconductor (DM, es tecnología TTL (74), cuya subfamilia es Schottky de baja
potencia ( LS)
Se identifica por la letra H (SN74H00). Esta es dos veces más rápida que la
TTL Schottky
Se identifica por la letra S (DM74S04). Es cuatro veces más rápida que la estándar,
pero consume 1.8 veces más que esta. Se fabrican con diodos Schottky
consumo en potencia esta entre la TTL estándar y la Schottky de baja potencia (LS).
Se identifica por la letra ALS (DM74ALS04). Es ldos veces más rápida que la TTL
Otra característica importante de las compuertas TTL está relacionada por su capacidad
de carga, es decir por la corriente máxima que puede entregar en función de la carga. Esto
subfamilia. La siguiente figura muestra la conexión de una compuerta NAND con las
𝐼𝑂𝐿𝑚𝑎𝑥
Factor de carga de salida (bajo) = 𝐸𝑐. 3.1
𝐼𝐼𝐿𝑚𝑎𝑥
Dónde:
𝐼𝑂𝐻𝑚𝑎𝑥
Factor de carga de salida (alto) = 𝐸𝑐. 3.2
𝐼𝐼𝐻𝑚𝑎𝑥
𝐼𝐶𝐶𝐻 + 𝐼𝐼𝐶𝐿
𝐼𝐶𝐶 (𝑝𝑟𝑜𝑚𝑒𝑑𝑖𝑜) = 𝐸𝑐. 3.4
2
Donde
metal –MOSFET. Estos son aceptados en el diseño por su bajo consumo en potencia y buena
inmunidad al ruido.
AA 40 XX YY
semiconductor, S: signetics)
CMOS estándar.
indica que está protegida contra la estática. Ej. 4000B es una compuerta estándar tipo NAD,
Serie 74CYY, es funcionalmente equivalente a los de la serie TTL - 74L y tienen las
mismas distribuciones de pines. es un 50% más rápida que las CMOS estándar, pero
rango de voltaje y poseen las mismas distribuciones de pines. Sus estradas son compatibles
misma familia? Calcular la potencia promedio de una compuerta NAND de las mismas
especificaciones.
Datos extraídos de la hoja de especificaciones del fabricante para una compuerta NAND
estándar
IOLmax 16 mA
IILmax 1,6 mA
IIHmax 40 µA
ICCH 8 mA
ICCL 22 mA
VCC 5V
Solución
𝐼𝑂𝐿𝑚𝑎𝑥 16𝑚𝐴
Factor de carga de salida (bajo) = =
𝐼𝐼𝐿𝑚𝑎𝑥 1.6 𝑚𝐴
= 10 𝐸𝑐. 3.1
𝐼𝑂𝐻𝑚𝑎𝑥 400 µ𝐴
Factor de carga de salida (alto) = =
𝐼𝐼𝐻𝑚𝑎𝑥 40 µ𝐴
= 10 𝐸𝑐. 3.2
Nota: si los valores de fan out en bajo o en alto son diferentes, se debe tener en cuenta
el menor de estos.
El integrado NAND contiene custro compuertas por tal razón la corriente de una de
ellas es:
15 𝑚𝐴
𝐼𝐶𝐶 (𝑝𝑟𝑜𝑚𝑒𝑑𝑖𝑜) = = 3.75 𝑚𝐴
4
1. Consultar las hojas de datos de las compuertas AND estándar y la schottky avanzada
IOLmax
IOH max
IILmax
IIHmax
ICCH
ICCL
2 Obtener el fan out en bajo y fan out en alto y, la potencia promedio de una de las
Todo circuito lógico puede ser representado mediante una expresión lógica, sin
del circuito, por lo tanto, esta compuerta OR realizará una operación OR entre dichas entrada,
simplificado.
Con esto podemos hacer un buen seguimiento de entradas y salida y así poder determinas si
el circuito presenta algún tipo de fallas, una vez este se encuentre implementado.
se puede obtener remplazando los valores de A y B en dicha expresión, y luego realizar las
𝑋 = (1 + 0). ( 1̅ + 0),
𝑋 = (1). ( 1̅ ),
𝑋 = 0. ( 1̅ ),
𝑋 = 0.
𝑋 = 1.
Teniendo en cuenta todas las combinaciones posible de entrada se puede tener
información detallada del funcionamiento del circuito lógico, en la tabla 3.3 se muestran
todas las combinaciones posibles y los valores de salida obtenidas del circuito combinatorio
A B X
0 0 1
0 1 1
1 0 1
1 1 1
Fuente: Muentes Tulio (2015)
Nota: Para evaluar las expresiones lógicas, tenga en cuenta los siguientes pasos:
Si alguna expresión posee una barra, realice la operación que se encuentra debajo de esta
obtener un circuito de una expresión lógica. Si por ejemplo, tenemos una expresión lógica
𝑋 = (𝐴 + 𝐵 ). ( 𝐴
̅ 𝐵 + 𝐶) , podemos notar que hay dos factores el primer de ellos está dado
por 𝐴 + 𝐵 , el cual corresponde a una operación NOR y el segundo factor está dado por
(𝐶) y entre estas dos se encuentra la operación OR (+).Nótese que entre los dos factores se
encuentra ubicada la operación lógica AND ( .), finalmente los dos factores están realizando
una operación de negación . Ahora para la implementación de un circuito lógica tenga en
La compuerta de salida debe ser aquella que muestre la última operación a realizar dentro
Si en la expresión lógica hay factores o términos, determine qué tipo de operaciones están
realizando. Para el ejemplo existen dos factores que se están multiplicando, esta
corresponde a una compuerta AND, y será de dos entradas debido a que hay dos factores.
si elegimos el factor ( 𝐴𝐵 + 𝐶), debemos elegir una OR de dos entradas, ya que hay una
suma lógica entre los términos 𝐴𝐵 𝑦 𝐶 . Esta compuerta OR debe tener entre una de
sus entradas una AND (𝐴𝐵 ) y en la otra entrada una NOT ( 𝐶 ). Ahora si elegimos por
1. Obtener la salida de la compuerta lógica X-OR de la Figura 3.5. Si las señales de entrada
en el siguiente circuito
variable de salida.
funciones lógicas:
a) X= (ABC + A'C)D
b) X= [A+B(B'+C)]D'
c) X= (B+C')[A'+B'(C+D')