Universidad Politécnica Salesiana.

Practica #4 Reconocimiento de Cajas.

Mercedes Cevallos - mcevallosg1@est.ups.edu.ec
Juan Ñauta - jnautai@est.ups.edu.ec
Nikolas Torres - rtorresl@est.ups.edu.ec
Isaac Ulloa - eulloat@est.ups.edu.ec
Universidad Politécnica Salesiana.
Laboratorio Digital – Grupo #2

Abstract- In the next practice what was done was if an

application issues and theorems before seen either Morgan
applications theorem, Karnaugh maps, gates, etc. For if
what was implemented was a circuit that allows us to
recognize types of boxes in two dimensions, distinguished
by their dimensions and size, as a series of gates were
applied to the signals obtained then move to a seven-
segment decoder finally show a common anode display
seven segments, which perform their calculations and
adjusting to the proposed dimensions we went up to six
different boxes which will be displayed in the course of our
report.
I. OBJETIVOS
1. Realizar un circuito que reconozca tipos de
cajas según sus dimensiones.
II. INTRODUCCIÓN
Los circuitos integrados como los contadores,
decodificadores, comparadores, y compuertas
lógicas, son de mucha importancia ya que son la base
de la electrónica digital. Se utilizan para realizar
combinaciones y mediante estas obtener circuitos
como lo son las secuencias, operaciones matemáticas,
restricciones, relojes digitales, divisores de
frecuencias y un sin número de utilidades que se le
puede dar a este tipo de componentes, los cuales de
alguna manera se podría decir que son la base de esta
materia. Las compuertas lógicas ya antes utilizadas en
prácticas anteriores, tienen una serie de utilidades en
lo que rodea la electrónica digital, ya que facilita la
implementación de circuitos, ya sea en
reconocimientos de objetos mediante sensores,
reconocimiento de algún tipo de señales, y así un sin
número de aplicaciones que nos sirven para
facilitarnos y automatizar trabajos que pueden ser
útiles para evitar la mano de obra y agilitar su
producción.
III. MARCO TEORICO.
COMPUERTAS LÓGICAS
Una compuerta lógica es un dispositivo que nos
permite obtener resultados, dependiendo de los
valores de las señales que le ingresemos. Es
necesario aclarar entonces que las compuertas
lógicas se comunican entre sí (incluidos los
microprocesadores), usando el sistema BINARIO.
Este consta de solo 2 indicadores 0 y 1 llamados
BIT dado que en electrónica solo hay 2 valores
equivalentes 0=0volt 1=5volt (conectado-
desconectado). Es decir que cuando conectamos
una compuerta a el negativo equivale a introducir
un cero (0) y por el contrario si derivamos la
entrada a 5v le estamos enviando un uno (1).
Ahora para comprender como se comporta cada
compuerta se debe ver su TABLA DE VERDAD.
Esta nos muestra todas las combinaciones lógicas
posibles y su resultado. [1]
EL DISPLAY DE 7 SEGMENTOS
Una de las aplicaciones más populares de los LED’s es la
de señalización. Quizás la más utilizada sea la de 7 LED’s
colocadas en forma de ocho tal y como se indica en la figura
1 [1]

Figura.1 Display 7 Segmentos

Universidad Politécnica Salesiana. 2

Aunque externamente su forma difiere considerablemente

de un diodo LED típico, internamente están constituidos
A X
por una serie de diodos LED con unas determinadas 0 1
conexiones internas. En la figura 2 se indica el esquema 1 0
eléctrico de las conexiones del interior de un indicador
luminoso de 7 segmentos
Figura.4 Compuerta NOT

COMPUERTA AND

La compuerta AND hace la función de multiplicación

lógica. Es decir toma los valores que le aplicamos a
sus entradas y los multiplica.

Tabla de
verdad AND
A B X
Figura.2 Interior Display 7 Segmentos 0 0 0
0 1 0
COMPUERTA BUFFER
1 0 0
La compuerta BUFFER es la más básica de 1 1 1
todas, simplemente toma el valor que se le
entrega y lo deja pasar tal cual. Esto sirve para Figura.5 Compuerta AND
ajustar y aislar niveles lógicos ya que no se
pueden conectar infinita cantidad de compuertas COMPUERTA NAND
a una misma señal, ya que el voltaje del nivel 1
empieza a decaer y el sistema falla. La compuerta NAND también hace la función de
multiplicación, pero entrega el valor negado. Esto es
muy útil, dado que si estuviéramos usando una AND
Tabla normal tendríamos que usar otro chip con un NOT para
de negar el resultado.
verdad
A X Tabla de
0 0 verdad
1 1 NAND
A B X
0 0 1
Figura.3 Buffer 0 1 1
1 0 1
COMPUERTA NOT 1 1 0
La compuerta NOT es un tanto parecida al buffer
Figura.6 Compuerta NAND
salvo por que invierte el valor que se le entrega.
También tiene la utilidad de ajustar niveles pero
tomando en cuenta que invierte la señal.

Tabla
de
verdad
Universidad Politécnica Salesiana. 3

COMPUERTA OR

La compuerta OR realiza la función de suma lógica.

Cuando se le aplica un uno a cualquiera de sus
entradas el resultado de salida será uno, independiente
del valor de la otra entrada. Excepto cuando las dos
entradas estén en 0 la salida será 0.

Tabla de
verdad OR
A B X
0 0 0 Puesto que cada una de las entradas puede ser 1 o 0, hay 2N
0 1 1 combinaciones o códigos de entrada. Para cada una de estas
combinaciones de entrada sólo una de las M salidas estará
1 0 1 activada con un 1 lógico (lógica positiva). Muchos
1 1 1 decodificadores se diseñan para producir salidas activadas
a 0, (lógica negativa), donde la salida seleccionada es 0
mientras que las otras son 1. Esto último se indica siempre
Figura.7 Compuerta OR
por la presencia de pequeños círculos en las líneas de salida
del diagrama del decodificador.
COMPUERTA NOR
Algunos decodificadores no usan todos los 2N códigos
La compuerta NOR realiza la función de suma, pero posibles de entrada, sino sólo algunos de ellos. Por ejemplo,
entrega el resultado invertido, ahorrándonos un NOT. un decodificador BCD a DECIMAL, tiene un código de
Su salida será 1 solo si las dos entradas son 0. entrada de 4 bits, el cual sólo usa diez grupos codificados
BCD, 0000 hasta 1001. Algunos de estos decodificadores
se diseñan de tal manera, que si cualquiera de los códigos
Tabla de no usados se aplica a la entrada, ninguna de las salidas se
verdad activará.
NOR
A B X
0 0 1
0 1 0
1 0 0
1 1 0

Figura.7 Compuerta NOR

DECODIFICADORES

Un decodificador es un circuito lógico combi nacional, que

convierte un código de entrada binario de N bits en M líneas
de salida (N puede ser cualquier entero y M es un entero
menor o igual a 2N), tales que cada línea de salida será
activada para una sola de las combinaciones posibles de Aquí se muestra la circuitería para un decodificador con 3
entrada. A continuación se muestra el diagrama general de entradas y 8 salidas. Como sólo usan compuertas AND, las
un decodificador de N entradas y M salidas.[3] salidas activadas son 1. Para tener salidas activadas 0,
deberían usarse compuertas NAND.

Pude llamarse un decodificador de 3 líneas a 8 porque tiene

tres líneas de entrada y ocho de salida. También recibe el
Universidad Politécnica Salesiana. 4

nombre de convertidor o decodificador de binario a octal, TABLA DE VERDAD

porque toma un código de entrada binario de tres entradas
y produce un 1 en una de las ocho (octal) salidas Tabla de verdad
correspondientes a ese código. A veces se hace referencia A B C X1(Salida)
al circuito como un decodificador 1 de 8, porque una de las 0 0 0 0
8 salidas se activa a la vez. [4] 0 0 1 0
0 1 0 1
IV. LISTA DE MATERIALES: 0 1 1 1
-Operadores lógicos: 1 0 0 0
 NOT (7404) 1 0 1 0
 OR(7432) 1 1 0 1
 AND(7408) 1 1 1 1
 NOR(7402)
 NAND(7400) Ecuación:
 XOR(74266)
 XNOR(7486) 𝐴̅𝐵𝐶̅ + 𝐴̅𝐵𝐶 + 𝐴𝐵𝐶̅ + 𝐴𝐵𝐶
-Display ánodo común
-Resistencias de 1k ohmio y 330 ohmos Simplificación:
-Sensores CNY70
𝑋 = 𝐵𝐶(𝐴 + 𝐴̅) + 𝐶̅ 𝐵 (𝐴 + 𝐴̅)
HERRAMIENTAS: 𝑋 = 𝐵𝐶 + 𝐶̅ 𝐵
𝑋 = 𝐵(𝐶 + 𝐶̅ )
 Multímetro 𝑿=𝑩
 Protoboard
 Corta frios SIMULACIONES
 generador de funciones
VCC
5V

U1A
U2A
U3A U19A CA

U20

V. DESARROLLO. 7404N
U4A
7408N
7408N 7404N

U14
A B C D E F G

7404N U13
7 A OA 13
11 1 A 9 1 B OB 12

Cálculos.
V1 12 2 B 7 2 C OC 11
U5A 13 3 C 6 6 D OD 10
5V U6A 1 14 9
4 D OE
U7A U21A 2 5 3 ~LT OF 15
3 6 5 ~RBI OG 14
4 7 4 ~BI/RBO
7404N 5 8
7408N 10 9
7408N 7404N 7447N
U8A 74147N VCC
U9A U22A 5V

Para realizar el reconocimiento de cada caja nos 7408N

U10A
7408N 7404N

impusimos posiciones para cada una de las cajas las 7404N

U11A
U12A U23A

que se pueden apreciar en la figura 6. 7408N

7408N 7404N

S1

Fig. 11 Caja uno con la combinación 010 en binario

VCC
5V

U1A
U2A
U3A U19A CA

U20
7404N
7408N
U4A 7408N 7404N
A B C D E F G
U14
7404N U13
7 A OA 13
11 1 A 9 1 B OB 12
V1 12 2 B 7 2 C OC 11
U5A 13 3 C 6 6 D OD 10
5V U6A 1 14 9
4 D OE
U7A U21A 2 5 3 ~LT OF 15
3 6 5 ~RBI OG 14
4 7 4 ~BI/RBO
7404N 5 8
7408N 10 9
7408N 7404N 7447N
U8A 74147N VCC
U9A U22A 5V

7408N
7408N 7404N
U10A

7404N

Fig. 10 Esquema grafico de las cajas. U11A

U12A U23A

7408N
7408N 7404N

S1

Fig. 12 Caja dos con la combinación 011 en binario

Universidad Politécnica Salesiana. 5

VCC
5V
señal de salida a un display ánodo común para poder
U1A
U2A
U3A U19A CA
visualizar su resultado.
U20
7404N
7408N
U4A 7408N 7404N
A B C D E F G

V1
7404N
11
12
1
2
U13
A
B
9
7
7
1
2
A
B
C
U14
OA
OB
OC
13
12
11
En las simulaciones se tuvo que utilizar un dip swich para
U5A 13 3 C 6 6 D OD 10
5V

7404N
U6A

7408N
U7A U21A
1
2
3
4
5
10
4
5
6
7
8
D 14
3
5
4
~LT
~RBI
~BI/RBO
OE
OF
OG
9
15
14
simular lo que en la realidad se utilizaron sensores para
9
7408N 7404N

U8A
U9A U22A
74147N VCC
5V
7447N
reconocer las cajas, ya que este simulador no tiene ningún
7408N
U10A
7408N 7404N tipo de swich o sensores para este tipo de prácticas.
7404N
U11A
U12A U23A

7408N
7408N 7404N
Se obtuvo un pequeño error al momento de la ejecución de
esta práctica ya que la maqueta estaba un poco defectuosa
S1
y las cajas se atascaban en el transcurso de la banda.

Fig. 13 Caja tres con la combinación 110 en binario

VCC
5V VII. REFERENCIAS
U1A
U2A

7404N
7408N
U3A

7408N
U19A

7404N
CA

U20 [1] http://www.virtual.unal.edu.co/cursos/ingenieria/2000

U4A

7404N U13
7 A
U14
OA 13
A B C D E F G
477/lecciones/020401.htm.
11 1 A 9 1 B OB 12
V1
5V U5A
U6A
U7A U21A
12
13
1
2
3
4
2
3
4
5
6
B
C
D
7
6
14
2
6

3
5
4
C
D

~LT
~RBI
OC
OD
OE
OF
OG
11
10
9
15
14
[2] http://www.uhu.es/rafael.lopezahumada/Cursos_anter
7 ~BI/RBO
7404N 5

U8A
7408N
7408N 7404N
10
8
9

74147N VCC
7447N iores/fund01_02/tema5.pdf
U9A U22A 5V

7408N
U10A
7408N 7404N
[3] TOCCI RONALD J. , Décima Edición, Sistemas
7404N Digitales principios y aplicaciones
[4] Fundamentos de Sistemas Digitales, 7ma Edición –
U11A
U12A U23A

7408N
7408N 7404N

Thomas L. Floyd
S1
[5] Robert L. Boylestad,Louis Nashelsky, Electrónica:
Teoría de circuítos y dispositivos electrónicos
Fig. 14 Caja cuatro con la combinación 111 en binario

VCC
ANEXOS
5V

U1A
U2A
U3A U19A CA

U20
7404N
7408N
U4A 7408N 7404N
A B C D E F G
U14
7404N U13
7 A OA 13
11 1 A 9 1 B OB 12
V1 12 2 B 7 2 C OC 11
U5A 13 3 C 6 6 D OD 10
5V U6A 1 14 9
4 D OE
U7A U21A 2 5 3 ~LT OF 15
3 6 5 ~RBI OG 14
4 7 4 ~BI/RBO
7404N 5 8
7408N 10 9
7408N 7404N 7447N
U8A 74147N VCC
U9A U22A 5V

7408N
7408N 7404N
U10A

7404N
U11A
U12A U23A

7408N
7408N 7404N

S1

Fig. 15 Caja cuatro con la combinación 111 en binario

VI. CONCLUSIONES
La implementación de los contadores ya en problemas de
aplicación como en este caso, que se ha implementado en
el reconocimiento de cajas, nos deja una amplia idea sobre
la importancia que tienen los mismos, ya que nos ayudan a
resolver problemas que a veces para nosotros son un poco
tediosos de realizarlos personalmente pudiendo
tecnificarnos. Lo que en si es de suma importancia ya que
estas cosas nos ayudaran a nuestras propias
automatizaciones en la vida laboral.

El decodificador 7447 es un dispositivo que tiene sus

salidas activas a cero por lo que es necesario enviar su
Universidad Politécnica Salesiana. 6