Tercera entrega del trabajo colaborativo: Diseño de una memoria RAM

Tutor:

Giovanny Piedrahita

Por:

TERCERA David Andrés Munive Ríos

Código: 1811025081
ENTREGA DISEÑO Víctor Hugo Flórez Vargas
DE UNA MEMORIA Código: 1120011046

RAM. José Rafael Arrieta Suárez

Código: 1711022537
Sistemas digitales y ensambladores Carlos Menco Camacho
Código: 1721025473

Facultad de Ingeniería
Politécnico Grancolombiano

1
Tercera entrega del trabajo colaborativo: Diseño de una memoria RAM
.

RESUMEN: Para la tercera entrega, se resumen en un Relación tabla de verdad

solo trabajo, todos los conocimientos adquiridos a lo largo
del curso, adicionando un nuevo tema que el de máquina
de estados, con la cual se pretende dar un control más
intuitivo y eficaz al proceso de lectura y escritura en un
módulo de memoria RAM.

PALABRAS CLAVE: Memoria RAM, circuito,

máquina de estados, tabla de estados, nibble.

1.INTRODUCCIÓN

Debido a la dificultad de las conexiones para la

memoria RAM de 32x32 (son 1024 celdas de 4 bits),
se desea trabajar entonces con el elemento de
memoria RAM provisto por Logisim. En este sentido,
deberá crear una memoria con las características del
problema (32 x 32 x 4).
Circuito Logisim
2.INDICACIONES

Para la entrega final se deberá:

 Montar una memoria RAM de Logisim con las

características del problema.
 Adaptar los elementos de control diseñados, a la
memoria RAM de Logisim.
 Utilizar el decodificador de binario a 7
segmentos diseñado en la entrega uno para
visualizar los datos de la memoria.
 Diseñar un sistema de control mediante
máquinas de estados, que le permitan controlar
la lectura y escritura de datos en la memoria
RAM utilizando un mismo bus de datos y
direcciones para transportar la información.

3. SUB-CIRCUITOS

3.1 CONTROL MAQUINA DE ESTADO

3.2 TABLA DE ESTADOS
Un circuito de control con tres entradas y cuatro
salidas La siguiente tabla de estados, se realizó
mediante las indicaciones de las clases dictadas por
a. Entrada (EN) el tutor. Esta nos muestra cual va a ser el
b. Entrada (D). comportamiento de las entradas y salidas de la
máquina de estados.
c. Entrada (A)
ESTADO ESTADO
ENABLE Entrada EN INICIAL FINAL
ENABLE Entarda A salida Ta EN D A Td Ta D A OE WE
ENABLE Entrada D salida Td 0 reposo/espera 0 0 0 0 0 0 0 0 0 0
1 reposo/espera 0 0 1 0 0 1 0 0 0 0
2 reposo/espera 0 1 0 0 1 0 0 0 0 0
3 reposo/espera 0 1 1 0 1 1 0 0 0 0
cargar
4 dirección 1 0 0 1 0 1 0 1 0 0

2
Tercera entrega del trabajo colaborativo: Diseño de una memoria RAM
.

5 cargar dato 1 0 1 2 1 0 1 0 0 0 Tenemos el pin de CS para habilitar todo, un display

habilitar HEX, para poder verificar el dato que tenemos en el
6 escritura 1 1 0 3 0 1 1 1 1 0 bus de salida, el pin del resety el display de siete
7 escritura 1 1 1 0 1 1 0 0 1 1 segmentos.

Circuito Logisim
3.3 DECODIFICADOR BINARIO 7
SEGMENTOS

Se usa el circuito elaborado en la entrega 1,

adicionando separadores a las entradas y salidas y
pines con la cantidad de bits necesarias para su
correcto funcionamiento.

Circuito Logisim

Bibliografía

[ D. C. Burch, «CBURCH,» [En línea].

1 Available: http://www.cburch.com. [Último
] acceso: 12 09 2019].
[ E. Unicrom, «Electrónica Unicrom,» 2016.
2 [En línea]. Available:
] https://unicrom.com/flip-flop-tipo-d-
descripcion-y-simbolo/.

Logisim, tutorial, Recuperado de:

http://www.cburch.com/logisim/docs/2.6.0/
en/guide/tutorial/index.html

3.4 MEMORIA RAM

Esta memoria ram es la provista por logisim, se

recurre a esta debido al tamaño de la memoria
solicitada (32x32x4), se entiende como una
memoria ram de 1024 celdas, cada una con un
tamaño de 1nibble o cuatro bits. La memoria ram de
logisim se configuró con 10 bit de dirección lo que
nos da 1024 celdas y 4 bits de datos, para cumplir
con el requerimiento solicitado. Tenemos dos pines
en la entrada que son el de dirección con 10 bits de
datos y el de dato, con cuatro para colocar el valor
deseado en la celda seleccionada con el pin
dirección. Tenemos el pin del reloj, conectado a la
máquina de estados, a los biestables T, y a la ram.