Diseño Combinacional en

MSI.
• Multiplexores/Demultiplexores.
• Comparadores.
• Multiplicadores.
Los circuitos
multiplexores se pueden
combinar con entradas de
selección comunes para
crear una lógica de
selección de múltiples
bits. Por ejemplo, en la
figura 4-26 se ilustra un
multiplexor cuádruple de
2 líneas a 1.
EL CUÁDRUPLE MULTIPLEXOR/SELECTOR DE DATOS DE 2 ENTRADAS
74HC157
EL MULTIPLEXOR/SELECTOR DE DATOS DE 8 ENTRADAS 74LS151
Utilizar multiplexores 74LS151 y cualquier otra lógica necesaria para
multiplexar 16 líneas de datos en una única línea de salida de datos.
Circuito para seleccionar uno de
dos números BCD. Se muestra la
lógica de multiplexación
simplificada de un display de 7-
segmentos
El 74153 tiene dos multiplexores 4x1, dos líneas habilitadoras en bajo y dos líneas selectoras
 A3

B3

S0
S1
1
3
2

74LS08 1
3
2
74LS32

2
3
1
74LS86

7 6 2 1
1Y 1X0
5
1X1
4
1X2
3
1X3
74LS04

9 10
2Y 2X0
A2

B2

11
2X1
12
2X2
13
2X3
14
A
2
B
1
1E
15
2E
4
6
5
74LS08

74LS153

4
6
5
74LS32

D3
5
6
4
74LS86

4 3
D2
A1

B1

74LS04

D1

9
8
10
74LS08

9
LSB

8
10
D0
74LS32

10
8
9
74LS86

6 5
7 6
1Y 1X0
5
1X1
4
1X2
3
1X3
74LS04

9 10
2Y 2X0
11
2X1
12
2X2
A0

B0

13
2X3
14
A
2
B
1
1E
15
2E

12
74LS153

11
13
74LS08

12
11
13
74LS32

13
11
12
74LS86

12 13
74LS04
 DEMULTIPLEXORES
Un demultiplexor (DEMUX) básicamente realiza la función contraria a la del multiplexor.
Toma datos de una línea y los distribuye a un determinado número de líneas de salida. Por este
motivo, el demultiplexor se conoce también como distribuidor de datos. Como veremos, los
decodificadores pueden utilizarse también como demultiplexores.
En la Figura 6.56 se muestra una forma de onda de entrada de datos serie y las entradas de selección de datos (S0 y S1).
Determinar las formas de onda de datos de salida que obtendríamos en las salidas D0 hasta la D3 para el demultiplexor
de la Figura 6.55.

FIGURA 6.56

Solución:
EL DEMULTIPLEXOR 74HC154
 COMPARADOR DE
MAGNITUD VISTO EN CLASE

A=A3A2A1A0
B=B3B2B1B0
 COMPARADORES: EL COMPARADOR DE MAGNITUD DE 4 BITS
74HC85

El 74HC85 es un comparador que también se encuentra disponible en otras familias de

circuitos integrados. El diagrama de pines y el símbolo lógico se muestran en la Figura
6.24. Observe que este dispositivo tiene todas las entradas y salidas del comparador visto
anteriormente y, además, tiene tres entradas en cascada: A < B, A = B y A > B. Estas
entradas permiten utilizar varios comparadores en cascada para la comparación de
cualquier número binario con más de cuatro bits. Para ampliar el comparador, las salidas A
< B, A = B y A > B del comparador de menor orden se conectan en cascada a las entradas
del siguiente comparador de orden inmediatamente superior. El comparador de menor
orden tiene que tener un nivel ALTO en la entrada A = B y un nivel BAJO en las entradas
A < B y A > B. Este dispositivo está disponible en otras familias CMOS y TTL.
Consulte el sitio web de Texas Instruments en www.ti.com.
Ejm. Utilizar comparadores 74HC85 para comparar las magnitudes de dos números
de 8 bits. Dibujar los comparadores con sus correspondientes interconexiones.