Digitales

SERVICIO NACIONAL DE ADIESTRAMIENTO EN TRABAJO INDUSTRIAL
ELECTROTÉCNIA
INDUSTRIAL
FASCÍCULO DE APRENDIZAJE
ELECTRÓNICA DIGITAL
(PARTE II)
Técnico de Nivel Medio.

AUTORIZACIÓN Y DIFUSIÓN
MATERIAL DIDÁCTICO ESCRITO
FAM. OCUPACIONAL : ELECTROTÉCNIA.
ESPECIALIDAD : ELECTROTÉCNIA INDUSTRIAL.
NIVEL : TÉCNICO MEDIO.
Con la finalidad de facilitar el aprendizaje en el desarrollo de la formación y capacitación en la

especialidad de ELECTROTÉCNIA INDUSTRIAL a nivel nacional y dejando la posibilidad de un
mejoramiento y actualización permanente, se autoriza la APLICACIÓN Y DIFUSIÓN de material
didáctico escrito referido a ELECTRÓNICA DIGITAL (PARTE II).
Los Directores Zonales y Jefes de Unidades Operativas son los responsables de su difusión y
aplicación oportuna.
DOCUMENTO APROBADO POR EL

GERENTE TÉCNICO DEL SENATI
N° de Página…....156..........……
Firma ……………………………………..
Nombre: Jorge Saavedra Gamón
Fecha: …………05 – 08 - 01…………….
Registro de derecho de autor:
1
ELECTRÓNICA DIGITAL PARTE II
INDICE
1. Presentación........................................................................ 3
2. Tarea 5.............................................................................. 4 – 58
Montar Circuitos Contadores con Flip – Flop y C.I.
3. Tarea 6............................................................................. 59 – 75
Montar Registros Digitales.
4. Tarea 7............................................................................. 76 – 121

Montar Voltímetro Digital con Memoria.
5. Tarea 8.............................................................................. 122 – 142

Montar Variador de Velocidad de Motor de C.C.
6. Medio Ambiente.................................................................. 143 – 144
7. Hojas de Trabajo.……….................................................... 145 – 155
8. Bibliografía............................................................................ 156
ELECTROTECNIA INDUSTRIAL 2
2
PRESENTACION
El presente Manual de Aprendizaje de la especialidad de Electrotecnia

Industrial, del Programa de Técnicos Industriales, corresponde al curso 04.04.02
Electrónica Digital y tiene como objetivo analizar, montar, detectar fallas y
reparar los circuitos electrónicos digitales, utilizando instrumentos de medición
electrónicos.
El Manual tiene dos partes, Electrónica Digital Parte II, esta compuesto
por las siguientes tareas:
5- Montar Circuitos Contadores con Flip – Flop y C.I.
6- Montar Registros Digitales.
7- Montar Voltímetro Digital con Memoria
8- Montar Variador de Velocidad de Motor de C.C.
Asimismo, comprende la tecnología relacionada, aspectos e seguridad e higiene

industrial, protección del medio ambiente y la bibliografía empleada.
Elaborado en la Zonal: Lambayeque Cajamarca Norte
Año: 2005
Instructores: Julio Quispe Rojas.

Romelio Torres Mayanga
3
MONTAR CIRCUITOS CONTADORES

CON FLIP-FLOP Y CI
4
CONTADOR ASÍNCRONO ASCENDENTE
J=k=1
CONTADOR ASÍNCRONO DESCENDENTE
J=k=1
Nº ORDEN DE EJECCIÓN HERRAMIENTAS / INSTRUMENTOS/MATERIALES

1 MONTE CIRCUITO CONTADOR ASÍNCRONO FUENTE DE ALIMENTACIÓN DC.
ASCENDENTE CON F.F Y VERIFIQUE EL
CUMPLIMIENTO DE LA TABLA DE VALORES. MULTÍMETRO DIGITAL , PROTOBOARD.
2 MONTE CIRCUITO CONTADOR ASÍNCRONO CIRCUITOS INTEGRADOS 74LS76.

DESCENDENTE CON F.F Y VERIFIQUE EL
CUMPLIMIENTO DE LA TABLA DE VALORES. CONDUCTORES VARIOS CALIBRE 24 AWG.
3 MONTE CIRCUITO CONTADOR ASÍNCRONO PINZAS, ALICATE DE CORTE.

MODULO 10 Y VERIFIQUE EL CUMPLIMIENTO
DE LA TABLA DE VALORES. RESISTENCIAS, CONMUTADORES, DIODOS
LED.
PZA CANT DENOMINACIÓN–NORMA/ DIMENSIONES MATERIAL OBSERVACIONES

MONTAR CIRCUITOS CONTADORES CON
HT REF: HT-05
FLIP-FLOP Y CI
Tiempo:4 HORAS HOJA: 1 / 1
ELECTROTECNIA INDUSTRIAL
Escala: ------ 2005
5
5
OPERACIÓN
CONECTAR Y COMPROBAR EL FUNCIONAMIENTO FLIP FLOP CON

COMPUERTAS LOGICAS NAND.
DESCRIPCIÓN
Un flip flop con compuertas NAND, es un circuito elemental de memoria, que
permite mantener el valor lógico de su salida por todo el tiempo necesario,
mientras no se propicie su cambio.
Tiene una entrada Establecer – E; que permite poner Q=1 y una entrada
Reestablecer – R que pone Q=0; y para mantener el valor de la salida Q sin
cambio ambas entradas deben estar en 1 lógico.
En un flip flop la salida Q y Q son siempre complementarias, para el registro

básico NAND, como también se conoce a este circuito, las entradas E=R=0 no
se usa, porque no cumple con el funcionamiento de un flip flop.
PROCESO DE OPERACIÓN
1º PASO: Identifique los terminales del CI 74LS00.
2º PASO: Arme circuito en el protoboard.
E 1 3 Q
2
4 6 Q
R 5
3º PASO: Compruebe el cumplimiento de la tabla de verdad; manteniendo
siempre las entradas en los valores 1 lógico.
A: Mantenga las entradas siempre en E=1 y R=1; y las salida

se mantendrá, no habrá cambio.
B: Cambie por un momento E=0 y luego retorne a E=1, la
salida debe ser Q=1.
C: Cambie por un momento R=0 y luego retorne a R=1, la
E R Q
1 1 No hay cambio
0 1 1
1 0 0
0 0 No usar
OBSERVACIÓN
No se debe usar la combinación E=0 y R=0; porque el circuito no
se comporta como flip flop y los componentes se pueden deteriorar.
6
OPERACIÓN
CONECTAR Y COMPROBAR EL FUNCIONAMIENTO FLIP FLOP CON

COMPUERTAS LOGICAS NOR.
DESCRIPCIÓN
Un flip flop con compuerta NOR, permite almacenar un bit, manteniendo el valor
en su salida Q por todo el tiempo necesario mientras no se propicie su cambio.
En el registro básico NOR: las entradas E=R=0 mantienen la salida sin cambio y
las entradas E=R=1 no se usan.
1º PASO: Identifique los terminales de CI 74LS02.
2º PASO: Arme circuito en el protoboard.
E 2
1 Q
3
5
4 Q
R 6
3º PASO: Compruebe el cumplimiento de la tabla de verdad; manteniendo

siempre las entradas en los valores 0 lógico.
A: Mantenga las entradas siempre en E=0 y R=0; y las salida

se mantendrá, no habrá cambio.
B: Cambie por un momento E=1 y luego retorne a E=0, la
C: Cambie por un momento R=1 y luego retorne a R=0, la
E R Q
0 0 No hay cambio
1 0 1
0 1 0
1 1 No usar
OBSERVACIÓN
No se debe usar la combinación E=1 y R=1; porque el circuito no
se comporta como flip flop y los componentes se pueden deteriorar.
7
OPERACIÓN
CONECTAR Y COMPROBAR FUNCIONAMIENTO DE FLIP FLOP RS
DESCRIPCIÓN
El flip flop SR con reloj es un circuito que permite realizar los cambios de estado
de su salida solo cuando recibe en su entrada CK un flanco positivo o transición
de 0 a 1 (TPP), ó un flanco negativo ó transición de 1 a 0 (TPN) según
corresponda.
Su tabla de verdad es similar a la registro básico NOR pero requiere del flanco
correspondiente para efectuar el cambio de estado.
1º PASO: Identifique los terminales de CI 74LS00, 74LS04 y 74LS08.
1º PASO: Arme el circuito en el protoboard.
1
3 4
6
2
5
12
8
10 13
11
9
1 2 1
3
2
Detalle de Detector de Flanco Positivo
2º PASO: Pruebe el funcionamiento del circuito con Monoestable de ancho de

pulso de 5 segundos.
8
TABLA DE VERDAD DEL FLIP FLOP SR CON RELOJ
S R CK Q
0 0 ⁭ No hay cambio
1 0 ⁭ 1
0 1 ⁭ 0
1 1 ⁭ No usar
OBSERVACIÓN
Si el circuito no funciona con la llegada de los flancos, modifique el
detector de flanco agregando dos inversores adicionales (total tres).
1 2 3 4 5 6 1
3
2
Detalle de Detector de Flanco Positivo
3º PASO: Compruebe si el detector de flanco es un detector de flanco positivo

porque los cambios se deben efectuar cuando el led del
Monoestable se enciende y no cuando se apaga.
OBSERVACIÓN
Puede reemplazar el detector de flanco positivo por el detector de
flanco negativo mostrado y verificar que los cambios se dan cuando
el led del Monoestable se apaga.
1 2 2
3 1
Detalle de Detector de Flanco Negativo
9
OPERACIÓN
CONECTAR Y COMPROBAR FUNCIONAMIENTO DE FLIP FLOP JK Y T
DESCRIPCIÓN
El flip flop JK utiliza las cuatro combinaciones de sus entradas JK; las tres
primeras son iguales a la SR; y la combinación J=K=1, complementa el valor de
la salida después de recibir el flanco.
Si J=K=1; y Q=0; al recibir el flanco cambia Q=1 y en el siguiente flanco; cambia

a Q=0.
El flip flop T es una variación del JK; para ello se unen las entradas JK formando
una sola entrada llamada T y por ello tiene solo dos estados de trabajo:
T = 0 : no hay cambio en la salida y

T = 1 : la salida se complementa en cada flanco.
1º PASO: Identifique terminales de C I flip flop JK CI 74LS73 ó similar.
2º PASO: Armar circuito de prueba mostrado en el protoboard.
14 12
13
3
3º PASO: Compruebe el cumplimiento de la tabla de verdad del flip flop JK

activado por flanco negativo.
10
TABLA DE VERDAD DEL FLIP FLOP JK
J K CK Q Q
0 0 ↓ Q0 No cambia
1 0 ↓ 1 1
0 1 ↓ 0 0
1 1 ↓ Q0 Se complementa
4º PASO: Identique terminales de CI flip flop JK 74LS73
6º PASO: Compruebe el cumplimiento de la tabla de verdad del flip flop T

TABLA DE VERDAD DEL FLIP FLOP T
T CK Q Q
0 ↓ Q0 No cambia
1 ↓ Q0 Se complementa
11
OPERACIÓN
CONECTAR Y COMPROBAR FUNCIONAMIENTO DE FLIP FLOP D.
DESCRIPCIÓN
El flip flop D es una variación del JK; donde se utiliza un inversor para conectar
el J con el K, y la entrada J se convierte en la entrada D, y por ello solo tiene dos
estados de trabajo:
D = 0 : después del flanco Q = 0

D = 1 : después del flanco Q = 1
1º PASO: Identifique terminales de CI flip flop JK 74LS73, 74LS04.
3º PASO: Compruebe el cumplimiento de la tabla de verdad del flip flop D

TABLA DE VERDAD DEL FLIP FLOP D
D CK Q
0 ↓ 0
1 ↓ 1
12
4º PASO: Identifique terminales de CI flip flop D 74LS74.
5º PASO: Armar circuito de prueba mostrado en PROTOBOARD.
2 5
6º PASO: Compruebe el cumplimiento de la tabla de verdad del flip flop D

activado por flanco positivo.
TABLA DE VERDAD DEL FLIP FLOP D
D CK Q
0 ⁭ 0
1 ⁭ 1
OBSERVACIÓN
Cuando el flip flop es activado por flanco positivo el cambio se produce
cuando el led del astable se prende y cuando el flip flop es activado por
flanco negativo el cambio se produce cuando el led del astable se apaga.
13
OPERACIÓN
CONECTAR Y COMPROBAR FUNCIONAMIENTO DE CONTADOR

ASÍNCRONO ASCENDENTE.
DESCRIPCIÓN
El circuito Contador Asíncrono Ascendente esta formado por Flip Flops JK y

permite contar los pulsos de reloj que llegan al circuito contador; ingresando al
primer flip flop que corresponda al bit menos significativo LSB.
Los Flip Flops JK, cuando sus entradas JK están conectadas a J=K=1; con cada
flanco correspondiente, negativo en este caso, complementa el valor de su
salida Q.
En el contador asíncrono; cada flip flop puede cambiar el nivel de su salida Q,

después del cambio de la salida Q del flip flop anterior; porque su entrada CK
recibe los niveles de la salida Q del flip flop anterior.
2º PASO: Arme el circuito mostrado en el protoboard.
J=k=1
3º PASO: Limpie las salidas Q del contador para obtener:
Q3 Q2 Q1 Q0
0 0 0 0
14
Esto se logra conectando brevemente CLR a 0 voltios y volviendo

a conectar a 5 voltios (Vcc). ( pulsando el pulsador)
4º PASO: Conecte a la entrada CK del FF 0, un Astable con ancho de pulso

de 1s.
5º PASO: Verifique el funcionamiento del circuito y el cumplimiento de la tabla

de valores.
ACCION / PULSO Q3 Q2 Q1 Q0
CLEAR 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
10 1 0 1 0
11 1 0 1 1
12 1 1 0 0
13 1 1 0 1
14 1 1 1 0
15 1 1 1 1
16 0 0 0 0
17 0 0 0 1
18 0 0 1 0
19 0 0 1 1
15
OPERACIÓN

ASÍNCRONO DESCENDENTE.
DESCRIPCIÓN
El circuito contador descendente cuenta los pulsos de reloj que recibe el circuito
contador; disminuyendo desde el valor máximo del contador; un valor por cada
pulso recibido.
J=k=1
3º PASO: Prefije las salidas Q del contador para obtener:
Q3 Q2 Q1 Q0
1 1 1 1
Esto se logra conectando brevemente PR a 0 voltios y volviendo a

conectar PR a 5 voltios (Vcc). ( Pulsando el pulsador)
4º PASO: Conecte a la entrada CK del FF 0, el Astable de pulso de 1s.
5º PASO: Verifique el funcionamiento y el cumplimiento de la tabla de valores.

PRESET 1 1 1 1
1 1 1 1 0
2 1 1 0 1
3 1 1 0 0
14 0 0 0 1
15 0 0 0 0
16 1 1 1 1
16
OPERACIÓN

ASÍNCRONO MODULO N.
DESCRIPCIÓN
El circuito Contador Asíncrono Modulo N; es un contador que pueden contar una

cantidad de estados cualquiera, no obligatoriamente 2n como los contadores
binarios, un caso común es el contador décadas o modulo 10 o Mod -10 .
El contador de décadas permite tener 10 estados de 0000 a 1001 equivalente de

0 a 9 en decimal; luego de llegar a 1001 recicla a 0000; utilizando para ello una
compuerta NAND.
1º PASO: Identifique los terminales de CI 74LS76, 74LS00 Y 74LS08.
J=K=1
15 4 9 4 9
11 15 11
1 6 1 6
16 12 16 12
3 8 3 8
1
3 13
2 11
12
OBSERVACIÓN
Se puede utilizar el equivalente AND en lugar de la compuerta AND.
17
Q3 Q2 Q1 Q0
0 0 0 0
Esto se logra conectando brevemente CLR a 0 voltios y volviendo

a conectar a 5 voltios (Vcc).( Se realiza al pulsar el pulsador)
4º PASO: Conecte a la entrada CK del FF 0, el Astable con ancho de pulso

de 1s.

de valores.
CLEAR 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
10 0 0 0 0
11 0 0 0 1
12 0 0 1 0
13 0 0 1 1
14 0 1 0 0
15 0 1 0 1
16 0 1 1 0
17 0 1 1 1
18 1 0 0 0
19 1 0 0 1
18
OPERACIÓN

SINCRONO BINARIO UP/DOWN.
DESCRIPCIÓN
Un contador síncrono realiza el cambio de los niveles de sus salidas Q. Todas al

mismo tiempo cuando recibe el flanco correspondiente.
El contador síncrono binario UP/DOWN permite el conteo ascendente y

descendente dependiendo del terminal por donde se ingresa los pulsos:
ascendente si se ingresa por CPU y descendente por CPD.
2º PASO: Arme el circuito en el protoboard.
Q3 Q2 Q1 Q0
0 0 0 0
Conectando brevemente MR a Vcc: 5 voltios y volviendo a

conectar a 0 voltios (GND). (pulsando el pulsador MR)
19
4º PASO: Conecte CPD a 1 y un astable de 1s a CPu y verificar el

funcionamiento del circuito y el cumplimiento de la tabla de valores.
CLEAR 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
10 1 0 1 0
11 1 0 1 1
12 1 1 0 0
13 1 1 0 1
14 1 1 1 0
15 1 1 1 1
16 0 0 0 0
17 0 0 0 1
5º PASO: Conecte CPu a 1 y un astable de 1s a CPD y verificar el

PRESET 1 1 1 1
1 1 1 1 0
2 1 1 0 1
3 1 1 0 0
4 1 0 1 1
5 1 0 1 0
6 1 0 0 1
7 1 0 0 0
8 0 1 1 1
9 0 1 1 0
10 0 1 0 1
11 0 1 0 0
12 0 0 1 1
13 0 0 1 0
14 0 0 0 1
15 0 0 0 0
16 1 1 1 1
17 1 1 1 0
20
OPERACIÓN

SINCRONO DE MODULO N.
DESCRIPCIÓN
Un contador síncrono integrado UP/DOWN y con entrada paralela prefijable

permite trabajar como contador ascendente y descendente de MOD-N contando
desde 0000 hasta cualquier valor menor 2 4 . donde 4 es el número de bits
Seleccionando los niveles adecuados de PL, MR, e ingresando los pulsos por
CPD o CPu, tendrá un funcionamiento ascendente o descendente.
Se utiliza el CI 74LS193 para diseñar un contador síncrono MOD 12.
Q3 Q2 Q1 Q0
0 0 0 0
Conectando brevemente MR a Vcc: 5 voltios y volviendo a

conectar a 0 voltios (GND). (pulsando el pulsador MR)
21
4º PASO: Conecte CPD a 1 y un astable de 1s a CPu y verificar el

CLEAR 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
10 1 0 1 0
11 1 0 1 1
12 0 0 0 0
13 0 0 0 1
5º PASO: Arme el circuito en el PROTOBOARD.
6º PASO: Conecte las entradas paralelas P3 a P0 a los niveles adecuados

para cargar a las salidas Q del contador y obtener lo siguiente:
Q3 Q2 Q1 Q0
1 0 1 1
Conectando brevemente PL a Vcc: 0 voltios y volviendo a conectar
a 5 voltios (Vcc). ( pulsando el pulsador PL)
7º PASO: Conecte CPu a 1 y el astable de 1s a CPD y verifique el

cumplimiento de la secuencia descendente de 1011 a 0000.
22
OPERACIÓN
CONECTAR Y COMPROBAR FUNCIONAMIENTO DE CONTADOR DE BCD.
DESCRIPCIÓN
Un circuito contador de Décadas BCD cuenta de 0000 a 1001 y se puede

conectar en cascada para producir un conteo de unidades, centenas, millares,
etc.
Se agrega al circuito un decodificador BCD a 7 segmentos y un Display de

ánodo común, para presentar el conteo directamente en forma de números
decimales.
1º PASO: Identifique los terminales de CI 74LS90 y 74LS47 y Display de

ánodo común.
74LS90 A 14 74LS90 14
B 1 B 1
11 8 9 11 8 9
OBSERVACIÓN
Se puede poner un led con su resistencia en las salidas D C B A de cada
contador para verificar su estado
3º PASO: Limpie las salidas Q del contador para obtener valor 0000 en las
salidas D C B A y observar 00 en los displays.
4º PASO: Conecte a la entrada CK el astable con ancho de pulso de 1s.
23

de valores.
ACCION/PULSO D1 C1 B1 A1 D0 C0 B0 A0 DISPLAY
CLEAR 0 0 0 0 0 0 0 0 00
1 0 0 0 0 0 0 0 1 01
2 0 0 0 0 0 0 1 0 02
3 0 0 0 0 0 0 1 1 03
4 0 0 0 0 0 1 0 0 04
5 0 0 0 0 0 1 0 1 05
6 0 0 0 0 0 1 1 0 06
7 0 0 0 0 0 1 1 1 07
8 0 0 0 0 1 0 0 0 08
9 0 0 0 0 1 0 0 1 09
10 0 0 0 1 0 0 0 0 10
11 0 0 0 1 0 0 0 1 11
12 0 0 0 1 0 0 1 0 12
13 0 0 0 1 0 0 1 1 13
14 0 0 0 1 0 1 0 0 14
15 0 0 0 1 0 1 0 1 15
16 0 0 0 1 0 1 1 0 16
17 0 0 0 1 0 1 1 1 17
18 0 0 0 1 1 0 0 0 18
19 0 0 0 1 1 0 0 1 19
20 0 0 1 0 0 0 0 0 20
21 0 0 1 0 0 0 0 1 21
22 0 0 1 0 0 0 1 0 22
23 0 0 1 0 0 0 1 1 23
24 0 0 1 0 0 1 0 0 24
25 0 0 1 0 0 1 0 1 25
.
.
.
96 1 0 0 1 0 1 1 0 96
97 1 0 0 1 0 1 1 1 97
98 1 0 0 1 1 0 0 0 98
99 1 0 0 1 1 0 0 1 99
100 0 0 0 0 0 0 0 0 00
101 0 0 0 0 0 0 0 1 01
102 0 0 0 0 0 0 1 0 02
24
ELECTRONICA DIGITAL PARTE II
FLIP FLOP
INTRODUCCIÓN
Un Flip Flop es un circuito que tiene dos estado estables y la capacidad de pasar de un
estado a otro con la aplicación de una señal de control, permaneciendo en este estado
aunque se retiren las señales de entrada.
La diferencia entre los Flip Flops y las compuertas lógicas radica en que este último
necesita la retención de sus señales de entrad para mantenerlo en un estado
determinado en cambio Flip Flop no lo requiere.
Los elementos de memoria permiten que usted puede guardar información digital para
utilizarlos posteriormente, tal capacidad permite entre otras cosas la construcción de
sistemas electrónicos o computadoras en su versión macro, mini micro dependiendo
de su tamaño.
Los Flip Flops, así como los laches, son considerados como simples elementos de
memoria ya que tienen habilidad de recordar el estado de sus salidas, aun cuando las
entradas son removidas.
Dado que hay dos estado estables, los Flip Flops y los latches son considerados como
elementos biestables.
Básicamente los latches y Flips Flops realizan la misma función, pero difieren
principalmente en la manera en que son disparados o activados.
Todos los Flips Flops son controlados por la transición de la señal de disparo (gate), la
cuales referenciada como la señal de clock (reloj).
La salida del Flip Flop podrá cambiar de estados simultáneamente cuando la señal de
clock realice la transición desde 0 a 1 desde 1 a 0.
OPERACIÓN DE LOS FLIP FLOP
El Flip Flop es un dispositivo que puede almacenar un bit de información. Los Flip Flop
se pueden dividir en los siguientes tipos básicos de acuerdo con su función lógica.
Flip Flop tipo RS (reset set Flip Flop)

Flip Flop tipo JK
Flip Flop tipo T (trigger Flip Flop)
Flip Flop tipo D (delay Flip Flop
A.-El Flip Flop básico formado por dos compuertas NAND se muestra en la figura 1.
B.-Si S = “0” y R= “1”, Q = “1” y = “0”. Si S = “1” y R = “0”, Si S = “1” y R = “0”, Q = “0” y =
“1”. Q se mantienen bajo y se mantiene alto, cuando conmutamos R a alto después
de que se aplique “1” y “0” a S y R respectivamente. Este estado no cambiará así
apliquemos “1” y “0” a S y R de nuevo. Q conmutará a alto (“1”) y irá a bajo (“0”), sólo
cuando apliquemos un “0” a S.
25
S
Q
Q
R
Figura Flip Flop Básico
C.-En otras palabras, el Flip Flop puede memorizar cual de las entradas recibió un
“0” S o R. El diagrama de tiempo se muestra en la figura 2 y su tabla de verdad
está dada en la tabla 1.
S 1
0
1
R
0
Q 1
0
Figura 2: Diagrama de tiempo del Flip Flop
Entradas Salidas
S R Q Q
0 0 I** I”
0 I I 0
I 0 0 I
I I Q0 Q0
Tabla 1: Tabla de verdad del Flip Flop básico
Notas:
1.-* El uso de esta combinación en las entradas es prohibido debido a que la salida es
indeterminada.
2.-Qo es nivel de Q antes de que se establezcan las condiciones de entrada del estado
estable (S = R = “1”).
26
FLIP FLOP RS
A.-La forma más simple de todos los FLIP FLOP es la que se muestra en la figura 3. Su
símbolo lógico está dado en la figura 4 y su tabla de verdad está indicada en la tabla 2.
S
Q
CP
Q
R
Figura 3: Diagrama de un FLIP FLOP RS con entrada de reloj.
B.-Cuando se aplica un pulso a la entrada del reloj CP, las salidas cambiarán de
acuerdo con su tabla, dependiendo de las condiciones de R y S.
C.-El pulso de reloj es de gatillamiento positivo como se indica en la figura 5. Es

necesario mantener las señales de entrada mientras el reloj está en el nivel “1”.
S Q
CP
R Q
Figura 4: Símbolo lógico del FLIP FLOP RS.
D.-Cuando las señales aplicadas a las entradas sean ambas de nivel “1” ambas salidas
Q y Q serán “1”. En este caso no está decidido cual de las salidas es “1” hasta que el
pulso de reloj desaparezca. El uso de los FLIP FLOP RS es evitado en la medida de
lo posible en los sistemas digitales.
Entradas Salidas
S R Q Q
0 0 Q0 Q
0 I 0 Q0
I 0 I 0
I I ** **
Tabla 2 de verdad del FLIP FLOP RS
27
Notas:
1.- * Salida indeterminada
2.- Q = al nivel de Q antes de que se establezcan las condiciones de estado

estable (S = R = “1”).
La entrada no debe cambiar

de estado, mientras el reloj
esta en nivel alto
1
Entrada en S
0
Entrada en R 1
0
Entrada en CP 1
0
Entrada en Q 1
0
Las entradas S y R no deben
ir al nivel alto mientras el
pulso de reloj es alto
Figura 5: Diagrama de tiempo del FLIP FLOP RS.
FLIP FLOP JK
A.- El símbolo lógico del Flip Flop JK con sus funciones de preset y clear se muestra
en la figura 6. En la figura, J es la entrada J, K la entrada K, CP es la entrada de
reloj, S la entrada de preset y R la entrada de reset o clear: Q y son las salidas.
J S Q
CP
K R Q
Figura 6 Símbolo del Flip Flop JK
B.- La operación del FLIP FLOP JK se explicará asumiendo por conveniencia que
este no tiene terminales de R y S. La tabla de verdad del Flip Flop JK se muestra
en la tabla 3.
28
Entradas Salidas
J K Qn + I
0 0 Qn
0 I 0
I 0 I
I I Qn
Tabla 3: Tabla de verdad del FLIP FLOP JK
Fórmula Lógica Qn + 1 = K
C.-El término Qn se da al estado que el FLIP FLOP o su nivel de salida alcanza

después del n-ésimo pulso de reloj ha sido aplicado y la notación Qn + 1 representa el
nivel de salida después de la aplicación de un pulso más después del n-ésimo.
D.-El indicador junto a la entrada CP (pequeño círculo), indica que las salidas
mostradas en la tabla de verdad se conseguirán de acuerdo con las condiciones de J
y K, cuando el pulso de reloj esté en le flanco negativo.
E.-La primera fila de la tabla de verdad indica que cuando J y K están en el nivel “0” el
FLIP FLOP mantendrá su estado independientemente de si llega o no el pulso de
reloj.
F.-Cuando J = “0” y K = “1”, el FLIP FLOP se reseteará en el siguiente pulso de reloj.
G.-Cuando J = “1” y K = “0”, el FLIP FLOP se reseteará en el siguiente pulso de reloj.
H.-La cuarta fila de la tabla de verdad indica que cuando J = K = “1”, el FLIP FLOP
conmutará de estado por cada pulso de reloj.
I.-Si un indicador de estado se adiciona a las entradas S y R, el dispositivo es activo en

nivel 0. En otras palabras cuando una señal de “0” se aplica a la entrada S, el FLIP
FLOP da “1” como salida independientemente del estado que haya tenido, y cuando
se aplica una señal de “0” a la entrada R el FLIP FLOP dará un “0” como salida
independientemente del estado que haya tenido.
J.-Cuando se aplica un “0” a ambas entradas S y R ambas salidas Q y Q serán

“1”.Cuando las entradas S y R se resetean a “1” es impredecible saber cual de las dos
salidas Q y Q será “1”. Es por esto que aplicar una señal de “0” a ambas entradas S y
R es prohibido.
La tabla de verdad que describe todas las posibilidades de entrada y salida del FLIP
FLOP JK se indica a continuación.
29
Entradas Salidas
S R CP J K Qn+1 Qn+1
0 1 X X X 1
1 0 X X X 0
0 0 X X X 1*
1 1 0 0 Qn n
1 1 1 0 1
1 1 0 1 0
1 1 1 1 Qn Qn
(TOGGLE)
Tabla 4: Tabla de verdad del Flip Flop JK
Notas:
1.El símbolo es un pulso de nivel alto. Si se mantienen las entradas de J y K mientras se

aplica un pulso de reloj “1”, cuando este conmute a “0” las entradas irán hacia la
salida.
2.El término Qn representa el nivel de salida Q que existe después de la última

transición..
3.El término Toggle (conmutar) implica que el Flip Flop cambia de estado cada vez que
recibe un pulso de reloj.
4.El asterisco “*” indica el estado tentativo o indeterminado de la salida. Cuando las
entradas S y R se resetean a “1” las salidas no estarán más en un estado
indeterminado.
5.La marca X indica cualquier entrada incluso una transición.
FLIP FLOP T
A. El símbolo lógico del Flip Flop tipo T se muestra en la figura 7 y su tabla de verdad en
al tabla 5.
Q
Figura 7: Símbolo del Flip Flop T.
30
Entrada Salida
T Qn + 1
2Qn
1Qn
Tabla 5: Tabla de verdad del Flip Flop T.
B.-La salida del Flip Flop cambia al estado contrario, esto es, conmuta cuando un
pulso de reloj que cambia de “1” a “0” se aplica al terminal de entrada T. De
acuerdo con esto las salidas del Flip Flop Q y se resetearán por cada dos pulsos
que lleguen al Flip Flop T, esto nos provee una función de contador binario.
C.Es por esto que el Flip Flop T se le llama contador y se usa en circuitos
contadores.
D.Como se indica en la última fila de la tabla de verdad del Flip - Flop JK es posible
convertir un FLIP FLOP JK en un tipo T cuando las entradas JK se colocan a “1” y
se utiliza pulsos de reloj como disparador.
1 1
J S Q
T CP
K R Q
Figura 8: Conversión de un JK en un tipo T.
Q
Figura 9: Diagrama de un Flip Flop T.
31
FLIP FLOP D
A.El Flip Flop D tiene una sola entrada como se muestra en la figura 10 y opera de tal
manera que su estado interno es siempre un bit retrasado un tiempo. Su tabla de
verdad está indicada en al tabla 6.
D Q
CP Q
Figura 10: Símbolo lógico del FLIP FLOP tipo D.
B.El Flip Flop tipo D es adecuado para retardar un bit un tiempo
Entrada Salida
Dn Qn + 1
2 2
1 1
Dn : El término Dn indica el estado de D en el n ésimo pulso de reloj.

Qn + 1 : La notación de Qn + 1 indica el estado de D después del n-ésimo pulso
de reloj más uno.
C.El diagrama de tiempo del FLIP FLOP D se muestra en la figura 11. Si D es “1”
cuando llega un pulso de reloj, la salida Q será “1” en el siguiente pulso de reloj. Si D
es “0” cuando llega un pulso de reloj la salida Q será “0” con el siguiente pulso de reloj.
De acuerdo con esto si la entrada D cambia de estado en sincronismo con el reloj, la
misma forma de onda de la entrada D aparecerá en Q un pulso después.
CP
Q
Figura 11: Diagrama de tiempo del Flip Flop D.
D.La manera de convertir un JK en un tipo D muestra en al figura 12.
32
D J S Q
CP
K R Q
CP
Figura 12: Conversión de un F F KJ en un F- F tipo D.
FLIP FLOP MAESTRO / ESCLAVO
A.Los FLIP FLOP más usados y fáciles de manejar son los tipo JK.
B.Los FLIP FLOP maestro/esclavo consisten en dos FLIP FLOP básicos conectados
uno a continuación del otro, como se muestra en la figura 13. La primera etapa se
llama FLIP FLOP maestro y la siguiente FLIP FLOP esclavo. Cuando el reloj va a “1”
las entradas se almacenan en el maestro y cuando el reloj cambia a “0” el maestro se
deshabilita y no puede cambiar de estado pero es el esclavo el que queda habilitado
por el reloj produciéndose un desplazamiento del contenido del maestro hacia el
esclavo.
Master Flip Flop slave Flip Flop
J
Q
Q
K
CP
Figura 13: FLIP FLOP maestro/esclavo.
33
CONTADORES DIGITALES
INTRODUCCIÓN
Los contadores son circuitos electrónicos digitales importantes. Son circuitos lógicos
secuenciales porque la temporización es obviamente importante y porque necesitan
una característica de memoria los contadores digitales tienen las siguientes
características importantes:
Un número máximo de cuentas (módulo m contador)
Cuenta ascendente o descendente
Operación síncrona o asíncrona
Autónomos o de auto detención.
Se dividen básicamente en dos categorías: contadores asíncronos y contadores

síncronos.
CONTADORES ASÍNCRONOS
Se caracterizan por no tener entradas de reloj comunes. Solamente el primero de los

FLIP FLOP recibe los pulsos de reloj, las otras entradas de los otros Flip FLOP serán
funciones de las salidas de los demás.
Contador de Pulsos
La principal característica de un contador de pulsos es presentar en las salidas el

código BCD en secuencia.
Su circuito básico presenta un grupo de cuatro FLIP FLOP JK maestro/esclavo, los
cuales presentan las entradas J igual a K igual a 1. La entrada de los pulsos se hace a
través de la entrada de reloj del primer FLIP FLOP y las entradas de reloj de las
siguientes se conectan a las salidas Q de los FLIP FLOP anteriores, tal como se
muestra en el siguiente diagrama.
Q0 Q1 Q2 Q3
J0 Q0 J1 Q1 J2 Q2 J3 Q3
Ck FF0 Ck FF1 Ck FF2 Ck FF3
K0 Q0 K1 Q1 K2 Q2 K3 Q3
Figura 1: Contador asíncrono.
34
Vamos a suponer que inicialmente todos los FLIP FLOP se encuentran con sus salidas
iguales a cero. En cada bajada del pulso de reloj el FLIP FLOP cambiará de estado y
ese cambio será aplicado a la entrada del segundo FLIP FLOP (F-F1), haciendo que
cambie de estado en cada bajada del pulso de salida de Q0 y así sucesivamente.
Vamos a analizar este comportamiento a través del gráfico siguiente:
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17
Ck T
0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0
Q0 T
0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0
Q1 T
0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0
Q2 T
0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0
Q3 T
Figura 2: Diagrama de tiempo de un contador asíncrono.
Con los resultados anteriores es posible escribir una tabla de verdad.
Pulsos de
Entrada Salidas
Q3 Q2 Q1 Q0
1º 0 0 0 0
2º 0 0 0 1
3º 0 0 1 0
4º 0 0 1 1
5º 0 1 0 0
6º 0 1 0 1
7º 0 1 1 0
8º 0 1 1 1
9º 1 0 0 0
10º 1 0 0 1
11º 1 0 1 0
12º 1 0 1 1
13º 1 1 0 0
14º 1 1 0 0
16º 1 1 1 1
17º 0 0 0 0
35
Si adoptamos Q3 como el bit más significativo, podemos percibir que el contador

efectúa el conteo de los pulsos de entrada. Notamos también que después del 16
pulso de reloj el contador reiniciará el conteo.
Analizando el gráfico notamos que el período de Q0 es el doble del período de reloj,

luego la frecuencia de Q0 será la mitad de la frecuencia de reloj, f = 1/T. Analizando
la salida Q1, veremos que su período es el doble de Q0 y el cuádruple del reloj, luego
su frecuencia será la mitad de Q0y un cuarto de la frecuencia del pulso de reloj. Esto
se extenderá a los demás FLIP FLOP´s. Es por esto que una de las aplicaciones de
los contadores es la de dividir al frecuencia de una señal por números que sena
potencias de dos (2 exp. N) donde n es el número de FLIP FLOP´s utilizados.
Contador de Décadas asíncrono
El contador de décadas es un circuito que efectúa un conteo en números binarios

de 0 a 9, esto significa la secuencia del código BCD 8421 desde 0000 hasta 1001.
Para construir este circuito utilizamos un contador de pulsos, con la diferencia que
en este caso tenemos que usar FLIP FLOP´s en entradas de clear. Para que un
contador cuente solamente de 0 a 9, cuando ocurra en los terminales de salida el
estado Q3, Q2, Q1 y Q0 (1019), debemos aplicar un pulso a la entrada de los clear y
así el contador luego del 10mo. , reiniciará el conteo.
El circuito de un contador de década asíncrono es :
Q0 Q1 Q2 Q3
J0 Q0 J1 Q1 J2 Q2 J3 Q3
Entrada Ck FF0 Ck FF1 Ck FF2 Ck FF3
K0 Q0 K1 Q1 K2 Q2 K3 Q3
CLR CLR CLR CLR
1
Q3 Q 2 Q1 Q 0 CLR
Figura 3: Contador de década Asíncrono.
36
Tendremos entonces al siguiente tabla de verdad:
Pulsos de
Entrada Q3 Q2 Q1 Q0 Cir.
1º 0 0 0 0 0
2º 0 0 0 1 0
3º 0 0 1 0 0
4º 0 0 1 1 0
5º 0 1 0 0 0
6º 0 1 0 1 0
7º 0 1 1 0 0
8º 0 1 1 1 0
9º 1 0 0 0 0
10º 1 0 0 1 0
1 0 1 0 1
11º 0 0 0 0 0
12 0 0 0 1 0
Tabla 02
Después de 10mo. Pulso de reloj el contador tiende a asumir el estado Q0 = 0, Q1 = 1, Q2

= 0, Q3 = 1, por esto la entrada clear va a cero “limpiando” el contador, o sea haciendo
que en este instante el contador asuma el valor cero (000) y de ahí el contador
comenzará a contar de nuevo.
Contador Secuencial de 0 a n
Utilizando el mismo procedimiento anterior podemos hacer un contador que cuente

desde cero hasta un número cualquiera. Para esto basta verificar cuales son las
salidas del contador para el caso siguiente a n, colocamos estas salidas a una puerta
NAND y la salida de esta puerta la conectamos al clear de los FLIP FLOP´s del
contador.
Por ejemplo podemos elaborar un circuito que cuente de 0 a 5. Para este caso será
necesario considerar un estado después de 5 para “limpiar” los FLIP FLOP´s. O sea (
Q2 = 1,Q1 = 1 y Q0 = 0), tomando las salidas Q2 , Q1, Q0 y conectándolas a una puerta
NAND, cuya salida la conectamos a los clear de los FLIP FLOP´s. Obtendremos la
cuenta que nos interesa.
37
Q0 Q1 Q2
J0 Q0 J1 Q1 J2 Q2
Entrada Ck FF0 Ck FF1 Ck FF2
K0 Q0 K1 Q1 K2 Q2
CLR CLR CLR
1
Q 2 Q1 Q 0 CLR
Figura 4: Contador de 0 a 5
Contador Asíncrono Decreciente
Como se vio anteriormente los contadores se dividen en síncronos y asíncronos. Esa

clasificación ha sido hecha de acuerdo con la operación del reloj del sistema. Los
contadores también se pueden clasificar por el tipo de conteo que realizan, o sea si se
ejecutan un conteo creciente o decreciente a esos contadores les damos el nombre de
contadores crecientes y decrecientes respectivamente.
Los contadores vistos hasta aquí son contadores crecientes, pues cuentan los
números en forma progresiva de 0 hasta n.
Vamos a estudiar ahora los contadores que efectúan conteos decrecientes. Para ello
mostramos la siguiente tabla.
Decimal Código BCD 8421
15 I I I I
14 I I I 0
13 I I 0 I
12 I I 0 0
11 I 0 I I
10 I 0 I 0
9 I 0 0 I
8 I 0 0 0
7 0 I I I
6 0 I I 0
5 0 I 0 I
4 0 I 0 0
3 0 0 I I
2 0 0 I 0
1 0 0 0 I
0 0 0 0 0
38
El circuito que efectúa el conteo decreciente es el mismo que realiza el conteo

creciente, con la diferencia que las salidas son extraídas de los terminales negados
es decir, siendo el terminal el bit mas significativo . Podemos notar por la tabla de
verdad que el conteo decreciente no es mas que el complemento del conteo
creciente.
El circuito será:
Q0 Q1 Q2 Q3
J0 Q0 J1 Q1 J2 Q2 J3 Q3
K0 Q0 K1 Q1 K2 Q2 K3 Q3
Figura 5: Contador asíncrono decreciente
Podemos también montar un contador decreciente inyectando a las entradas del reloj
las salidas negadas como se muestra en el siguiente circuito:
Q0 Q1 Q2 Q3
J0 Q0 J1 Q1 J2 Q2 J3 Q3
K0 Q0 K1 Q1 K2 Q2 K3 Q3
1 Figura 6: Contador Asíncrono decreciente.
Podemos estudiar el funcionamiento del circuito a través del siguiente gráfico.
39
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17
Ck T
1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
Q0 T
1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 T
Q1
1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 T
Q2
1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 T
Q3
Figura 7: Diagrama de tiempo de un contador asíncrono decreciente.
Q3 es el bit mas significativo.

Debe recordar que el reloj de los Flip Flop 1, 2 y 3 son respectivamente :
Q0´, Q1´, y Q 2´, luego Q1 , Q2 y Q3
Cambiarán de estado en las salidas de Q0 Q1 y Q2 respectivamente.
Contador Asíncrono Creciente y Decreciente
Podemos construir un contador que ejecute un conteo creciente y decreciente. Para

eso utilizamos una variable de control que cuando este en uno el circuito ejecuta el
conteo creciente y cuando esté en cero ejecuta el conteo decreciente.
El circuito se muestra a continuación

Q0 Q1 Q2 Q3
J0 Q0 J1 Q1 J2 Q2 J3 Q3
K0 Q0 K1 Q1 K2 Q2 K3 Q3
1
x
Control
Figura 8: Contador asíncrono creciente y decreciente
Notamos que en le circuito anterior, cuando X está en uno, las salidas Q0´, Q1´, y Q 2´,
estarán bloqueadas, haciendo como que entran las salidas Q0, Q1 y Q2 a las entradas
del reloj de los
40
Flip Flop FF1, FF2 y FF3 respectivamente, esto hará que el contador cuente en forma
creciente.
Cuando el control X estuviera en cero la situación se invertirá y por consiguiente el

contador contará en forma decreciente. Nótese que Q3 es el bit mas significativo.
CONTADORES SÍNCRONOS
Estos contadores que poseen las entradas de reloj cortocircuitadas, o sea el reloj entra
a todos los Flip Flop en forma simultánea.
Para que se hagan cambios de estado debemos estudiar el comportamiento de las

entradas J y K de todos los Flip Flop para que tengamos en las salidas las secuencias
deseadas.
Para estudiar los contadores síncronos escribir siempre tablas de verdad, estudiando
cuales deben ser las entradas J y K de los diferentes Flip Flop's para que estos asuman
el estado siguiente. Para eso debemos recordar siempre la tabla de verdad del Flip
Flop JK.
Qa Qf J K
1 0 0 0 N Mantiene el estado fija en cero

2 0 I I N Fija encero
3 I 0 N I Fija en uno
4 I I N 0 Invierte el estado
Tabla 6
O sea que podemos escribir
J K Qf
0 0 Qa
0 1 0
1 0 1
1 1 Qa
Tabla 7
1.Si el Flip flop estuviera en cero (Qa = 0 ) y quisiéramos que el estado a ser asumido
sea cero (Qf = 0 ), podemos entonces mantener el estado del Flip Flop (J = 0, K = >,
Qf =Qa) como si fijaremos cero (J = 0, K = 1 = > Qf = 0), entonces J = 0 y K = para
pasar deQa = 0 a Qf = 0.
41
2. Si el Flip Flop estuviera en cero (Qa = 0) y quisiéramos que el estado a ser asumido
sea un (Qf = 1) podemos entonces invertir el estado (J = 1, K = 1 = > Qf = ), como si
fijáramos un (J = 1, K = 0 => Qf = 1) luego si J = 1 y K =N tendremos el paso de Qa = 0
para Qf = 1. Qa
3. Si el Flop Flop estuviera en uno (Qa = 1) y quisiéramos que cambie a cero (Qf = 0),
podemos invertir el estado (J = 1, K = 1 = > Qf = ), o fijar en cero (J = 0, K = 1 = > Qf
= 0), luego si J =N y K = 1 tendremos el paso de qa = 1 para Qf = 0.
Qa
4. Cuando el Flip Flop estuviera en uno (Qa = 1) y quisiéramos que permanezca en uno
(Qf = 1), podemos mantener el estado (J = 0, K = 0 => Qf = Qa, o fijar el uno (J = 1, K = 0
=> Qf = 1 ), luego si J = 1 y K =N luego J = N y K = 0 tendremos el paso de Qa= 1 para Qf
= 1.
Contador asíncrono Generador de 4 secuencia de código BCD 8421
Para generar este código necesitamos de 4 Flip Flops JK maestro esclavo o sea, un
Flip Flop para cada bit del código. Montando una tabla de verdad tenemos:
BCD9821
Q3 Q2 Q1 Q0
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 0
1 1 1 1
Tabla 8
Esta tabla presenta la secuencia que los Flip Flop deben asumir mediante la presencia
de los pulsos de reloj. Para ello se debe estudiar el comportamiento de las entradas JK.
Supongamos que al accionar el contador este asume el valor inicial:
42
Q3 Q2 Q1 Q0
0 0 0 0
Este deberá después del primer pulso de reloj pasar al estado siguiente
Q3 Q2 Q1 Q0
0 0 0 I
Con la presencia del primer pulso de reloj tenemos:
1.Q3 que estaba en cero deberá pasar a cero, luego antes del primer pulso de reloj
deberemos tener las siguientes entradas en este Flip Flop: J3 = 0 y K3 = (J = 0 y K =
=> Qa = 0 pasará Qf = 0).
2.Q2 es un caso análogo al de Q3, luego: J2 = 0 y K2 = N
3.Q1 igual. Luego J1 = 0 y K1 = N
4.Q0 que estaba en cero, después del primer pulso de reloj deberá cambiar a 1, luego
antes del primer pulso de reloj debemos tener las siguientes entradas en este Flip
Flop: J0 =1 y K0 = (=>Qa = 0 va para Q1 = 1).
Bajada del ulsa

Q3 Q2 Q1 Q0 J3 K3 J2 K2 J1 K1 J0 K0
del reloj
1er pulso 0 0 0 0 0 0 0 0 0 0 1 0
0 0 0 1
Figura 9
El contador estará ahora en el estado.
Q3 Q2 Q1 Q0
0 0 0 1
Este deberá después del segundo pulso de reloj, pasar a:
Q3 Q2 Q1 Q0
0 0 0 1
43
Podemos entonces analizar las entradas J y K para este caso:
: Q3 que estaba en cero deberá permanecer en cero, luego, antes del segundo
pulso de reloj deberemos tener las siguientes entradas en este Flip- Flop: J3 = 0 y
K3 =N .
: Q2 posee un caso análogo al de Q3. Luego: J2 = 0 y K2 = N.
: Q1 estaba en cero y debe pasar a uno, luego antes del segundo pulso de reloj
debemos tener la siguiente situación de entrada en el F- F1: J1 = 1 y K1 =N .
: Q0 que estaba en uno debe pasar a acero, luego antes del segundo pulso de reloj
debemos tener la siguiente situación de entrada en F- F0: J0 =N y K0 = 1.
Podemos ahora escribir la segunda línea de la tabla de verdad:
Bajada del ulsa

Q3 Q2 Q1 Q0 J3 K3 J2 K2 J1 K1 J0 K0
del reloj
1er pulso 0 0 0 0 0 0 0 0 0 0 1 0
2do pulso 0 0 0 1 0 0 0 0 1 0 0 1
0 0 1 0
Figura 10
Para fijar mejor el procedimiento, vamos a analizar un cambio mas del contador, o sea,
después de la bajada del tercer pulso de reloj se pasará del estado 2 al estado 3:
Q3 Q2 Q1 Q0
Estado 2 0 0 1 0
Estado 3 0 0 1 1
La tabla de verdad hasta la tercera línea quedara así:
Bajada del ulsa

Q3 Q2 Q1 Q0 J3 K3 J2 K2 J1 K1 J0 K0
del reloj
1er pulso 0 0 0 0 0 0 0 0 0 0 1 0
2do pulso 0 0 0 1 0 0 0 0 1 0 0 1
0 0 1 0 0 0 0 0 0 0 1 0
0 0 1 1
Tabla 11
44
La Tabla de verdad completa será entonces:
Bajada del Q3 Q2 Q1 Q0 J3 K3 J2 K2 J1 K1 J0 J0
pulso de reloj
1º 0 0 0 0 0 N 0 N 0 N 1 N
2º 0 0 0 1 0 N 0 N 1 N N 1
3º 0 0 1 0 0 N 0 N N 0 1 N
4º 0 0 1 1 0 N 1 N N 1 N 1
5º 0 1 0 0 0 N N 0 0 N 1 N
6º 0 1 0 1 0 N N 0 1 N N 1
7º 0 1 1 0 0 N N 0 N 0 1 N
8º 0 1 1 1 1 N N 1 N 1 N 1
9º 1 0 0 0 N N 0 N 0 N 1 N
10º 1 0 0 1 N 0 0 N 1 N N 1
11º 1 0 1 0 N 0 0 N N 0 1 N
12º 1 0 1 1 N 0 1 N N 1 N 1
13 1 1 0 0 N 0 N 0 0 N 1 N
14º 1 1 0 1 N 0 N 0 1 N N 1
15º 1 1 1 0 N 0 N 0 N 0 1 N
16º 1 1 1 1 N 0 N 1 N 1 N 1
0 0 0 0 N 1 N N N N N N
Tabla 9
Debemos colocar el estado cero después del estado 15, porque después del final del
conteo el contador debe reiniciar el conteo.
Podemos ahora obtener las expresiones de J3, K3, J2, K2, J1, K1, J0, K0, para ello
utilizaremos los diagramas:
J3 K3
Q1 Q1
0 0 0 0    
0 0 1 0    
Q2 Q2
    0 0 1 0
    0 0 0 0
Q3 Q3
Q0 Q0
J 3  Q2 . Q1 . Q0 K 3  Q2 . Q1 . Q0
J 3  K 3  Q2 .Q1 . Q0
45
J3 K3
Q1 Q1
0 0 0 0    
0 0 1 0    
Q2 Q2
    0 0 1 0
    0 0 0 0
Q3 Q3
Q0 Q0
J 3  Q2 . Q1 . Q0 K 3  Q2 . Q1 . Q0
J 3  K 3  Q2 .Q1 . Q0
J2 K2
Q1 Q1
0 0 1 0    
    0 0 1 0
Q2 Q2
    0 0 1 0
0 0 1 0    
Q3 Q3
Q0 Q0
J 2  Q1 . Q0 K 2  Q1 . Q0
J 2  K 2  .Q1 . Q0
46
J1 K1
Q1 Q1
0 1     1 0
0 1   0 0 1 0
Q2 Q2
0 1   0 0 1 0
0 0     1 0
Q3 Q3
Q0 Q0
J1  Q0 K1  Q0
J1  K1  Q0
J0 K0
Q1 Q1
1   1  1 1 
1   1  1 1 
Q2 Q2
1   1  1 1 
1   1  1 1 
Q3 Q3
Q0 Q0
J0  1 J0  1
J 0  K 0 1
47
El circuito será entonces:
1 Q0 Q1 Q2 Q3
J0 Q0 J1 Q1 J2 Q2 J3 Q3
CK FF 0 CK FF 1 CK FF 2 CK FF 3
K0 Q0 K1 Q1 K2 Q2 K3 Q 3
CLK
Q0 . Q 1 Q0 . Q 1 . Q 2
Figura 12: Contador síncrono de 0 a 15
Contador de décadas (división por dos y división por cinco)

QA QB QC QD
J Q J Q J Q J Q
CPA CP CP CP CP
K K K K
CPBD
R0 (Reset a cero) R9 (Reset a 9)
48
6 7
14 13 12 11 10 9 8
CP A NC Q0 Q3 GRD Q1 Q2
CP A
74LS85
CP BD
QD QC QB QA
CPBC RB RB A NC VCC R9 A R9 B
3 4
1 2 3 4 5 6 7
Figura 13: Diagrama lógico, símbolo y patillaje del CI 7490 AN
Descripción
1.-El dispositivo es un circuito de décadas que consta de cuatro rangos duales de Flip
Flop´s maestro auxiliar, interconectados directamente para proporcionar un
contador divisor por dos y un contador divisor por cinco. Las entradas de conteo
están inhibidas y todas las salidas puestas a cero lógico o una cuenta binaria
codificada decimal (BCD) de 9 a través de líneas de reset directas con puerta. La
salida del Flip Flop. A no está internamente conectada a las etapas siguientes, y por
tanto el conteo puede separarse en estos modos independientes:
2.-Si se utiliza como contador de décadas binario codificado decimal, la entrada debe
conectarse externamente a la salida QA. La entrada recibe la cuenta de entrada,
obteniéndose una secuencia de conteo de acuerdo con la cuenta BCD para la
aplicación decimal de complemento a nueve.
3.-Si se desea una cuenta de división por diez simétrica para sintetizadores de
frecuencia u otras aplicaciones que requieran la división de una cuenta binaria por
una potencia de diez la salida QD debe conectarse externamente a la entrada CPA.
La cuenta de entrada se aplica entonces a la entrada CPBD obteniéndose una onda
cuadrada dividida por diez en la salida Qa.
4.-Para funcionar como contador divisor por dos y divisor por cinco, no se requiere
interconexión interna. El Flip`- Flop A se utiliza como elemento binario para la función
divisor por dos. La entrada se utiliza para obtener una operación binaria de división
por cinco en las salidas . En este modo los dos contadores operan
independientemente, no obstante, todos los cuatro Flip Flops se ponen en reset
simultáneamente.
49
ELECTRONICA DIGITAL II
Patillas Carga
R2 Entradas de reset de cero I. U. L

R9 Entrada de reset de nueve I. U. L
CPA Entrada de reloj 4. U. L
CPBD Entrada de reloj 4. U. L
QA, QB, QC, QD Salidas I0. U. L.
1 carga unidad (U. L.) = 40A ALTO/ 1,6 mA BAJO.
CONTADORES EN CIRCUITOS INTEGRADOS
CONTADOR CI 74192
El CI 74192 es un contador reversible BCD síncrono TTL. Un símbolo de bloques para

el contador década cl 74192 se muestra en la figura 6 observar el uso de entradas
duales de reloj (ck). Si se pulsa la entrada de reloj de cuenta ascendente, el contador
cuenta en forma ascendente desde 0000 a 1001 (0 a 9 en decimal). Si se pulsa la
entrada de reloj de cuenta descendente, el contador cuenta en forma descendente
desde 1001 a 0000 (9 a 0 en decimal).
Figura 14.contador CI74192
La entrada de borrado asíncrono al contador 74192 de la figura 6 se activa por un nivel

alto. Cuando se activa, la entrada de borrado pone en baja todas las salidas Q (0000).
La entrada de borrado anula las demás entradas. El contador 74192 puede
inicializarse con cualquier número, activando la entrada de carga de datos con un nivel
bajo, de esta forma los datos de las entradas se transfieren asincrónicamente a la
salida BCD .
50
ELECTRONICA DIGITAL IIPARTE II
La figura 14 muestra dos CI 74192, en cascada, para formar un contador ascendente

que cuenta en BCD desde el 0000 1001 1001 (del 0 al 99 en decimal) observar que la
salida de arrastre del contador ascendente de las unidades (1) está conectada
directamente a la entrada de reloj de cuenta ascendente del contador ascendente de
las decenas (10). Para un contador descendente en cascada (99 a 0 decimal), la salida
de préstamo (borrow) del contador de unidades (1) está conectada directamente a la
entrada de cuenta descendente del contador de decenas (10). La entrada de cuenta
descendente del contador de unidades (1) se convierte en la entrada de reloj
Figura14 contador 74192 en cascada.
EL CONTADOR 74193
La figura 15 muestra el símbolo lógico y la descripción de entrada y salida del contador

74193 este contador puede describirse como un contador ascendente y descendente
prefijable MOD - 16 con conteo sincrónico, preiniciable asíncrona y reiniciación
maestra asincrónica. Observemos la función de cada entrada y salida
51
Nombres abreviados Descripción

CPU Entrada de reloj para conteo ascendente.
(transición ascendente activa).
CPD Entrada de reloj para conteo descendente.

(transición ascendente activa).
MR Entrada de la reiniciación maestra asíncrona.

(activa en alto)
PL Entrada de carga paralela asíncrona.

(activa en bajo)
P0 - P3 Entrada de datos paralela.
Q0 - Q3 Entrada de los Flips Flops.
TCD Salida del conteo descendente final.

(préstamo) (activa en bajo)
TCU Salida del conteo ascendente final.

(acarreo) (activa en bajo)
B)
MR PL CPU CPD MODO
H X X X Reinicio asíncrono
L L X X Preinicio asíncrono
L H H H Sin cambio
L H L H Conteo ascendente
L H H L Conteo descendente.
C)
Figura 15 Contador ascendente /descendente preiniciable 74193: a)

símbolo lógico; b) descripción entrada/salida; c) tabla de selección de modos.
52
Entradas de reloj CPU y CPD.
El contador responderá a las TPP en una da las dos entradas de reloj. CPU es la entrada
de reloj de conteo ascendente. Cuando se apliquen los pulsos a esta entrada, el
contador se incrementará (contará hacia arriba) en cada TPP hasta llegar a un conteo
máximo de 1111: entonces se recicla a 0000 y vuelve a comenzar CPDes la entrada de
reloj de conteo descendente. Cuando se apliquen los pulsos a esta entrada el contador
decrementará (contará hacia abajo) en cada TPP hasta llegar a un conteo de 0000,
entonces se recicla a 1111 y vuelve a comenzar. De este modo se usará una entrada
para contar en tanto que la otra esté inactiva (se convierte en ALTO).
Reiniciación maestra (MR)
Esta es una entrada asíncrona activa en ALTO que reinicia al contador en el estado
0000. MR es un reiniciador de cd (corriente directa), de manera que tendrá al contador
en 0000 tanto que MR = 1. También eliminará todas las otras entradas.
Entradas preiniciables.-
Los FF del contador pueden preiniciarse en los niveles lógicos presentes en las
entradas de datos paralelas P3 - PQ pulsando momentáneamente la entrada de carga
paralela de ALTO a BAJO. Esta es una preiniciación asíncrona que elimina la
operación de conteo. No obstante, no tendrá efecto si la entrada MR se encuentra en
su estado activo en ALTO.
Salida de Conteo.-
El conteo regular siempre está presente en las salidas Q3 - QQ de los FF, donde QQ es el
LSB y Q3 el MSB.
Salidas finales de conteo.-
Estas salidas se utilizan cuando dos o mas unidades del 74193 se conectan como
contador con etapas múltiples para producir un número MOD mayor. En el modo de
conteo descendente, la salida del contador de orden inferior se conecta ala entrada
CPD del siguiente contador de orden superior. En el modo de conteo descendente la
salida TCD del contador de orden inferior se conecta a la entrada COD del siguiente
contador de orden superior.
53
TCU es el conteo ascendente final (también llamado acarreo): Se genera en el 74193

utilizando la lógica que se muestra en la figura 15 (a). Evidentemente,TCU será BAJO
sólo cuando el contador se encuentre en el estado 1111 y CPU sea BAJO. Así, TCU
permanecerá en ALTO cuando el contador cuente hacia arriba de 0000 a 1110. En la
siguiente TPP de CPU , el conteo pasa a 1111, pero TCU no pasa a BAJO sino hasta que
CPU retorna a BAJO. La siguiente TPP en CPU recicla el contador a 0000 y también
ocasiona que TCU retorne a ALTO. Esta TPP en TCU ocurre cuando el contador se
recicla de 1111 a 0000 y se puede utilizar para cronometrar un segundo contador
ascendente 74193 a su siguiente conteo superior.
TCD es la salida del conteo descendente final (también llamado préstamo) . Se genera
como se muestra en la figura 15 (b). Normalmente es ALTO y no pasa a BAJO sino
hasta que el contador haya contado hacia abajo hasta el estado 0000 y sea BAJO.
Cuando la siguiente TPP en CPD recicla el contador a 1111, ocasiona que TCD se puede
usar para cronometrar un segundo contador descendente 74193 en su siguiente
conteo inferior.
CP U
CP D
Q3 Q3
Q2 TCU Q2 TC D
Q1 Q1
Q0 Q0
Figura 16: (a) Lógica en la Unidad 74193 para generar ; (b) lógica para generar
Ejemplo 1
Consulte la figura (a), donde un 74193 se conecta como un contador ascendente. Las
entradas de datos paralelos se conectan permanentemente como 1011 y las formas de
ondas de entrada CPU,PL y MR se muestran en la figura 16 (b). Supóngase que el
contador inicialmente se encuentra en el estado 0000 y determine las formas de onda
de salida del contador.
PL 1 0 1 1
CP U +
74193 TCU
CP D -
MR Q3 Q2 Q1 Q0
54
CP U 0
PL 1
MR 0
(MSB) Q3 0
Q2 0
Q1 0
Q0 0
TCU 1
t0 t1 t2 t3 t4 t5 t6 t7 t8 t9 t10
Figura: Ejemplo
Solución: Inicialmente (en t0) los FF del contador son todos BAJOS. Esto ocasiona que
sea ALTO. Justo antes del tiempo t1 la entrada se pulsa en BAJO.
Esto carga de inmediato el contador con 1011 para producir Q3 = 1, Q2 = 0, Q1 = 1, y Q0 =

1. Al tiempo t1, la entrada CPU hace una TPP, pero el contador no puede responder a esto
debido a que el todavía está activa en ese momento. a los tiempos t2, t3, t4, y t6 el
contador se encuentra en el estado 1111, pero no pasa BAJO sino hasta que CPU pasa
BAJO al tiempo t6. Cuando ocurre las siguientes TPP al tiempo t7, el contador se recicla
a 0000 y retorna a ALTO.
El contador contará hacia arriba en respuesta a las TPP en los tiempos t8 y t9. La TPP al
tiempo t10 no tendrá efecto debido a que la MR para a ALTO antes de t10 y permanece
activa en t10. Esto reiniciará todos los FF en 0 y elimina la señal CPU.
PL 0 1 1 1
1
CP U +
74193 TCU
CP D -
MR
Q3 Q2 Q1 Q0
55
CP D 0
PL 1
MR 0
Q3 0
Q2 0
Q1 0
Q0 0
1
TCD
t0 t1 t2 t3 t4 t5 t6 t7 t8 t9 t10
Figura : Ejemplo 2
Ejemplo 2
La figura 17 (a) muestra el 74193 alambrado como contador descendente. Las

entradas de datos paralelos se conectan de modo permanente como 0111 y las formas
de onda en CPD y PL se muestran en la figura 17 (b) . Suponga que el contador está
inicialmente en el estado 0000 y determine las formas de onda de salida.
Solución:
Al tiempo t0, todas las salidas del FF son BAJAS y CPD es BAJA. Estas son las
condiciones que producen TCD = 0. Antes de t1 la entrada PL se pulsa en BAJO. Esta
prefija inmediatamente el contador en 0111 y por lo tanto, ocasiona que pase a ALTO.
La TPP en CPD al tiempo t1, no tendrá efecto, ya que PL sigue estando activa. El
contador responde a las TPP en t2 - t8 y cuanta hacia abajo hasta 0000 al tiempo t8 . no
pasa a BAJO sino hasta t9, cuando CPD pasa a BAJO. Al t10 la TPP de CPD ocasiona que
el contador se recicle a 111 y conduce también a de regreso al estado ALTO.
Número MOD variable utilizando el 74193
Los contadores preiniciables pueden alambrarse fácilmente para diferentes número

MOD sin tener que utilizar circuitos lógicos adicionales. Demostraremos estro para el
74193 utilizando el circuito de la figura 18 (a). Aquí, el 74193 se utiliza como contador
descendente con sus entradas de carga paralelas permanentemente conectadas
como 0101 (510). Nótese que la salida se vuelve a conectar a la entrada .
56
Iniciaremos nuestro análisis suponiendo que el contador ha estado contando hacia

abajo y que se encuentra en el estado 0101 al tiempo t0. Consúltese la figura 18 (b) para
las formas de onda del contador.
El contador decrementará (contará hacia abajo) en las TPP del CPD a los tiempos t1- t6.
Al mismo tiempo t6 el contador se encuentra en el estado 0000. Cuando CPD pasa a
BAJO al tiempo t6 , conduce a TC a BAJO. Esto activa de inmediato la entrada PL y
preinicia el contador de regreso al estado 0101. Notar que TCD permanece en BAJO
solo por un corto intervalo de tiempo, porque una vez que las salidas del contador
pasan al estado 0101 como respuesta a PL = 0 la condición que se necesita para
mantener a TC = 0 se elimina. De este modo, sólo existe una breve transición falsa en
TCD .
Esta misma secuencia se repite en los tiempos t7 - t12 en intervalos iguales. Si

examinamos la forma de onda Q2 podemos observar que atraviesa un ciclo completo
por cada cinco ciclos de CPD . Por ejemplo hay cinco ciclos de reloj entre la TPP de Q2 al
tiempo t6 y la TPP de Q2 al mismo tiempo t11. De este modo, la frecuencia de la forma de
onda en Q2 es 1/5 de la frecuencia de reloj.
No es coincidencia que la razón de división de frecuencias (5) sea la misma que el

número aplicado a las entradas de datos paralelas (0101 =5). De hecho, podemos
variar la división de las frecuencias cambiando los niveles lógicos que se aplican a las
entradas de datos paralelas.
Un circuito divisor de frecuencias variables se puede implantar fácilmente conectando

interruptores a las entradas de datos paralela del circuito de la figura 18. Los
interruptores se pueden fijar a un valor igual a la razón de división de frecuencia
deseada.
0 1 0 1
PL
1
CP U +
74193 TCU
CP D -
MR
Q3 Q2 Q1 Q0
57
CP D 0
Q3 0
1
Q2
Q1 0
1
Q0
TCD
1
PL
t0 t1 t2 t3 t4 t5 t6 t7 t8 t9 t10 t11 t12
El contador se Se preinicia a
preinicia a 0101 0101
58
TAREA 6
MONTAR REGISTROS
DIGITALES
59
MR CP D5 D4 D3 D2 D1 D0
D Q D Q D Q D Q D Q D Q
CP CP CP CP CP CP
CLR CLR CLR CLR CLR CLR
Q5 Q4 Q3 Q2 Q1 Q0
$$$$$$
D5 D4 D3 D2 D1 D0
$$
CP
MR Q5 Q4 Q3 Q2 Q1 Q0
$$$$$$
N° OPERACIONES MATERIALES / INSTRUMENTOS
01 Conectar y comparar el funcionamiento del 01 Fuente de alimentacion
registro SERIE / PARALELO. 01 Protoboard
02 Conectar y comparar el funcionamiento del 06 Resistores 150S
registro PARALELO / PARALELO. 01 Multimetro
Conectar y comparar el funcionamiento del 06 Led
03
registro de desplazamiento. 01 CI 74LS174
01 CI 74LS164
01 CI 74LS194
01 01
PZA. CANT. DENOMINACIÓN - NORMA / DIMENSIONES MATERIAL OBSERVACIONES
MONTAR REGISTROS DIGITALES HT 06 REF.
TIEMPO: HOJA: 1/1
ESCALA: 2005
60 60
OPERACION
CONECTAR Y COMPROBAR FUNCIONAMIENTO DEL REGISTRO PARALELO /

PARALELO
DESCRIPCIÓN
En la figura se muestra el diagrama lógico para el 74ALS174 (también el 74HC174),el

cual es un registro de seis bits que tiene entradas en palralelo D5 a D0 y salidas en
paralelo Q5, a Q0. Los datos en paralelo se cargan en el registro en la
MR CP D5 D4 D3 D2 D1 D0
D Q D Q D Q D Q D Q D Q
CP CP CP CP CP CP
CLR CLR CLR CLR CLR CLR
Q5 Q4 Q3 Q2 Q1 Q0
(A)
$$$$$$
D5 D4 D3 D2 D1 D0
$$
CP
MR Q5 Q4 Q3 Q2 Q1 Q0
$$$$$$ (B)
TPP de la entrada de reloj CP. Se puede usar una entrada de restablecimiento maes
tra MR para restablecer de forma asíncrona todos los flip-.flops del registro a 0. El
símbolo lógico para el74HC174 se muestra en la figura(b). Este símbolo se emplea en
diagramas de circuitos para representar la circuitería que se muestra en la figura (a).
En general. el 74ALS174 se usa para la transferencia síncrona de datos en paralelo.

donde los niveles lógicos presentes de las entradas D se transfieren a las salidas Q
correspondientes cuando ocurre una TPP en la entrada de reloj CP.
61
OBSERVACION
TPP = TRANSICIÓN CON PENDIENTE POSITIVA
TPP
PASO 1 : Identificar los terminales CI 74LS174
PASO 2 : Armar el circuito de la figura
CP D5 D4 D3 D2 D1 D0
MR
Q5 Q4 Q3 Q2 Q1 Q0
15 0 15 0 15 0 15 0 150 150
s s s s s s
PASO 3 : Dar valores lógicos a la entrada ( D5 - D0 ) y verificar la transferencia a la

salida cuando ocurre un pulso en CP
62
OPERACION
CONECTAR Y COMPROBAR FUNCIONAMIENTO DEL REGISTRO SERIE /

PARALELO
DESCRIPCIÓN
En la figura (a) se muestra un diagrama lógico para el 74ALSl64. Se trata de un registro

de desplazamiento de ocho bits con entrada serial-salida en paralelo, con cada salida
del FF accesible externamente. En lugar de una sola entrada serial y una compuerta
AND, combina las entradas A y B para producir la entrada serial para el flip-flop Q0.
La operación de desplazamiento se lIeva a cabo en las transiciones con pendiente

positiva de la entrada de reloj CP. La entrada MR proporciona restablecimiento
asíncrono de todos los flip-flops en un nivel BAJO.
En la figura (a) se muestra el símbolo lógico para el 74ALSl64. Note que el símbolo & se
usa dentro del bloque para indicar que las entradas A y B se operan con AND dentro del
circuito integrado y el resultado se aplica a la entrada D de Q0.
A
D Q D Q D Q D Q D Q D Q D Q D Q
B CP CP CP CP CP CP CP CP
CP CLR CLR CLR CLR CLR CLR CLR CLR
Q0 Q1 Q2 Q3 Q4 Q5 Q4 Q4
MR
Figura a
$$$
&
CP 74ALS164
MR
$ $ $$ $ $ $ $ $
Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7
MR
Figura b
63
PASO 1 : Identificar los terminales del CI 74LS164
PASO2 : Armar el circuito mostrado.

$$$
&
CP 74ALS164
MR
MR $ $$ $ $ $ $ $
Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7
PASO 3 : Poner el contenido inicial del registro a 00000000
PASO 4 : Determine la secuencia de estados a medida que se aplican pulsos de reloj
PASO 5 : Verificar que se cumple la siguiente tabla.
NUMERO
DE PULSO
DE ENTRADA Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7
0 0 0 0 0 0 0 0 0
1 1 0 0 0 0 0 0 0
2 1 1 0 0 0 0 0 0
3 1 1 1 0 0 0 0 0
4 1 1 1 1 0 0 0 0
5 1 1 1 1 1 0 0 0
6 1 1 1 1 1 1 0 0
7 1 1 1 1 1 1 1 0
8 1 1 1 1 1 1 1 1
OBSERVACIÓN
La secuencia correcta se proporciona en la figura anterior, Con A = B =1, la entrada

serial es 1, de modo que los unos se desplazarán en cada TPP de CP, Como Q7,
inicialmente está en 0. la entrada MR está inactiva.
En el octavo pulso el registro trata de pasar al estado 11111111 cuando el 1 de Q6, se

desplaza a Q7,. Este estado ocurre momentáneamente porque Q7, = 1 produce un
estado en BAJO en MR, que inmediatamente restablece el registro de regreso a
00000000. luego la secuencia se repite en los siguientes ocho pulsos del reloj,
64
OPERACIÓN
CONECTAR Y COMPROBAR EL FUNCIONAMIENTO DEL REGISTRO DE

DESPLAZAMIENTO
DESCRIPCIÓN
Un registro de desplazamiento Universal permite el ingreso de datos en paralelo o en

serie, y el desplazamiento de los bits almacenados a la derecha y a la Izquierda.
Mediante la entradas de modo de trabajo, la entrada de reloj, entrada en serie izquierdo

y entrada en serie derecha, entradas en paralelo, clear y las cuatro salidas, se realiza el
control del funcionamiento del C.I.
PASO 1 : Identifique los terminales de CI 74LS194.
PASO 2 : Arme el circuito mostrado en el protoboard.
PASO 3. Ingrese los datos al registro de desplazamiento universal por las entradas
paralelo de acuerdo a lo siguiente:
D C B A
1 0 1 1
65
Para ello seleccione las entradas en paralelo D C B A con los valores indicado en la
tabla, conecte M a 5 voltios, seleccione el modo de trabajo transferencia paralela con
S 1 = 1 Y S0 = 0 y luego ingrese un pulso a CK.
PASO 4 : Conecte un astable de 1 s a CK y seleccione el modo de trabajo

desplazamiento a la Izquierda con S1 = 0 Y S0 = 1, y las entradas serie Izquierda y
derecha conecte a 0, y verifique el funcionamiento del circuito y el cumplimiento de la
tabla de valores.
ACCION / PULSO QD QC QB QA
PRESET 1 0 1 1
1 0 1 1 0
2 1 1 0 0
3 1 0 0 0
4 0 0 0 0
PASO 5 : Repetir el paso 3 para cargar de nuevo el dato.
PASO 6 : Conecte un astable de 1s a CK y seleccione el modo de trabajo

desplazamiento a la derecha con S1 = 1 Y S0 = 0, Y las entradas serie
Izquierda y derecha conecte a 0, y verifique el funcionamiento del circuito y
el cumplimiento de la tabla de valores.
ACCION / PULSO QD QC QB QA
PRESET 1 0 1 1
1 0 1 0 1
2 0 0 1 0
3 0 0 0 1
4 0 0 0 0
66
REGISTROS
El uso más común de los multivibradores biestables es para el almacenamiento de

datos o información. Los datos pueden representar valores numéricos (por ejemplo,
números binarios, caracteres codificados en BCD). Estos datos generalmente se
almacenan. En grupos de FF llamados registros.
Figura 12
La operación más frecuentemente realizada sobre los datos almacenados en un FF o

registro es la operación de transferencia. Esta operación comprende la transferencia
de datos de un FF o registro a otro. La figura 12 muestra una transferencia asincrónica,
mientras que la figura 13 una transferencia sincrónica.
Figura 13
REGISTRO POR DESPLAZAMIENTO
Un ejemplo típico de registro por desplazamiento podemos encontrarlo en una

calculadora. Cuando por el teclado de ésta introducimos cada dígito, las cifras que
aparecen en la pantalla se desplazan hacia la izquierda. En otras palabras, para
introducir el número 268 hacernos lo siguiente. Primero, oprimimos y soltamos la tecla
del 2; entonces aparece un 2 en la pantalla. Luego, oprimimos y soltamos la tecla del 6,
con lo que en la pantalla aparece el número 26.,finalmente, oprimimos y soltamos la
tecla del 8 y en la pantalla aparece el número 268. Este ejemplo muestra dos
características muy importantes de los registros por desplaza miento:(1) son memorias
temporales y (2) tienen características de memoria y desplazamiento como lo muestra
la figura 14.
67
figura 14.
figura 15
En la figura 15 se muestra un registro de desplazamiento construido con cuatro flip

flops D. Este registro se llama registro por desplazamiento de 4 bits porque posee
cuatro posiciones para almacenar datos: A, B, C y D.
Ayudándonos de la tabla de figura16 y de la figura 15. Vamos a hacerlo funcionar.

Primero, borremos (entrada CLR a 0) todas las salidas (A, B, C, y D) dejándolas a 0000.
(esta situación se representa en la línea * 1 de 12 tabla l). Luego, ponemos a 1 las
entradas de datos y la CLR (línea 2 de la tabla 8-1). Las salidas permanecen en 0000
mientras esperan un pulso de reloj. Entonces, al pulsar una vez la entrada CLK, en la
salida aparecerá 1000 (líne23de la tabla -1)porque el uno de la entrada d de FF A se
transfiere a la salida Q con el pulso de reloj. Ahora introduzcamos unos por la entrada
de datos (pulsos de reloj 2 y 3 de la tabla 8-1); estos unos se desplazan hacia la derecha
a través de los indicadores visuales. Seguidamente, introduzcamos ceros por la
entrada de datos (pulsos de reloj 4 a 8 de 12 tabla l); estos ceros se verán desplazarse a
través de los indicadores visualizadores (líneas 6 a lo de la tabla l). Con el pulso de reloj
9 (tabla 1) introducimos un uno por la entrada de datos. Con el pulso lo la entrada de
datos vuelve a 0. Los pulsos 9 a 13 muestran al único uno que quedaba en los
indicadores visuales desplazándose a través de éstos hacia la derecha. En la línea 15
el uno se desplaza al exterior por el extremo derecho del registro y se pierde.
68
Recordemos que el flip flop d es un flip flop de retardo y que simplemente traslada los
datos desde su entrada d a su salida Q tras una demora de un pulso de reloj.
El circuito esquematizado en la figura 15 se conoce por el nombre de registro por

desplazamiento de carga en serie. Expresión carga en serie procede de hecho de que
solamente puede entrar en él un bit de información cada vez. Así, por ejemplo, para
introducir 0111 tendríamos que atravesar la secuencia comprendida entre las líneas 1 a
6 de la tabla 1, que son cinco pasos ya que no se necesitaría la línea 2. Para introducir
0001 necesitaría cinco pasos,
Como se ve en las líneas 10 a 14 de la tabla 1. Hay otro tipo de carga llamada en

paralelo en la cual los bits de información se introducen todos a la serial de un pulso de
reloj.
El registro por desplazamiento de 12, figura15 podría convertirse en un registro de 5

bíts sin más que añadirle un flip flop d más. comúnmente, los registros por
desplazamiento se ofrecen en tamaños de 4, 5 y 8 bits. También pueden construirse
conectando entre sí otro flip flops, como RS y JK temporizados
Figura 16 Figura 17
69
Entradas Salidas
Numero Borrado Datos Numero de FF a FF b FF c FFd

de líneas pulsos de reloj
A B C D
1 0 0 0 0 0 0 0
2 1 1 0 0 0 0 0
3 1 1 1 1 0 0 0
4 1 1 2 1 1 0 0
5 1 1 3 1 1 1 0
6 1 0 4 0 1 1 1
7 1 0 5 0 0 1 1
8 1 0 6 0 0 0 1
9 1 0 7 0 0 0 0
10 1 0 8 0 0 0 0
11 1 1 9 1 0 0 0
12 1 0 10 0 1 0 0
13 1 0 11 0 0 1 0
14 1 0 12 0 0 0 1
15 1 0 13 0 0 0 0
REGISTRO POR DESPLAZAMIENTO DE CARGA EN PARALELO
El registro por desplazamiento de la sección anterior presenta dos inconvenientes

permite la entrada de un sólo bít, de información cada vez y pierde todos los datos por la
derecha, cuando se desplaza hacía la derecha. En la figura 17 se ilustra un sistema
que permite cargar en paralelo cuatro bíts de una sola vez y que corresponden a las
entradas de datos A. B, C y D de la figura15, este sistema podría incorporar además un
dispositivo de que pusiera los datos de salida otra vez en la entrada de modo que no se
perdieran, sé, observarán las líneas de reciclado que llevan desde las entradas Q y Q
salidas del FF D de regreso a las entradas J y K de FF A, estas líneas de
realimentación hacen que los datos que normalmente se perderían por FF D. Se
reciclen a través del registro, IA entrada CLR borra las salidas dejándolas a 0000
cuando las habilita un 0 lógico, las entradas de datos en paralelo A, B, C, y D están
conectadas a las entradas de presensibilización (PS) de los flip flop para poner otros
en todas las posiciones de salida (A, B, C y D). Sí los conmutadores unidos a las
entradas de datos en paralelo se encuentran incluso transitoriamente conmutados a
cero, la entrada correspondiente se pondrá inicialmente a 1, los pulsos de reloj
aplicados a las entradas CLK de los flip flops JK hacen que los datos se desplacen hacia
la derecha y los datos procedentes de FF D se reciclen otra vez hacia FF A.
70
Figura 18
71
REGISTRO DE DESPLAZAMIENTO UNIVERSAL
Los fabricantes de circuitos integrados ofertan muchos registros de desplazamiento. El

que se ha seleccionado es un registro de desplazamiento universal. El símbolo lógico,
de bloques, para el registro de desplazamiento universal de 4 bits, TTL 74194, se
muestra en la figura 18 este registro tiene 10 entradas y 4 salidas, conectadas a las
salidas normales (Q) de cada flip-flop en el CI.
Considerar las entradas al registro 74194 de la figura las entradas de carga en paralelo
(A, B, C, D) son las cuatro entradas superiores, las dos siguientes introducen datos en
el registro en forma serie (cada vez un bit). La entrada serie de desplazamiento a la
derecha (DSR) introduce los bits por la posición a (Qt), cuando el registro se desplaza a
la derecha. La entrada serie de desplazamiento a la izquierda (DSL) introduce los bits
por la posición -D (QD), cuando el registro se desplaza a la izquierda. La entrada de reloj
(CK) dispara los cuatro flip-flops en la transición l a 0 del pulso de reloj. Cuando se
activa con un nivel bajo, la entrada de borrado (CLR) pone todos los flip-flops a 0. Los
controles de modo indican al registro, a través de una red de puertas, que desplace a la
derecha, a la izquierda, cargue en paralelo o no haga nada (mantenimiento). Por
supuesto, el 74194, que es un CI TTL, tiene las conexiones de alimentación, + 5 V y
GND. Habitualmente las conexiones de alimentación no se indican en el símbolo
lógico.
En la figura se muestra una t del funcionamiento de los modos de selección del registro
de desplazamiento 74194. Los modos de operación m registro de desplazamiento
aparecen en la sección izquierda de la tabla, éstos son reset, mantenimiento,
desplazamiento a la izquierda, desplazamiento a la derecha y carga en paralelo.
Considerar el modo reset (borrado) del registro de desplazamiento de la figura.
Cuando la entrada CLR está baja (l), anula a las demás (que están marcadas con X en
la Tabla) y pone las salidas a 0000 (llll en la tabla). Observar que las salidas están
identificadas por Q0 en vez de por QA, QB, en vez de por Q1, etc. La forma de identificar
las entradas y salidas varía de unos fabricantes a otros.
Los cuatro modos restantes de operación de la figura están gobernados por los
controles de modo (S0 y S1). Cuando ambos modos de control están en el nivel bajo (S0
= 0. S1, = 0), el registro de desplazamiento está en modo de mantenimiento y no hará
nada, sin embargo, la tabla visualiza las salidas (Q0 a Q3).
72
REGISTRO DE ESTADO TRIPLE
En muchas computadoras modernas, especialmente las microcomputadoras, la

transferencia de datos se lleva a cabo con un conjunto común de líneas de conexión
llamada línea (bus) de datos (especie de colector). En estas computadoras
organizadas por líneas, muchos dispositivos pueden tener sus salidas y entradas
unidas a las líneas comunes de datos. Debido a esto, los dispositivos que están unidos
a la línea de datos a menudo tendrán salidas con tres estados o bien, estarán unidas a
la línea de datos a través de separadores (buffer) de estado triples
Casi siempre, los dispositivos conectados a una línea de datos tendrán registros que
contengan sus datos. Las salidas de estos registros tendrán circuitos de estado triple
para permitir la recolección de datos. Hay muchos CI de registros que se disponen y
que incluyen a los elementos de estado triple en el mismo circuito.
El 74173 es un registro de 4 bits con el recurso de entrada y salida en paralelo. Nótese

que las entradas de datos D0 - D3 se conectan a las entradas d de los FF m registro a
través de los circuitos lógicos. Esta lógica admite dos modos de operación: (1) carga,
donde los datos en las entradas D0 - D3 son transferidos a los FF en la TSP de la
pulsación del cronómetro en CP; (2) contención, donde los datos del registro no
cambian cuando ocurre la TSP de CP.
Considerar la línea de desplazamiento a la izquierda. De la figura los dos controles de

modo son adecuados (S0 = 0. S1 = l), y el dato se introduce por la entrada serie de
desplazamiento a la izquierda (DSL)* observar que los 1 y 0, de la entrada serie de
desplazamiento a la izquierda, son transferidos a la posición Q3 (D) cuando el registro
se desplaza una posición a la izquierda. El desplazamiento tiene lugar en la transición l
a h del pulso de reloj, como indica la flecha ascendente de la tabla.
Observar la línea de desplazamiento a la derecha, de la figura los controles de modo

están en set (S0 = 1, S1 = 0). Los datos se colocan en la entrada serie de desplazamiento
a la derecha (DSR. En la transición l a 0 del pulso de reloj, el bit de la. Entrada D. Es
transferido a la salida Q0 (a) cuando el registro se desplaza una posición a la derecha.
73
74
RECOLECTOR DE DATOS
La línea (bus) de datos es muy importante en los sistemas de computación, y su valor no

se apreciarán sino hasta que estudiemos las memorias y los microprocesadores. Por
ahora, ilustraremos el concepto de la línea de datos, para la transferencia de datos de
un registro a otro. Ya que los tres registros tienen sus salidas interconectadas, es
imperativo que sólo un registro tenga sus salidas activadas en tanto que las otras dos
salidas.
Registro se encuentran en el estado z alto. En caso contrario, ocurrirá la -contención de

la línea- (dos o más conjuntos de salidas en contraposición una con la otra) y
posiblemente daños al circuito integrado (pastilla). Las entradas m registro
correspondiente también están unidas a la misma línea de datos
75
TAREA 7
MONTAR VOLTÍMETRO
DIGITAL CON MEMORIA
76
RAM 6116 RAM 6116
Visualizador Visualizador
Decodificador/ Decodificador/ Decodificador/

excitador excitador excitador
Reloj
Contador BCD Contador BCD Contador BCD
( MSD) ( MSD) ( MSD)
Convertidor de BCD a analógico

F.S. = 9.99v
$VAX
- COMP
Entrada Analógica " + "
VAT VT = 0.1 mV
Q1 Q1
Q1 Q1

01 Conectar y comprobar el funcionamiento de 01 Fuente de alimentacion DC
una Memoria 01 EPROM 2764
02 Conectar y comprobar Circuito Conversor 01 Display
A/D Resistencias
Armar y probar el Voltimetro Digital 01 Protoboard
03
01 Multimetro
01 Memoria 6116
01 01
MONTAR VOLTIMETRO DIGITAL CON MEMORIA HT 07 REF.
TIEMPO: HOJA: 1/1
ESCALA: 2005
77 77
OPERACIÓN
CONECTAR Y COMPROBAR FUNCIONAMIENTO DE UNA MEMORIA RAM.
DESCRIPCIÓN
Identificar los terminales o pines del C.I. de memoria RAM, ubicando el código
del circuito integrado y buscando en el manual de semiconductores ECG por el
tipo de C.I o reemplazo ECG correspondiente.
Cada fabricante de C.I. asignan un código a sus integrados, los cuales tienen su
reemplazo en el manual ECG, en la sección referencia cruzada.
Se armará un circuito de prueba para grabar los bits de un pequeño texto en una
Memoria RAM, en la cual la forma de la letra se seleccionará directamente en
el Display.
Luego de grabado los bits se procederá a la lectura del texto, para ello se
reiniciará el recorrido de la memoria desde la dirección 0000 hasta la ultima
posición grabada.
PROCESO DE EJECUCIÓN:
1º PASO: Busque en el manual ECG, en la sección CROSS REFERENCE

(Referencia cruzada), el componente ECG de reemplazo del
MK6116MN-20 o HM6116L-70 O ECG 2128 de la memoria RAM a
utilizar.
2º PASO: Busque en el manual ECG la sección INTERFACE/ MPU ICs y

dentro de ella, en las paginas referidas a MICROPROCESOR AND
MEMORY CIRCUITS, el diagrama del componente ECG 2128 o el
correspondiente a la memoria RAM a utilizar.
3º PASO: Copie en una hoja el diagrama del MK6116MN-20 equivalente al

ECG 2128. o el de la memoria a utilizar.
4º PASO: Identifique en el C.I. los terminales, para realizar las conexiones al

armar el circuito, verificar si concuerda con el diagrama adjunto.
.
78
A7 1 24 Vcc
A6 2 23 A8
A5 3 22 A9
HM6116L-70 WE
A4 4 21
A3 5 O 20 OE
A2 6 19 A10
A1 7 MK6116MN-20 18 CE
A0 8 17 I/O8
O
I/O1 9 16 I/O7
I/O2 10 ECG 2128 15 I/O6
I/O3 11 14 I/O5
VSS 12 13 I/O4
5º PASO: Arme el circuito mostrado, en el PROTOBOARD.
CK CONTADOR DE
4 BITS
A3 A2 A1 A0
150
150
150
150
150
150
150
150
150
150
150
SWITCH PARA
ALMACENAR DATOS
WE
6º PASO: Conecte a la entrada CK del contador el monoestable con ancho de
pulso de 5 s.
7º PASO: Ponga el contador en la dirección 0000, con el terminal CLR del

contador.
.
79
8º PASO: Conecte el Switch WE a tierra, para habilitar la escritura.
9º PASO: Seleccione el dato a almacenar con los Switch de los segmentos de

la A a la G. Con los siguientes datos 0100100
NOTA: 0: SWITCH cerrado a tierra.

1: SWITCH abierto.
10º PASO: Pulse el monoestable para pasar a la dirección 0001.
11º PASO: Seleccione el siguiente dato a almacenar 0110000.
12º PASO: Pulse el monoestable para pasar a la dirección 0010.
13º PASO: Complete el ingreso de los datos de la tabla, repitiendo a los pasos
11 y 12 para almacenar los nuevos datos en las direcciones
siguientes.
DIRECCIONES SALIDAS
A3 A2 A1 A0 A B C D E F G FORMA
0 0 0 0 0 1 0 0 1 0 0 S
0 0 0 1 0 1 1 0 0 0 0 E
0 0 1 0 0 0 0 1 0 0 1 N
0 0 1 1 0 0 0 1 0 0 0 A
0 1 0 0 0 1 1 1 0 0 1 T
0 1 0 1 1 1 1 1 0 0 1 I
0 1 1 0 1 1 1 1 1 1 1
0 1 1 1 0 1 1 1 0 0 1 T
1 0 0 0 0 1 1 0 0 0 0 E
1 0 0 1 1 1 1 1 1 1 1
1 0 1 0 0 1 1 0 0 0 0 E
1 0 1 1 0 1 0 0 1 0 0 S
1 1 0 0 0 0 1 1 0 0 0 P
1 1 0 1 0 1 1 0 0 0 0 E
1 1 1 0 0 1 1 1 0 0 0 R
1 1 1 1 0 0 0 1 0 0 0 A
14º PASO: Abra todos los Switch de almacenar datos.
15º PASO: Desconecte el Switch WE de tierra, para habilitar la lectura.
16º PASO: Limpie el contador para poner la dirección 0000 y verifique si se

cumple la tabla de valores anterior, pulsando el monoestable para
avanzar las direcciones y que la forma de las letras permitan leer el
mensaje almacenado.
.
80
OPERACIÓN
CONECTAR Y COMPROBAR FUNCIONAMIENTO DE UNA MEMORIA ROM.
DESCRIPCIÓN
Identificar los terminales o pines del C.I. de memoria ROM, ubicando el código
del circuito integrado y buscando en el manual de semiconductores ECG por el
tipo de C.I o reemplazo ECG correspondiente.
Cada fabricantes de C.I. asignan un código a sus integrados, los cuales tienen
su reemplazo en el manual ECG, en la sección referencia cruzada.
Se armará un circuito de prueba para la lectura de los bits de una Memoria

EPROM, en la cual la forma de la letra nos indicara los datos almacenados en
la memoria.

(Referencia cruzada), el componente ECG de reemplazo del
MK2764 o M2764AFI o de la memoria ROM a utilizar.
2º PASO: Busque en el manual ECG la sección INTERFACE/ MPU ICs y

dentro de ella, en las paginas referidas a MICROPROCESOR AND
MEMORY CIRCUITS, el diagrama del componente ECG 2764 o el
correspondiente a la memoria ROM a utilizar.
3º PASO: Copie en una hoja el diagrama del MK2764 o equivalente al ECG

2764. o el de la memoria a utilizar.

APP 1 28 Vcc
A12 2 27 PMG
A7 3 26 NC
A6 4 25 A8
A5 5 EPROM 24 A9
A4 6 23 A11
A3 7 22 OE
A2 8 21 A10
A1 9 20 CE
A0 10 2764 19 O7
O0 11 18 O6
O1 12 17 O5
O2 13 16 O4
VSS 14 15 O3
.
81
5º PASO: Arme el circuito mostrado en PROTOBOARD.
CK CONTADOR DE
4 BITS
A3 A2 A1 A0
150
150
150
150
150
6º PASO: Conecte a la entrada CK del contador, el astable de periodo 5 s.

contador.
8º PASO: Observe las formas que cada dirección presenta en el Display y

elabore una la tabla de valores de cada una de las salidas,
considerando las variables indicadas en el cuadro adjunto.
DIRECCIONES SALIDAS
A3 A2 A1 A0 A B C D E F G FORMA H
.
82
OPERACIÓN
RECONOCER CIRCUITO CONVERSOR ANALOGICO DIGITAL- ADC.
DESCRIPCIÓN
Identificar los terminales o pines del C.I. conversor A/D analógico digital, ubicando el
código del circuito integrado y buscando en el manual de semiconductores ECG por
el tipo de C.I o reemplazo ECG correspondiente.
Cada fabricante de C.I. asigna un código a sus integrados, los cuales tienen su
reemplazo en el manual ECG, en la sección referencia cruzada.

(Referencia cruzada), el componente ECG de reemplazo del ADC
0804LCN o del ADC a utilizar.
2º PASO: Busque en el manual ECG la sección LINEARS ICs y dentro de
ella, en las paginas referidas a MISCELLANEOUS INTEGRATED
CIRCUITS, el diagrama del componente ECG 2053 o el
correspondiente al ADC a utilizar.
3º PASO: Copie en una hoja el diagrama del ADC-0804 o equivalente al ECG
2053 o el del ADC a utilizar.
CS 1 20 Vcc(OR VREF)
RD 2 19 CLK R
ADC 0804
WR 3 18 DB0 (LSB)
CLK IN 4 17 DB1
INTR 5 16 DB2
VIN + 6 15 DB3
VIN - 7 14 DB4
A GND 8 13 DB5
VREF/2 9 12 DB6
D GND 10 11 DB7(MSB)
.
83
OPERACION
CONECTAR Y COMPROBAR CIRCUITO CONVERSOR A/D
DESCRIPCIÓN
Identificar los terminales o pines del C.I. convertidor Analógico Digital, ubicando el
código del circuito integrado y buscando en el manual de semiconductores ECG por
el tipo de C.I o reemplazo ECG correspondiente.
Se armara un circuito que ingrese un voltaje analógico variable a un convertidor
analógico digital, que varia entre 0 voltios y 5 voltios; el valor analógico que ingresa
generara en las salidas del ADC un valor digital equivalente que se visualizara en
los 8 leds que representan a los 8 bits del valor binario de salida.
El voltaje de entrada se obtiene de un divisor de tensión con un potenciómetro

alimentado con 5 voltios.

(Referencia cruzada), el componente ECG de reemplazo del ADC
0804LCN o del ADC a utilizar.

correspondiente al ADC a utilizar.
3º PASO: Copie en una hoja el diagrama del ADC-0804 o equivalente al ECG

2053 o el del ADC a utilizar.

armar el circuito, verificar si concuerda con el diagrama del circuito
integrado.
.
84
5º PASO: Arme el circuito mostrado, en el PROTOBOARD.
Vcc=5v
10k
10k
47k
10k 10k
1uF
150pF
470nF
6º PASO: Conecte un Multimetro analógico entre el terminal 6 y tierra, para ver

el voltaje analógico que ingresa al ADC.
7º PASO: Varíe el voltaje de entrada al ADC girando el potenciómetro, desde

0 voltios hasta el voltaje máximo de 5 voltios.
8º PASO: Llene la tabla de valores adjunta, para los valores de voltaje

analógico de entrada y registre el valor de los bits del valor digital
de salida por el ADC para cada una de las entradas.
.
85
VOLTAJE
ANALÓGICO SALIDA DIGITAL DEL CONVERTIDOR ADC
VOLTAJE D7 D6 D5 D4 D3 D2 D1 D0
00.0V
0.1V
0.2V
0.3V
0.4V
0.50V
0.51V
0.52V
0.53V
0.54V
0.55V
0.56V
0.57V
0.58V
0.59V
0.60V
0.7V
0.8V
0.9V
1.0V
2.0V
3.0V
4.0V
5.0V
9º PASO: Calcule el factor de proporcionalidad del ADC y verifique con la

indicada en las características del componente.
.
86
OPERACIÓN
ARMAR Y PROBAR EL VOLTIMITRO DIGITAL CON MEMORIA
DESCRIPCIÓN
Un circuito voltímetro digital tiene como elemento principal a un conversor análogo

digital, logrando que el valor analógico, sea convertido en un valor digital en código
BCD, e internamente el IC decodifica este valor a 7 segmentos y lo presenta en sus
salidas para ser conectadas directamente a un Display, el IC tiene salidas para tres
dígitos decimales, pero solo utilizaremos dos decimales.
Los Bits que entrega el convertidor ADC, se conectan en paralelo al display y a la

memoria RAM, para dos dígitos se utilizan dos displays y dos memorias.
Las puntas de prueba, un común o tierra y un activo, se conectan al voltaje a medir,

que previamente calibrado con un Voltímetro digital, luego del ajuste, se debe leer un
valor aproximado al valor real del voltaje de entrada.
Para almacenar las lecturas del voltímetro se debe pulsar el monoestable para cambiar
la dirección de la memoria y dejar el dato almacenado en la dirección anterior, y para
leer, poner en la posición de lectura la memoria y desactivar el ADC, de modo que el
Display muestre los datos almacenados en la memoria; el contador que es de cuatro
bits puede seleccionar 16 posiciones de memoria, sin embargo se puede accesar a
mas posiciones solo aumentando los bits del contador.
Para desactivar el ADC, se puede utilizar switch en cada línea de salida del ADC al
Display o utilizar un multiplexor de dual de ocho bits o un buffer de ocho bits en la
salida del ADC, que ponga alta impedancia a la dichas salida.
1º PASO: Busque en el manual ECG, los terminales de los IC y otros

componentes a utilizar.
2º PASO: Arme en PROTOBOARD, el circuito mostrado en la página

siguiente.
3º PASO: Con un voltaje fijo conocido ajuste el voltímetro al valor correcto.
4º PASO: Mida un voltaje de Prueba con un voltímetro digital y luego mida

este voltaje en el Voltímetro armado en el protoboard, compare los
valores y almacena en la memoria.
5º PASO: Desactive el ADC y lea el valor almacenado en la memoria.
6º PASO: Repita el paso 4 y 5 para un nuevo voltaje de prueba si los valores

son aproximados, y si no repetir el desde el paso 3.
.
87
.
88
MEMORIAS
INTRODUCCIÓN
Las memorias de semiconductor se utilizan como la memoria principal interna de una

computadora (fig. 1) donde la rapidez en la operación es importante. La memoria
interna de la computadora está en comunicación constante con la unidad central de
procesamiento (CPU por sus siglas de inglés) mientras se está ejecutando un
programa de instrucciones . El programa y cualquier información usada por este
generalmente están almacenados en la memoria interna.
Computadora
Unidad Unidad de Memoria interna

Aritmética control (semiconductor)
Procesador central CPU
Almacenamiento
externo masivo
(cinta, disco,
MBM)
Figura 1: Un sistema de computación normalmente utiliza memoria interna de alta

velocidad y memoria externa en masa más lenta.
Aunque las memorias de semiconductor se adaptan bien a la memoria interna de alta

velocidad, su costo por bit de almacenamiento prohibe su uso como dispositivos de
almacenamiento masivo. Dicho concepto se refiere a la memoria que es externa a la
computadora central (Fig. 1) y tiene la capacidad de almacenar millones de bits de
datos sin energía eléctrica. Esta memoria secundaria normalmente es mucho más
lenta que la interna y se utiliza para almacenar información (programas, datos, etc.) que
no sean utilizados por la computadora. La información es transferida a la memoria
interna cuando la computadora la necesita.
89
OPERACIÓN GENERAL DE LA MEMORIA
Todo sistema de memoria requiere varios tipos diferentes de líneas de entrada y salida
para desempeñar las funciones siguientes:
Seleccionar la dirección de la memoria a la que se quiera tener acceso para una

operación de lectura o escritura.
Seleccionar una operación de lectura o bien escritura para ser efectuada.
Proporcionar los datos de entrada para ser almacenados en la memoria durante una
operación de escritura.
Retener los datos de salida que vienen de la memoria durante una operación de
lectura.
Habilitar (o deshabilitar) la memoria de manera que responde (o no) a las entradas de

dirección y al comando de lectura/escritura.
La figura 2(a) ilustra estas funciones básicas en un diagrama simplificado de una

memoria de 32 x 4 que almacena 32 palabras de cuatro bits. Como el tamaño de
palabra es cuatro bits, hay cuatro líneas de entrada de datos E0 - E3 y cuatro líneas de
salida de datos S0 - S3. Durante una operación de escritura los datos que se almacenan
en la memoria tienen que ser aplicados a las líneas de entrada de datos que
almacenarán en la memoria tienen que ser aplicados a las líneas de entrada de datos.
Durante una operación de lectura la palabra que es leída de la memoria figura en las
líneas de salida de los datos.
Entradas para direcciones
Dado que esta memoria almacena 32 palabras, tiene 32 diferentes localidades de

almacenamiento y, por consiguiente, 32 diferentes direcciones binarias que van desde
0000 hasta 1111 (desde 0 hasta 31 en decimal). En consecuencia, existen cinco
entradas para direcciones, desde A0 hasta A4. Para tener acceso a una de las
localidades de memoria, ya sea para leer su contenido o escribir en ella, es necesario
enviar a través de las entradas de direcciones la dirección de cinco bits, que
corresponde a la localidad de interés. En general se requieren de N direcciones de
entrada para una memoria que tiene una capacidad de 2N palabras.
Entradas de
datos
E3 E2 E1 E0
Comando de
A4 R /W lectura /escritura
A3
Entradas de A2 Memoria de
direcciones A1 32 x 4
A0 M.E. Habilitación de
memoria
S3 S2 S1 S0
figura 2 a. Salidas de
datos
90
Celdas de memoria
Direcciones
0 1 1 0 0 0 0 0 0
1 0 0 1 0 0 0 0 1
1 1 1 1 0 0 0 1 0
1 0 0 0 0 0 0 1 1
0 0 0 1 0 0 1 0 0
0 0 0 0 0 0 1 0 1
.
.
. .
.Figura 2 (b) Diagrama de una memoria de 32 x 4; disposición virtual de celdas
de memoria en 32 palabras de cuatro bits.
La memoria de la figura 2 (a) puede pensarse como un arreglo de 32 registros, donde

cada uno de ellos retiene una palabra de cuatro bits, como se muestra en la figura 2 (b).
En ella se muestra cada dirección como conteniendo cuatro celdas de memoria que
retienen los unos y ceros que forman la palabra almacenada en dicha localidad. Por
ejemplo, la palabra 0110 está almacenada en la dirección 00000, la palabra
1001 se encuentra en la dirección 00001 y así sucesivamente.
MEMORIAS SOLO DE LECTURA (ROM)
Las memorias de solo lectura son un tipo de memoria de semiconductor que están
diseñadas para retener datos que son permanentes o que no cambian con mucha
frecuencia. Durante la operación normal no pueden escribirse nuevos datos en una
ROM pero si puede leerse información de ella. Para algunas ROM los datos que están
almacenados tienen que grabarse durante el proceso de fabricación, para otras ROM
esto se puede hacer en forma eléctrica. El proceso de grabar datos se conoce como
programación de la ROM. Algunas ROM no pueden alterar sus datos una vez que se
hayan programado, otras pueden borrarse y reprogramarse con la frecuencia que se
desee. Haremos un análisis detallado de los diversos tipos de ROM. Por ahora,
supondremos que las ROM se han programado y que contienen información.
91
Tipos de ROM
Ahora que se tiene un conocimiento general de la arquitectura interna y operación

externa de los dispositivos ROM, se observarán brevemente los diversos tipos de ROM
para notar como difieren en la forma en que son programados y en su capacidad para
ser borrados y reprogramados.
ROM programado por mascarilla (MROM)
Este tipo de ROM tienen sus localidades de almacenamiento escritas (programadas)

por el fabricante según las especificaciones del cliente. Se utiliza un negativo
fotográfico llamado mascarilla para controlar las conexiones eléctricas en el circuito.
Se requiere una mascarilla especial para cada conjunto diferente de información para
ser almacenada en la ROM. Ya que las mascarillas son costosas, este tipo de ROM es
económico pero solo si se necesita una cantidad considerable de la misma ROM.
Algunas ROM de este tipo se encuentran disponibles como dispositivos

preprogramados tomados de una tabla o manual de información que comúnmente se
utiliza, como fórmulas matemáticas y códigos generadores de caracteres para
exhibiciones en tubo de rayos catódicos. (CTR).
Una desventaja importante de este tipo de ROM es que no puede reprogramarse en el

caso de un cambio de diseño que requiera una modificación del programa almacenado.
La ROM tendría que ser reemplazada por una nueva con el programa deseado escrito
en ella. Se han creado varios tipos de ROM programables por el usuario para superar
esta desventaja. Sin embargo, la ROM programadas por mascarilla todavía
representan el enfoque más económico cuando se necesita una cantidad considerable
de ROM programadas idénticas.
Es común referirse a los ROM programadas por mascarilla solo como ROM, pero esto
puede ser confuso ya que el término ROM representa en realidad una categoría muy
amplia de dispositivos en los que, durante su operación normal, solo se puede leer. Por
tanto, se hará uso del mnemónico MROM cada vez que se haga referencia a una ROM
programada por mascarilla.
El TMS47256 tiene un tiempo de acceso de 200 ns y una disipación de potencia en el

estado de espera igual con 82.5 mW. La versión CMOS, el TMS47C256, tienen un
tiempo de acceso de 150 ns y una disipación de potencia en el estado de espera de sólo
2.8 mW.
92
Figura 3: Símbolo Lógico para la MROM TM47256 fabricada con tecnología

NMOS/CMOS.
ROM programables (PROM)
Una ROM programable por mascarilla es muy costosa y no se utilizará

excepto en aplicaciones de grandes volúmenes, donde el costo sería
repartido sobre muchas unidades. Para las aplicaciones de bajo volumen, los
fabricantes han creado PROM con conexión fusible, que no se programa
durante el proceso de manufacturación sino que son programadas por el
usuario.
Sin embargo, una vez programada una PROM se parece a una MROM en
que no puede borrarse o reprogramarse. Por lo tanto, si el programa en la
PROM es erróneo o tiene que ser cambiado, la PROM tiene que ser
desechada. Es por esta razón que a menudo se hace referencia a estos
dispositivos como ROM “programable de una sola vez”.
93
Renglón 0
+V CC +VCC
Conexión
fusible
Q1 Q0
Figura 4:
Las PROM utilizan conexiones fusibles que pueden ser quemadas de manera selectiva
por el usuario para programar un 0 lógico en la celda.
La estructura de la PROM con conexión fusible es muy semejante a la MROM en cuanto

que ciertas conexiones queden intactas o bien solo abiertas a fin de programar una
celda de la memoria como 1 o un 0 . En la MROM de la figura 8 estas conexiones se
hacen de las líneas de habilitación a las bases de transistores. En una PROM cada una
de estas conexiones se hace con una pequeña conexión fusible que viene intacta del
fabricante (Véase figura 4).
El usuario puede fundir selectivamente cualquiera de estas conexiones fusibles para

producir en la memora los datos almacenados que se desean. Comúnmente esto se
lleva a cabo aplicando con mucha precaución un voltaje controlado al dispositivo para
producir un flujo de corriente que ocasionará que la conexión fusible se abra en forma
semejante a cuando se funde un fusible. Una vez que se funde una conexión fusible, ya
no puede volver a conectarse.
Un CI PROM muy popular es el 74186 el cual está organizado como 64 palabras de

ocho bits y tiene un tiempo de acceso típico de 50 ns. Otro CI PROM es el TBP28S166,
que es un CI de 2K x 8. Las PROM MOS se encuentran en el mercado con capacidades
de almacenamiento mucho mayores que las de los dispositivos bipolares. El
TMS27PC256 es una PROM .
CMOS que tiene la capacidad de 32 K x 8 y una disipación de potencia en el estado de

espera de solo 1.4 mW. Se encuentra en el mercado con tiempos de acceso que van
desde 120 hasta 250 ns.
94
ROM programable y borrable (EPROM)
Una EPROM puede ser programada por el usuario y también puede borrarse y
reprogramarse tantas veces como se desee. Una vez programada, al EPROM es una
memoria no volátil que contendrá sus datos almacenados indefinidamente. El proceso
para programar una EPROM implica la aplicación de niveles de voltaje especiales
(comúnmente en el orden de 10 a 25V) a las entradas adecuadas del circuito en una
cantidad de tiempo especificada (por lo general 50 ns por localidad de dirección).
El proceso de programación usualmente es efectuado por un circuito especial de

programación que está separado del circuito en el cual la EPROM trabajará por último.
El proceso de programación completo puede llevar varios minutos para una EPROM.
En una EPROM las celdas de almacenamiento son transistores MOSFET que tienen
una compuerta de silicio sin ninguna conexión eléctrica (es decir, una compuerta
flotante). En su estado normal, cada transistor, está apagado y cada celda guarda un 1
lógico. El transistor puede encenderse mediante la aplicación de un pulso de
programación de alto voltaje, el cual inyecta electrones de alta energía en la región
formada por la compuerta flotante. Estos electrones permanecen en esta región una
vez que ha finalizado el pulso ya que no existe ninguna trayectoria de descarga. Esto
mantiene al transistor encendido de manera permanente, aún cuando se retire la
potencia de alimentación del dispositivo con esto la celda guarda ahora un 0 lógico.
Durante el proceso de programación de emplean los terminales de direcciones de la

EPROM para seleccionar las celdas de memoria que son programadas con ceros y
unos.
Una vez que se ha programado una celda de la EPROM, se puede borrar su contenido
exponiendo la EPROM a la luz ultravioleta (UV), la cual a través de la
ventana que se encuentra sobre el encapsulado del circuito(Ver figura 6). La luz UV
produce una fotocorriente que va desde la compuerta flotante hacia el sustrato de
silicio, con esto se apaga el transistor y se lleva de nuevo a la celda hacia el estado 1
lógico.
El proceso de borrado requiere entre 15 y 30 minutos de exposición a los rayos UV.

Desafortunadamente no existe ninguna forma de borrar solo algunas celdas, la luz UV
borra todas las celdas al mismo tiempo, por lo que una EPROM borrada almacena solo
unos lógicos. Una vez borrada la EPROM puede volverse a programar.
Las EPROM de encuentran disponibles en el mercado en una amplia gama de

capacidades de 128k x 8 tiempos de acceso, es común encontrar dispositivos con una
capacidad de 128 k x 8 y un tiempo de acceso de 45 ns. Para ilustrar la operación de
una EPROM, se hará uso de una 2732 . la 2732 es una EPROM NMOS de 4k x 8 que
funciona con una sola fuente de alimentación de + 5V. La figura 5 es el símbolo de
bloque para la 2732. Note que el símbolo muestra 12 entradas para direcciones ya que
12
2 = 4096, y 8 salidas para datos.
95
La memoria tiene dos entradas de control CE es la entrada de habilitación del circuito

y que también sirve para colocarlo en modo de espera, donde disminuye el consumo
de energía. La entrada OE NPP tiene una doble función que depende del modo de
operación del dispositivo. OE es la entrada que habilita las salidas y se emplea para
controlar los buffers de salida de datos, lo que permite que el dispositivo pueda
conectarse al canal de datos de un microprocesador sin contienda por el canal VPP en
el voltaje especial de programación requerido durante el proceso de programación.
La 2732 tiene varios modos de programación que están controlados por los voltajes
aplicados en las terminales CE , OE mismos que se presentan en la figura 5 (a). El
modo de lectura y el de deshabilitación de salidas son los modos normales de una
operación para una EPROM cuando esta forma parte del sistema de memoria interna
de una computadora y el CPU lee su contenido con bastante frecuencia. Para estos
modos la entrada CE permanece en sus estado activo en BAJO, mientras que el
nivel aplicado en OE es el que determina si las terminales de salida del dispositivo
contienen datos o son deshabilitadas.
Modo Entrada Salidas

CE Vpp D0 a D 7
Leer/verificar VIL VIL DATOSAl

Deshabilitar salida VIL VIH Alta Z
Espera VIH X Alta Z
Programa VIL Vpp DATOENT
Nota:
VIL = TTL Bajo
VIH = TTL Alto
X = no importa
Vpp = 21V nominales
Figura 5 (a)
96
A11 ROM
A10 4K x 8 D7
D6
Entradas de
direcciones D5
A1 D4
2732 Salidas
A0 D3 de datos
D2
OE / Vpp D1
Entradas
de control OE D0
Figura 5 (b) símbolo lógico
Ventana para borrado ultravioleta
figura 6
Encapsulado común para la EPROM que muestra la ventana para luz ultravioleta.
ROM Programable eléctricamente borrable (EEPROM)
Como se observó antes, las EPROM tienen dos desventajas importantes. Primero,
tienen que ser retiradas de sus bases a fin de ser borradas y reprogramadas. Segundo,
el borrado retira todo el contenido de la memoria; esto requiere una reprogramación
completa aun cuando solo tenga que alterarse una palabra de la memoria. La PROM
eléctricamente borrable (EEPROM) se inventó alrededor del año 1980 como una
mejora a la EPROM.
97
La EEPROM aprovecha la misma estructura de compuerta flotante de la EPROM.

Agrega la característica de borrado eléctrico a través de la adición de una delgada
región de óxido arriba del drenaje de la celda de memoria MOSFET. Aplicando un
voltaje ALTO entre la compuerta y el consumo del MOSFET puede incluirse una carga
en la compuerta flotante, donde permanecerá aun cuando suspenda el suministro de
energía. La inversión del mismo voltaje produce una eliminación de las caras
capturadas de la compuerta flotante y borra la celda. Ya que este mecanismo de
transporte de cargas requiere corrientes muy bajas, la programación y el borrado de
una EEPROM puede hacerse por lo general en el circuito (es decir, sin una fuente de
luz UV y unidad programadora de PROM).
Una ventaja importante ofrecida por las EEPROM sobre la EPROM es la capacidad de
borrar y reprogramar eléctricamente palabras individuales en el arreglo de la memoria.
Otra ventaja es que una EEPROM completa puede borrarse en cerca de 10 ns (en
circuito) versus cerca de 30 minutos de una EPROM en luz UV externa.
Una EEPROM también puede ser programada con mayor rapidez, requiere solo un
pulso de programación de 10 ns por cada palabra de datos, en comparación con 50 ns
de una EPROM.
Debido a que la EEPROM puede borrarse y reprogramarse aplicando voltajes

adecuados, no necesitamos retirarla del circuito del cual forma parte, siempre que los
componentes de soporte adicionales también sean parte de la circuitería. La circuitería
de soporte incluye el voltaje de programación de 21 V (VPP) que generalmente se
genera a partir de la fuente +5V a través de un convertidor DC a DC y circuitería para
controlar la temporización y secuenciación de 10 ns de las operaciones de borrado y
programación.
La Intel 2816 fue la EEPROM original, fue introducida en el mercado Intel Corporation
en 1981 con una capacidad de 2k x 8, tiempo de acceso de 250 ns y las características
ya descritas con anterioridad. Desde entonces, los avances en el diseño de EEPROM
han dado como resultado muchas mejoras.
La 2864 es una EEPROM de 8 K x 8 que contiene sobre el sustrato de silicio circuitería

que es capaz de generar los altos voltajes necesarios para las operaciones de borrado
y programación, de este modo, el CI requiere solo de una terminal de alimentación +
Vcc. Esta característica hace que la 2864 sea tan fácil de utilizar como los dispositivos
RWM estáticos que se verán más adelante de manera breve.
98
Claro está a diferencia de la RWM estática, la EEPROM es no volátil mantendrá todos

los datos escritos en ella aun después de apagado el voltaje de alimentación. Por otro
lado, la RWM estática tiene una circuitería interna menos compleja y tiempos de acceso
mucho menores.
A12 EEPROM
A11 8K x 8 I/O7
I/O6
Entradas de
direcciones I/O5
A1 I/O4
2864 Datos
A0 I/O3
I/O2
OE I/O1
Entradas
de control CE I/O0
WE
(A)

CE DE Vpp D0 a D 7
Lectura VIL VIL VIH DATOSAl

Escritura VIL VIH VIL DATOENT
Espera VIH X X Alta Z
(B)
Figura 7 (a) Símbolo para la EEPROM 2864; (b) modos de operación.
La figura 7 muestra el símbolo para la EEPROM 2864 junto con sus modos, de operación
mas importantes. Note que los terminales de entrada de datos del dispositivo están
marcadas como terminales de E/S, ya que pueden funcionar como entradas o salidas de
datos de acuerdo con el modo de operación. Tres entradas de control determinan el modo de
operación.OE se emplea para habilitar o deshabilitar el circuito, cuando está deshabilitado,
el circuito se encuentra en el modo de espera de bajo consumo de potencia, se emplea
para habilitar y deshabilitar los buffers de salida de datos. Durante una operación de
lectura,OE = 0 con lo que se habilitan los buffers de salida, durante la operación de
escritura, OE = 1 y esto habilita los buffers de salida para que los datos de entrada puedan
aplicarse en los terminales E/S. selecciona el modo ya sea este de escritura o de lectura. En
el modo de escritura se aplica el pulso hacia el nivel BAJO en WE mientras los datos que se
desean escribir se colocan en los terminales de E/S. La circuitería interna borra de manera
99
automática las celdas correspondientes en la localidad de memoria antes de escribir los

nuevos datos.
.Aplicaciones de las ROM
Las ROM pueden utilizarse en cualquier aplicación que requiera almacenamiento de

datos no volátil, donde los datos rara vez o nunca tengan que ser alterados.
Describiremos brevemente algunas de las áreas de aplicación mas comunes.
Almacenamiento de programas (firmware)
En la actualidad, ésta es la aplicación más ampliamente utilizada de las ROM. Las

microcomputadoras personales y de empresas usan ROM para almacenar sus
programas de sistema operativo y sus intérpretes de lenguajes (es decir, BASIC), de
manera que la computadora pueda utilizarse inmediatamente después de encenderse.
Los productos que tienen una microcomputadora para controlar su operación utilizan
ROM para almacenar programas de control, alguno ejemplos de estos productos son
los juegos electrónicos, las cajas registradoras electrónicas, las balanzas electrónicas
e inyección de combustible en automóviles controlada por microcomputadora.
Los programas de microcomputadora que se almacenan en ROM, se conocen como

programación en firme (firmware) ya que no están sujetos a cambios, los programas
que se almacenan en RWM reciben el nombre de programación blanda (software)
puesto que pueden ser fácilmente alterados.
Memoria de arranque muchas microcomputadoras y la mayor parte de las

computadoras grandes, no guardan sus programas de sistema operativo en ROM. En
lugar de ello, dichos programas están guardados en memoria externa, por lo general en
disco magnético. Entonces, ¿Cómo saben las computadoras que hacer cuando se les
enciende?.
En la ROM se guarda un pequeño programa denominado programa de arranque.

Cuando se enciende la computadora está ejecuta instrucciones que se encuentran en
el programa de arranque. Por lo general, estas instrucciones hacen que el CPU
inicialice la circuitería (hardware) del sistema. Hecho esto el programa de arranque
carga los programas del sistema operativo y está lista para dar respuesta a los
mandatos del usuario. Este proceso de inicio recibe con frecuencia el nombre de
“arranque del sistema”.
Tabla de datos Las ROM se usan para almacenar tablas de datos que no varían.
Algunos ejemplos de estas son las tablas trigonométricas (es decir, seno, coseno, etc.)
y tablas de conversión de códigos.

100
Se dispone de varias tablas de “búsqueda” en ROM estándar con las funciones

trigonométricas. Una de ellas, la National Semiconductor MM4220BM, almacena
la función seno para ángulos entre 0 y 90 grados. La ROM se organiza como una
memoria de 128 x 8, con siete entradas de dirección y ocho salidas de datos.
Las entradas de dirección representan el ángulo en el incremento de

aproximadamente 0.7º. Por ejemplo, la dirección 0000000 es 0º, la dirección
0000001 es 0.7º, la dirección 0000010 es 1.41º y así sucesivamente hasta llegar a la
dirección 1111111, que es 89.3º. Cuando una dirección se aplica a la ROM, las
salidas de datos representarán el valor aproximado del seno del ángulo.
Por ejemplo, con la entrada de dirección 100000 (que representa aproximadamente

45º), las salidas de datos serán 10110101.
Como el seno es menor que o igual a 1, estos datos se interpretan como una fracción,
esto es, 10110101, el cual, cuando se convierte a decimal es igual a 707 (seno de
45º).
Convertidor de Datos
,El circuito convertidor de datos toma un dato expresado en cierto código y produce
como salida el mismo dato pero en otro código. Por ejemplo, la conversión de código
se necesita cuando una computadora saca datos en código binario directo y se
desea convertirlo en BCD a fin de exhibirlo en exhibiciones LED de 7 segmentos.
Uno de los métodos mas simples de conversión de código utiliza una ROM
programada, de manera que la aplicación de cierta dirección (el código anterior)
produzca una salida de datos que represente el equivalente en el nuevo código. La
74185 es una ROM TTL que almacena la conversión de código binario en BCD para
una entrada binaria de 6 bits. Para ilustrar estro, una entrada de dirección de 100110
(38 decimal)
producirá una salida de datos de 00111000, que es el código BCD del decimal 38.
RAM DE SEMICONDUCTOR
Recordemos que el término RAM significa memoria con acceso aleatorio, lo cual
quiere decir que se puede tener acceso fácilmente a cualquier localidad de dirección
de memoria. Muchos tipos de memoria se pueden clasificar como de acceso
aleatorio, pero cuando el término RAM se utiliza con memorias de semiconductor,
generalmente se considera que significa ,memoria de lectura y escritura (RW/M) en
contraste con la ROM.
Ya que es una práctica común usar el término RAM para referirnos al RWM de
semiconductor, lo utilizaremos de aquí en adelante.

101
Las RAM se emplean en las computadoras como medios de almacenamiento temporal

para programas y datos. El contenido de muchas de las localidades de dirección de la
RAM será leído y escrito a medida que la computadora ejecuta para una operación.
Esto requiere que la RAM tenga ciclos de escritura y lectura rápidos para que no
reduzca la velocidad de operación de la computadora.
Una gran desventaja de las RAM es que son volátiles o pierden toda la información
contenida en ellas si se interrumpe el suministro de potencia. Sin embargo, algunas
RAM CMOS emplean una cantidad tan pequeña de potencia en el modo de espera
(ninguna tarea de escritura o lectura), que se pueden alimentar con baterías cada vez
que se interrumpe la fuente de alimentación principal.
Por supuesto la ventaja principal de las RAM es que se puede escribir en ella y también
se puede leer de ella muy rápidamente con la misma facilidad.
La siguiente explicación que se hace de la RAM tomará algo del material que se vio en
el estudio de la ROM, ya que muchos de los conceptos básicos son comunes a ambos
tipos de memoria.
Arquitectura de la RAM
Como sucede con la ROM, es útil pensar que la RAM consta de varios registros, cada
uno de los cuales almacena una sola palabra de datos con una dirección única. Las
RAM comúnmente vienen con capacidades de palabras de 1k, 4k, 8k, 16k, 32k, 64k,
128k, 256k, y tamaños de palabra de uno, cuatro y ocho bits. Como se observará mas
adelante, la capacidad de palabras y el tamaño de estas pueden extenderse
combinando circuitos integrados de memoria.
La figura 8 muestra la arquitectura simplificada de una RAM que almacena 64 palabras

de cuatro bits cada una (es decir, una memoria de 64 x 4). Estas palabras tienen
direcciones que van de 0 a 63. A fin de seleccionar una de las 64 localidades de
dirección para leer o escribir, se aplica un código de dirección binario a un circuito
decodificador. Ya que 64 = 26, el decodificador requiere un código de entrada de seis
bits. Cada código de dirección activa una determinada
salida del decodificador la cual, a su vez, habilita su registro correspondiente. Por

ejemplo, suponga un código de dirección aplicado de: A5, A4, A3, A2, A1, A0 = 011010.

102
Figura 13: Organización interna de una RAM de 64 x 4
Como 0110102= 26 la salida del decodificador 26 pasará a estado alto, selecciona el

registro 26 para una operación de lectura o bien de escritura.
Operación de Lectura
El código de dirección selecciona un registro del circuito de memoria para leer o

escribir. A fin de leer el contenido del registro seleccionado, la entrada Lectura/Escritura
(R / W )debe ser 1. Además, la entrada CS (Selección de CI) debe ser activada (un 1 en
este caso). La combinación de R/ W = 1 y CS = 1 habilita los buffers de salida de
manera que el contenido del registro seleccionado aparecerá en las cuatro salidas de
datos R/W = 1 también
deshabilita los buffers de entrada de manera las entradas de datos no afecten la

memoria durante la operación de lectura.

103
Operación de escritura
Para escribir una nueva palabra de cuatro bits en el registro seleccionado se requiere
que . Esta combinación habilita los buffers de entrada de manera que la palabra de
cuatro bits aplicada a las entradas de datos se cargará en el registro seleccionado
R / W = 0 también deshabilita los buffers de salida que son de tres estados, de manera
que las salidas de datos se encuentren en estado Alta - z durante una operación de
escritura.
La operación de escritura, desde luego, destruye la palabra que estaba almacenadas

antes en la dirección..
Selección de CI
Muchos circuitos de memoria tienen una o mas entradas CS que se usan para habilitar
o deshabilitar al circuito en su totalidad. En el modo deshabilitado todas las entradas y
salidas de datos se deshabilitan (Alta Z) de manera que cuando se combinen CI de
memoria para obtener mayor memoria. Note que muchos fabricantes llaman a estas
entradas CE (Habilitación de circuito). Cuando las entradas CS o CE se encuentran en
su estado activo, se dice que el CI de memoria ha sido seleccionado, de otro modo se
dice que no está seleccionado. Muchos CI de memoria están diseñados para consumir
una potencia mucho menor cuando no están seleccionados. En sistemas de memoria
grandes, para una operación dada de memoria serán seleccionados uno o más CI de
memoria mientras que los demás no. Se abundará en esto más adelante.
Terminales comunes de entrada/salida
A fin de conservar terminales en un encapsulado de CI, los fabricantes a menudo

combinan las funciones de entrada y salida de datos utilizando terminales comunes de
entrada/ salida. La entrada controla la función de estas terminales E/S. Durante una
operación de lectura, las terminales E/S actúan como salidas de datos que reproducen
el contenido de la localidad de dirección seleccionada. Durante una operación de
escritura, las terminales E/S actúan como entradas de datos. Podemos observar por
que se hace esto considerando el CI de la figura 8. Con terminales de entrada y salida
aparte, se requiere un total de 18 terminales (incluyendo tierra y fuente de potencia).
Con cuatro terminales comunes E/S sólo se necesitan 14 terminales. El ahorro en el
uso de terminales se hace aún mas significativo en CI con tamaño de palabra mayor.

104
RAM Estática (SRAM)
La operación de la RAM que se ha venido analizando hasta ahora se aplica a una RAM
estática (aquella que pude almacenar datos mientras se aplica energía al circuito). Las
celdas de la memoria RAM estática son en esencia flip flops que permanecerán en un
estado determinado (almacenaran un bit) indefinidamente, siempre y cuando no se
interrumpa el suministro de energía al circuito, mas adelante, describiremos las RAM
dinámicas, que almacenan datos como cargas en capacitores. Con la RAM dinámica
los datos almacenados desaparecerán gradualmente debido a la descarga del
capacitor, de manera que se necesitan refrescar en forma periódica los datos ( o sea,
recargar los capacitores).
Las RAM estáticas (SRAM) se encuentran disponibles en tecnologías bipolar y MOS,

aunque la vasta mayoría de las aplicaciones hacen uso de RAM NMOS o bien CMOS.
Por ejemplo en una aplicación real, el CPU lee a menudo palabras sucesivas de datos,
una después de la otra. Si la memoria tiene un tRC de 50 ns, el CPU puede leer una
palabra cada 50 ns, es decir 20 millones de palabras por segundo (20 mhz).
Circuito SRAM
Un ejemplo de un CI SRAM es la CMOS 6264 que es una memoria de 8k x 8 con ciclos

de lectura y escritura de 100 ns y un consumo de potencia de solo 0.1 mW en el estado
de espera. En la figura 17 se muestra el símbolo lógico correspondiente a la 6264. Note
que el circuito tiene 13 entradas para direcciones, dado que 213 = 8192 = 8K, y ocho
líneas de E/S para datos. Las cuatro entradas de controles determinan el modo de
operación del circuito de acuerdo con la tabla que también aparece en la figura.
La entrada WE es igual a la entrada R / W que se ah utilizado hasta este momento. Un

nivel bajo en la entrada de WE hará que se escriban los datos en la RAM siempre y
cuando el circuito haya sido seleccionado, las dos entradas de selección del CI deben
encontrarse activas. Note la forma en que se utiliza el símbolo & para denotar que
ambas entradas tienen que estar activas un nivel ALTO aplicado en WE produce la
operación de lectura siempre que el dispositivo se encuentre seleccionado y los buffers
de salida estén habilitados por OE = Bajo. Cuando el dispositivo deja de estar
seleccionado, pasa al estado de bajo consumo de potencia en el que ninguna de las
demás entradas tienen efecto sobre él..

105

WE CS1 CS2 OE I/O 0..7
Lectura 1 0 1 0 DATO SAl

Escritura 0 0 1 X DATOENT
Habilitacion de salidas 1 X 1 AltaZ
No seleccionada X 1 X X Alta Z
(Reduccion de potencia) X X 0 X Alta Z
X = no importa
Figura 9: Símbolo y tabla de modos de operación para la SRAM CMOS 6264
RAM Dinámica (DRAM)
La RAM dinámica se fabrican con tecnología MOS y se caracterizan por su gran capacidad
bajos requerimientos de consumo de potencia y velocidad de operación media. Tal como ya
se mencionó, a diferencia de las RAM estáticas, las cuales guardan información en F/F, las
RAM dinámicas guardan los unos y ceros como cargas sobre pequeños capacitores MOS
(con capacitancia de solo unos cuantos picofaradios).
Dada la tendencia que tienen estas cargas a fugarse después de cierto tiempo, las RAM
dinámicas requieren de la recarga periódica de las celdas de memoria, este proceso recibe el
nombre de refresco de la memoria RAM dinámica. En general, cada celda debe refrescarse
por lo menos cada cierto periodo, de 2 a 10 ms, o de lo contrario se perderán los datos.

106
La necesidad de refrescar las celdas es una desventaja de las RAM dinámicas cuando
estas se comparan con las RAM estáticas, debido a que la primera añaden más
requerimientos al diseño del sistema de memoria. Hasta poco los diseñadores de
sistemas tenían que incluir circuitería adicional para implantar la operación de refresco
de la memoria durante los intervalos de tiempo en que no se tiene acceso a esta para
una operación de lectura o de escritura. Ahora existen dos alternativas disponibles para
ayudar a neutralizar esta desventaja. Para memorias relativamente pequeñas (< 643k
palabras) la RAM integrada (DRAM) proporciona una solución. Una DRAM es un CI
que incluye la circuitería de refresco sobre el mismo microcircuito, junto con la matriz
de celdas de memoria.
El resultado es un CI que funciona desde el punto de vista externo, como una RAM
estática. El diseñador no tiene que preocuparse por la operación de refresco de la
memoria ya que esta realiza de manera automática en el interior del CI.
Para sistemas de memoria grandes (>64k) existe un enfoque que es el mas eficiente en
términos de costos y que hace uso de microcircuitos LSI denominados controladores
de memoria dinámica, los cuales contienen toda la lógica necesaria para refrescar los
CI de RAM dinámica que integran el sistema. Esto reduce en buena parte la circuitería
adicional que contiene un sistema de RAM dinámica.
Para aplicaciones donde los factores de velocidad y reducción en la complejidad son

mas importantes que las consideraciones de espacio y consumo de potencia, las RAM
estáticas siguen siendo la mejor opción. En general, son más rápidas que la RAM
dinámicas y no requieren de ninguna operación de refresco. Son mas fáciles de
diseñar, pero no pueden competir con la mayor capacidad y menor requerimiento de
potencia de las RAM dinámicas.
Como consecuencia de su estructura de celda mas sencilla, las DRAM tiene por lo
general cuatro veces la densidad de las SRAM. Esto permite colocar hasta
cuatro veces mas capacidad de memoria sobre una tarjeta de circuito impreso o en
otros términos para la misma cantidad de memoria solo se necesita la cuarta parte del
espacio que se ocuparía si se emplearan SRAM. El costo por el bit de almacenamiento
en RAM dinámica se encuentra entre la quinta y cuarta parte del costo en las RAM
estáticas.
Se obtiene un ahorro adicional en el costo debido a los bajos requerimientos de

potencia de la RAM dinámica, que por lo común se encuentra entre un sexto y la mitad
de los correspondientes a las RAM estáticas y lo que a su vez permite el uso de fuentes
de alimentación mas pequeñas y de menor costo.

107
Las principales aplicaciones de las SRAM se encuentran en áreas donde son

necesarias solo pequeñas cantidades de memoria (hasta 64k) o donde se requiere de
gran velocidad. Muchos instrumentos y aparatos controlados por microprocesador
tienen requerimientos muy pequeños de capacidad de memoria. Algunos
instrumentos como el osciloscopio de almacenamiento digital y los analizadores
lógicos requieren de una memoria de alta velocidad. Para aplicaciones como estas por
lo general se emplea memoria SRAM.
La memoria principal de muchas de las microcomputadoras personales (por ejemplo,

la IBM PC o APPLE) emplean DRAM debido a su gran capacidad y bajo consumo de
potencia. Sin embargo, estas computadoras algunas veces emplean pequeñas
cantidades de SRAM para funciones que requieren de máxima velocidad como las
gráficas en vídeo y las tablas de búsqueda.
Entrada de direcciones
en columna
A7 A8 A9 A10 A11 A12 A13
Selecciona 1 a 128
Decodificador 1 128 columnas
A6
Celda de memoria
Entrada de direcciones en
A5
Decodificador 1 128
A4
regiones
A3
A2 128
regiones
A1
A0
Selecciona 1 a 128
128 columnas
regiones
Figura 10: Disposición de celdas de la RAM dinámica 16k x 1.

108
Estructura y Operación de la RAM Dinámica
La arquitectura interna de una RAM dinámica puede visualizarse como una matriz
formada por celdas capaces de almacenar un bit, tal como se ilustra en l figura 18. En
este caso, existen 16,384 celdas colocadas en una matriz de 128 x 128. Cada celda
ocupa una posición única , renglón y columna, dentro de la matriz. Se necesitan catorce
14
entradas para direcciones a fin de seleccionar una de las celdas (2 = 16,384), los bits
A0 hasta A6 selecciona el renglón, mientras que los bits A7 hasta A13 selecciona la
columna. Cada dirección de catorce bits selecciona una celda única ya sea para
escritura o lectura. La estructura de la figura 10 corresponde a un CI DRAM de 16 k x 1.
En la actualidad se encuentran disponibles en el mercado CI DRAM con capacidades

de 1024K x 1 (1M x 1) y 256k x 4. Las DRAM con palabras de cuatro bits tienen una
disposición similar a la de la figura 18, salvo que cada posición dentro de la matriz
contiene cuatro celdas y cada dirección selecciona un grupo de cuatro celdas para la
operación de lectura o escritura.
Refresco del Contenido de la DRAM
Las celdas de la DRAM tienen que refrescarse de manera periódica (por lo general,
cada 2 ms) o de lo contrario pierden el dato que almacenan. Tal como ya se mencionó
en el estudio de la celda DRAM de la figura 10, la celda se refresca cada vez que se
realiza en ellas una operación de lectura. Parecería entonces que para una DRAM de
16K x 1 es necesario llevar a cabo las operaciones de lectura con una rapidez de una
cada 122 ns (2ms/16,384 = 122ns). Esto es demasiada rapidez para las DRAM
disponibles hoy en el mercado y si aún existiesen DRAM suficientemente rápidas, es
poco probable que durante la operación normal se leyeran todas las celdas. Es por esta
razón que los fabricantes diseñan sus microcircuitos DRAM de forma que:
Cada vez que se lleve a cabo una operación de lectura en una celda, se regeneren
todas las celdas que se encuentren en el mismo renglón.
Esto disminuye en gran medida el número de operaciones de lectura que deben

efectuarse para regenerar toda la memoria, es así como solo es necesario leer 128 filas
o renglones una vez cada 2 ms. Aún, así, es poco probable leer 128 filas o renglones
durante la operación normal de la memoria, por consiguiente la operación de refresco
tiene que efectuarse por algún otro medio.
Muchos fabricantes de CI de memoria dinámica han desarrollado CI especiales para el

manejo de la operación de refresco así como el multiplexado necesario para los
sistemas de DRAM. Estos CI se conocen como controladores de RAM dinámica.

109
CONVERSOR ANALOGICO DIGITAL
Los Sistemas Digitales pueden manejar cualquier tipo de información digital, no

siendo importante su origen, que puede ser de un texto, de una imagen, de sonido o de
señales de control, que son detectados por un sensor, convirtiendo una variable
analógica del mundo real en una señal eléctrica analógica y esta mediante un
conversor análogo digital es convertida en una señal digital.
Un conversor ó convertidor Analógico Digital recibe un voltaje analógico en su entrada

analógica y después de cierto tiempo produce una salida digital que representa al valor
del voltaje analógico de entrada.
Internamente el ADC realiza varios ciclos de aproximación de tal manera que el igualar
o llegar a un valor muy próximo a la entrada analógica el proceso se detiene y la salida
digital se convalida; este proceso se repite continuamente, dependiendo del tiempo de
respuesta, puede repetirse alrededor de 1 segundo.
Los convertidores Analógico Digital pueden ser de tres tipos:
ADC de Rampa Digital

ADC de aproximaciones sucesivas
ADC paralelo.
ADC DE RAMPA DIGITAL
El convertidor Analógico Digital de rampa digital tiene un contador que empieza a

contar desde 0 en forma ascendente; las salidas del contador son las salidas digitales
del ADC, y también ingresan a un DAC, para obtener un voltaje analógico que se
comparará con el voltaje analógico de la entrada, cuando estos dos valores son muy
cercanos concluye la conversión y el estado del contador es el valor digital que
corresponde al valor analógico de la entrada.
En este tipo de convertidor, cuando la entrada analógica es superada ligeramente por

el voltaje proporcionado por el DAC, concluye la conversión.

110
DIAGRAMA DE LA ESTRUCTURA DE UN ADC DE RAMPA DIGITAL
Como se observa en el diagrama el comparador compara el voltaje analógico de

entrada VA con el voltaje VAX de la salida del DAC, si VA es mayor la salida del
comparador es nivel alto y continua la conversión, debiéndose incrementar en una
unidad el contador, y el proceso continua hasta que VAX sea mayor que VA y entonces la
salida del comparador cambia a nivel bajo y concluye la conversión, el FDC o señal fin
de conversión esta en nivel bajo.
.
Después de un tiempo corto, se realiza un nuevo proceso de conversión que se inicia
con la llegada de un pulso de inicio, el cual pone el contador en 0 y mientras este
presente el pulso de inicio no pasan los pulsos de reloj para su conteo, cuando el pulso
de inicio desaparece se inicia el conteo en el contador hasta que la salida VAX del DAC
supere ligeramente a la entrada analógica VA , terminando la conversión, el tiempo de
conversión tc es variable, depende del voltaje de entrada, a mayor voltaje mayor tiempo
de conversión, por que tiene que contar hasta que VAX supere ligeramente a VA .
El ADC de rampa digital da un valor digital generalmente superior al voltaje analógico

de la entrada y el tiempo de conversión es variable: no es el mismo para todas las
conversiones.

111
DIAGRAMA DE LA ESTRUCTURA DE UN ADC

DE APROXIMACIONES SUCESIVAS
La unidad de control pone a 0 el registro, con ello la salida V AX del DAC también es 0 y el
comparador tiene salida de nivel alto, consideremos para analizar el proceso de
conversión del ADC, que en la entrada analógica se tiene un voltaje de 10.4 voltios, se
inicia la primera aproximación con el bit mas significativo MSB, pasando de 0 a 1 y el
DAC entregará en su salida ana lógica el voltaje VAX = 8 voltios, la salida del comparador
será nivel alto, esto le indica a la unidad de control que la aproximación es correcta y
confirma que el MSB o salida 0 del registro es 1.
Luego continua con el bit C, pasando de 0 a 1,y V AX = 12 voltios, la salida del

comparador será nivel bajo porque 10,4 voltios de la entrada analógica es menor que
12 voltios de la entrada inversora del comparador, la salida nivel bajo del comparador le
indicará a la unidad de control que esta aproximación no es correcta y debe volver el bit
C a 0, confirmando luego que el bit C del registro es 0.
Para el bit B se realiza los mismos pasos que en los anteriores, cuando B pasa a 1,
V AX = 10 voltios y el comparador mantiene salida alta, la aproximación es correcta y se
confirma que el bit B del registro es 1.

112
La última aproximación es el bit A, que es el LSB, pasa a 1 y la salida V AX = 11 voltios,

el comparador pasa a nivel bajo y la aproximación no es correcta y debe volver el bit A
a 0, luego se confirma que el bit A del registro es 0, concluyendo la conversión.
El voltaje de entrada analógico es 10.4 voltios y la salida digital es 1010, equivalente a

10 voltios en decimal.
En el diagrama de tiempo se observa que los cambios en las salidas digitales hasta
completar la conversión, luego de un tiempo se inicia un nuevo proceso de
conversión.
DIAGRAMA DE TIEMPO DEL PROCESO DE CONVERSIÓN

DEL ADC DE APROXIMACIONES SUCESIVAS
El ADC de aproximaciones sucesivas da un valor digital ligeramente inferior al voltaje

analógico de la entrada y el tiempo de conversión es constante o fijo para todas las
conversiones.

113
ADC PARALELO
El ADC paralelo esta compuesto por comparadores y un codificador de prioridad, y las

salidas del codificador de prioridad son las salidas digitales del ADC. En el diagrama se
muestra un ADC paralelo de 3 bits
DIAGRAMA DE LA ESTRUCTURA DE UN ADC PARALELO DE 3 BITS

114
De a cuerdo al número de bits, el codificador tendrá una cantidad de estados y por lo

tanto una determinada cantidad de entradas, una por cada estado, excepto para el
estado 0, así para 3 bits el número de estados es 8 y debe tener 7 entradas de 11 a
17, para 4 bits 15 entradas, para 8 bits 255 entradas.
El circuito ADC paralelo tiene un comparador por cada entrada del codificador de
prioridad, a fin de comparar la entrada analógica con un voltaje de referencia para cada
entrada del codificador y así en algún comparador el voltaje analógico de la entrada
será menor que la referencia y la salida del comparador sera nivel bajo y esta entrada
se codificará, obteniéndose el valor digital de la entrada analógica.
En la tabla siguiente se muestra las salidas de los comparadores y el valor digital del
ADC paralelo para todos los voltajes que ingresan al ADC.
TABLA DE SALIDA DE COMPARADORES y DEL CODIFICADOR
VA C1 C2 C3 C4 C5 C6 C7 C B A
0 - 1V 1 1 1 1 1 1 1 0 0 0
0 - 2V 0 1 1 1 1 1 1 0 0 1
2 - 3V 0 0 1 1 1 1 1 0 1 0
3 - 4V 0 0 0 1 1 1 1 0 1 1
4 - 5V 0 0 0 0 1 1 1 1 0 0
5 - 6V 0 0 0 0 0 1 1 1 0 1
6 - 7V 0 0 0 0 0 0 1 1 1 0
>7V 0 0 0 0 0 0 0 1 1 1
El ADC paralelo es veloz, realiza la conversión en un solo ciclo de reloj y pero requiere
tantos comparadores como número máximo tiene la cantidad de bits del ADC.
FORMULAS PARA CONVERSIÓN
Las formulas de conversión en los convertidores Analógico Digital, tiene que

contemplar el tipo de conversión el circuito y el tiempo que demora la conversión
además del nivel voltaje de la salida respecto a la entrada.
CONVERTIDOR DE RAMPA DIGITAL
En el convertidor ADC de rampa digital el tiempo de conversión depende del nivel de

voltaje de la entrada analógico, si el nivel es cercano a 0, el tiempo es menor y cuanto
más cerca esta del voltaje a escala completa, dura mas tiempo la conversión. El tiempo
de conversión no es uniforme.
En este tipo de convertidor el nivel de salida digital es un equivalente ligeramente mayor

que la entrada analógica.

115
CONVERTIDOR DE APROXIMACIÓN SUCESIVA
En el convertidor ADC de aproximación sucesiva el tiempo de conversión es el mismo

para cualquier voltaje, no depende del nivel de voltaje de la entrada analógico, El
tiempo de conversión es uniforme para todos los voltajes de entrada.
En este tipo de convertidor el nivel de salida digital es un equivalente ligeramente

menor que la entrada analógica.
CONVERTIDOR PARALELO
En el convertidor ADC paralelo el tiempo de conversión es el mínimo e igual para todos

los voltajes, no depende del nivel de voltaje de la entrada analógico, El tiempo de
conversión es uniforme para todos los voltajes de entrada. .
En este tipo de convertidor el nivel de salida digital es un equivalente ligeramente

mayor que la entrada analógica.
El tiempo de conversión es el tiempo que dura desde que recibe el componente el pulso
de inicio hasta la activación de la salida FDC o fin de conversión.
VOLTIMETRO DIGITAL
Un voltímetro digital (DVM) detecta en su entrada un voltaje analógico ysu valor lo

convierte en un valor digital en su representación en código BCD, el cual se decodifica
y se visualiza en algún tipo de lectura. En la figura se muestra un circuito DVM de tres
dígitos que usa un ADC de rampa digital (se muestra dentro de las líneas punteadas).
Tres contadores BCD en cascada proporcionan las entradas a un convertidor de

BCD a analógico de tres dígitos que tiene un tamaño del escalón de 10 mV y una salida
a plena escala de 9.99 Vol.
Cada etapa de contador BCD también excita un registro de cuatro bits que
alimenta un decodificador-excitador y un visualizador. Los contenidos de los
contadorés BCD se transfieren a los registros al final del ciclo de conversión. de modo
que los visualizadores no muestran los contadores restableciéndose y comando. sino
solo el conteo final que representa el voltaje desconocido.
Siempre y cuando VAX< VA. la salida COMP permanece en ALTO Y los pulsos de
reloj pasan por la compuerta AND hacia el contador. A medida que éste se incrementa,
la señal VAX aumenta 10 mV por escalón hasta que excede VA (véase la figura ). En ese
punto COMP pasa a BAJO para deshabilitar la compuerta, AND y detiene el contador,
por lo tanto termina la conversión. La TPN de COMP también dispara el MV
monoestable 1 (MV1) para producir un pulso de 1 de :s en Q1 .

116
La TTP de Q1 transfiere las salidas de las etapas de contadores BCD a sus respectivos
registros para su almacenamiento y visualización. La TPN de Q1 dispara un segundo
MV monoestable, MV2. para producir un pulso que restablece todos los contadores a 0.
Lo anterior regresa VAX a 0 y COMP retorna a ALTO. Permitiendo pulsos hacia el
contador para que se inicie un nuevo ciclo de con\versión.
Así, este DVM realiza una conversión tras otra. Por supuesto los registros de
almacenamiento evitarán que los visualizadores muestren el proceso de conversión.
Decodificador / Decodificador / Decodificador /

exitador exitador exitador
y visualizador y visualizador y visualizador
Registro Registro Registro

de 4 bits de 4 bits de 4 bits
Reloj

F.S. = 9.99v
$VAX
- COMP
Entrada Analógica " + "
VAT VT = 0.1 mV
Q1 Q1
Q1 Q1

117
Las lecturas de los visualizadores sólo cambiarán si VA varía de manera que se

transfieren contenidos distintos de los contadores a los registros al final del ciclo de
conversión.
Un ejemplo numérico ayudará a ilustrasr la operación de este circuito. Suponga que VA

es 6.372 V. Para que la salida COMP cambie a BAJO . VA debe exceder 6.3721 V.
Debido a que la salida de DAC se incrementa en 10 mV/ escalón. se requiere
6.3721V / 10nV = 637.21 " 638 escalones

.
Así. los contadores numerarán hasta 638 lo cual se tranferirá a los registros y se
visualizará. Se puede usar un LED pequeño para visualizar un punto decimal modo que
el operador observa 638 v.
VA
VAX
COMP
FIN DE
CONVERSIÓN
TIEMPO
CONTEO FINAL
TRNASFERIDO
AL REGISTRO
Q1
RESTABLECER CONTADOR
PARA INICIAR UNA
NUEVA CONVERSIÓN
Q2

118
ESQUEMAS DE CIRCUITOS DE CONVERTIDOR ANALÓGICO-DIGITAL.
DIAGRAMA DE UN SISTEMA DE ADQUISICIÓN DE DATOS POR COMPUTADOR

VA
$
INICIO $
ADC
DE RAMPA RELOJ
MICROCOMPUTADORA DIGITAL DE 8 BITS
BC
DIGITAL
DIAGRAMA DE LA FORMA DE ONDA DE LA ADQUISICiÓN DE DATOS
VA A
B
C
VAX
INICIO
FDC
T0 T1 T2 T3
LA COMPUTADORA CARGA DATOS EN LA MEMORIA

119
En los diagramas anteriores se presento un sistema de adquisición de datos por

computadora utilizando un ADC de Rampa Digital de 8 bits, y su correspondiente
formas de onda que muestran como la computadora inicia cada nuevo ciclo de
conversión y luego carga los datos digitales en la memoria al termino de la conversión.
DIAGRAMA DE LA DIGITALIZACIÓN DE UNA SEÑAL ANALÓGICA
SEÑAL DE
C ENTRADA LÓGICA
D
B E
F
A
G
H
VOLTAJE
I
J
TIEMPO
RECONSTRUCCIÓN DE LA SEÑAL ORIGINAL A PARTIR DE DATOS DIGITALES
C
D
B E
F
A
G
H
VOLTAJE
I
J
TIEMPO

120
ELECTRONICA DIGITAL II
En la sección HIC-12, se trato el tema del teorema del muestreo, que nos indicaba , que
si una señal se muestreaba dentro de un tiempo determinado, se consigue capturar
toda la información que nos permitirá reconstruir la señal original a partir de los datos
digitalizados..
En los diagramas anteriores se presento: el gráfico referente al muestreo de una señal

analógica y su correspondiente digitalización; y en el otro gráfico se muestra la
reconstrucción de la señal original a partir de los datos obtenidos en la digitalización y
que generalmente han sido transmitido desde otro lugar.
RECOMENDACIONES SOBRE RANGOS DE APLICACIÓN
DE CONVERTIDORES DE ANALÓGICOS DIGIT ALES.
Los convertidores analógicos digitales convertirán un voltaje analógico que recibe en

su entrada analógica en un valor digital, equivalente al valor analógico de su entrada, y
para ello utilizará una cantidad determinada de bits que le permitirán presentar el valor
digital en Sinario directo o en código BCD.
Los ADC en binario directo, trabajan con factor de proporcionalidad pequeños, de K = 1

voltio, K = 0.5 voltios, K = 0.2 voltios, K = 0.1 voltios, de manera que el multiplicando por
el equivalente del numero máximo, se obtiene el valor a escala completa, (FS). El rango
de variación será de 00 voltios hasta la escala completa.
Los ADC en códigoBCD, tiene rangos mayores por el hecho de tener mas bits, y
generalmente utilizan dos o tres dígitos decimales y por lo tanto llegan 99 ó 999, y se
utilizan factores de proporcionalidad para convertir en centésimas o milésimas.
Los ADC en codigo BCO se utiliza generalmente para mediciones en las que requiere
una visualización decimal, como son los voltímetros digitales.
Los ADC binarios son generalmente para ser procesador por los sistemas digitales de
control o para la adquisición de datos por microcomputadora, como se mostró en un
tema anterior.
RECOMENDACIONES PARA PROTEGER EL MEDIO AMBIENTE
El medio ambiente esta formado por todo lo que nos rodea y se debe evitar contaminar,
para ello se debe reducir los materiales y elementos contaminantes, tratando de ser
cada vez mas eficientes en el uso de reactivos.
Se debe mantener limpio el taller, depositando los desperdicios en los contenedores

habilitados para estos fines, clasificando los desperdicios y propiciando el uso
adecuado de los materiales reutilizables para evitar gastos y el uso de recursos que
pueden ser útiles a otros talleres.
Se debe hacer un uso racional del agua y la electricidad, para evitar gastos
innecesarios y evitar el agotamiento de estos recursos naturales.

121
TAREA 8
MONTAR VARIOADOR DE
VELOCIDAD DE MOTOR DE C. C.

122
VCC
DIP
SWICHT
Vcc Vcc
R1 R2
12 14 15 R3
11
10
9
IC1 2 - Q1 Q2 Q3
8 IC2
7 4 +
6
5
3 16 13 1
Vss
RX
C1
C3
M
C2
Vss Vcc

01 Reconocer Circuito Conversor D / A 01 Fuente de alimentacion
01 DAC 0806
02 Conectar y comprobar Circuito Conversor 01 DAC 0800
D/A 01 Protoboard
Armar y probar circuito amplificador de 01 Multimetro
03 corriente
04 Armar y probar el Variador de Velocidad de

Motor de C.C
01 01
MONTAR VARIADOR DE VELOCIDAD DE MOTOR DE C.C HT 08 REF.
TIEMPO: HOJA: 1/1
ESCALA: 2005
123 123
OPERACIÓN
RECONOCER CIRCUITO CONVERSOR DIGITAL ANALOGICO - D/A.
DESCRIPCIÓN
Identificar los terminales o pines del C.I. del conversor Digital Analógico,
ubicando el código del circuito integrado y buscando en el manual de
semiconductores ECG por el tipo de C.I o reemplazo ECG correspondiente.
Cada fabricante de C.I. asignan un código a sus integrados, los cuales tienen
su reemplazo en el manual ECG, en la sección referencia cruzada.

(Referencia cruzada), el componente ECG de reemplazo del DAC
0801 o del DAC a utilizar.

correspondiente al DAC a utilizar.
3º PASO: Copie en una hoja el diagrama del DAC-0801 o equivalente al ECG

2056. o el del DAC a utilizar.

VLC 1 16 Comp
IOUT 2 15 VREF(-)
D A C 0801
-VCC 3 14 VREF(+)
IOUT 4 13 +VCC
A7 5 12 A0
A6 6 11 A1
A5 7 10 A2
A4 8 9 A3

.
124
OPERACIÓN
CONECTAR Y COMPROBAR CIRCUITO CONVERSOR D/A.
DESCRIPCIÓN
Identificar los terminales o pines del C.I. del convertidor Digital Analógico,
ubicando el código del circuito integrado y buscando en el manual de
semiconductores ECG por el tipo de C.I o reemplazo ECG correspondiente.
Se armará un circuito que ingrese una secuencia de valores digitales a un

Convertidor Digital Analógico; los cuatro bits menos significativos mediante un
contador y los cuatro más significativos mediante conmutadores que ponen nivel
lógico a 1 o 0.
En la salida se conectara un Multímetro analógico que permita visualizar el

voltaje de salida del DAC, ante los valores digitales de la entrada, que se
observaran en leds.

(Referencia cruzada), el componente ECG de reemplazo del DAC
0801 o del DAC a utilizar.

correspondiente al DAC a utilizar.
3º PASO: Copie en una hoja el diagrama del DAC-0806 o equivalente al ECG

2056. ó el del DAC a utilizar.

5º PASO: Identificar terminales de C.I DAC 0806 o ECG 2056.

.
125
6º PASO: Arme el circuito mostrado, en PROTOBOARD.
7º PASO: Conecte a la entrada CK del contador el astable de periodo 5s.

contador, y los conmutadores de los bits mas significativos en
0000.
9º PASO: Conecte entre la salida Vsal del DAC y tierra un Multímetro

analógico y observe la variación del voltaje que se presenta en la
salida, cuando varía el valor binario de la entrada, que se muestra
por los leds.
contador, y el conmutador del Bit A4 en nivel 1 o Vcc y los demás
los bits más significativos en 0000.

.
126
11º PASO: Observe la variación del voltaje que se presenta en la salida y note
la diferencia de rango con respecto a la prueba anterior.
12º PASO: Repita el paso 6 y 7 para varios valores de los bits mas
significativos.
SELECCIONADO POR SWITCH CONTADOR SALIDA

PRUEBA A7 A6 A5 A4 A3 A2 A1 A0 VSAL
0 0 0 0 0 0 0 0 0
1 0 0 0 0 0 0 0 1
2 0 0 0 0 0 0 1 0
3 0 0 0 0 0 0 1 1
4 0 0 0 0 0 1 0 0
5 0 0 0 0 0 1 0 1
6 0 0 0 0 0 1 1 0
7 0 0 0 0 0 1 1 1
8 0 0 0 0 1 0 0 0
9 0 0 0 0 1 0 0 1
10 0 0 0 0 1 0 1 0
11 0 0 0 0 1 0 1 1
12 0 0 0 0 1 1 0 0
13 0 0 0 0 1 1 0 1
14 0 0 0 0 1 1 1 0
15 0 0 0 0 1 1 1 1
16 0 0 0 1 0 0 0 0
17 0 0 1 1 0 0 0 1
18 0 1 1 1 0 0 1 0
19 1 1 1 1 0 0 1 1
20 1 1 1 1 0 1 0 0
. 1 1 0 1 0 1 0 1
. 1 0 0 1 0 1 1 0
Para cada entrada digital se debe leer el valor Vsal analógico de salida del DAC y
registrar en el cuadro.

.
127
OPERACIÓN
CONECTAR Y COMPROBAR CIRCUITO AMPLIFICADOR DE CORRIENTE
DESCRIPCIÓN
La tensión que entrega el DAC es del orden de los voltios, pero la capacidad de
corriente que puede entregar es del orden de los miliamperios, por ello se debe
utilizar un amplificador de corriente, para poder alimentar adecuadamente al
motor de corriente continua, en el cual la velocidad depende de la tensión con la
que se le alimenta al motor.
Cuando la tensión es mayor, es mayor la velocidad, en el circuito la tensión se
varía con el potenciómetro y el amplificador proporciona la corriente para el
funcionamiento del motor.
1º PASO: Busque en el manual ECG, los terminales de los componentes a

utilizar.
2º PASO: Arme en el Protoboard el circuito mostrado.
Vcc
+ 5V
1K 12K
0.1K
10K - Q1 Q2 Q3
IC2
+
1K
Vss
- 5V
3º PASO: Varíe el potenciómetro y compruebe que varía la velocidad.

.
128
OPERACIÓN
CONECTAR Y COMPROBAR EL VARIADOR DE VELOCIDAD DE MOTOR CC
DESCRIPCIÓN
El circuito variador de velocidad de motor corriente continua –cc, es un circuito

que permite variar la velocidad de un motor de cc, mediante la variación de la
tensión o voltaje de alimentación del motor, el circuito o fuente que alimenta con
tensión variable al motor debe estar en condiciones de suministrar la corriente
que el motor requiere, de lo contrario el circuito o fuente disminuirá
sustancialmente la tensión cuando el motor empieza a funcionar y consuma
corriente, y a esa nueva tensión el motor no podrá funcionar.
Se tiene un control digital, que puede recibir bits, que representan un valor de
tensión digital y mediante un conversor digital análogo, se obtiene una tensión
continua que sirve para excitar al circuito que alimenta de tensión al motor,
cuando el valor digital aumenta se aumenta la tensión que alimenta al motor, y
por lo tanto aumenta la velocidad del motor.
Al disminuir el valor digital de la entrada, igualmente disminuye la tensión que

entrega el conversor digital análogo, y la etapa de potencia también disminuye la
tensión de alimentación del motor y con ello la velocidad del motor.
1º PASO: Busque en el manual ECG, los terminales de los IC y otros

componentes electrónicos que se utilicen.
2º PASO: Verifique el estado de los componentes.
3º PASO: Verifique los datos del motor de corriente continua, principalmente

la tensión de nominal y verifique el funcionamiento del motor.
4º PASO: Arme el circuito mostrado, en el protoboard.

.
129
VCC
DIP
SWICHT
Vcc Vcc
R1 R2
12 14 15 R3
11
10
9
IC1 2 - Q1 Q2 Q3
8 IC2
7 4 +
6
5
3 16 13 1
Vss
RX
C1
C3
M
C2
Vss Vcc
5º PASO: Seleccione un valor digital bajo, tal como 0010 y verifique si el

motor funciona.
6º PASO: Seleccione un nuevo valor digital en los DIP switch y verifique si el

motor ha aumentado su velocidad.
7º PASO: Repita el paso anterior para un valor cada vez mayor y verifique si
la velocidad aumenta.
8º PASO: Registre el valor al que se inicia a giro del motor y el valor al que
alcanza la máxima velocidad, después de la cual no hay un cambio
notorio en la velocidad.

.
130
CONVERSOR DIGITAL ANALÓGICO
El mundo real en que vivimos, tiene muchos factores que se deben controlar para el
funcionamiento optimo de los equipos y maquinarias, tanto en el hogar, la oficina como en la
industria, y estos factores tienen variables que son analógicos y los sistemas de control mas
difundidos y de usos generales son sistemas digitales, por ello se tiene una interfase entre el
mundo analógico y el mundo digital.
En el diagrama siguiente se presenta los componentes y las señales de la interconexión del

mundo analógico al sistema digital para la supervisión y control de una variable física
analógica.
DIAGRAMA DE INTERCONEXIÓN DE UNA VARIABLE FÍSICA ANALÓGICA

AL SISTEMA DIGITAL PARA SU SUPERVISIÓN Y CONTROL
Entrada
analógica
(eléctrica)
2 3 4 Salidas analógica
Control
5 de una
1 Sistema digital variable Física
Transductor ADC ( micro DAC
computadora)
Variable
Física
Salidas
Entrada digitales
digitales
Un sistema de control analógico o análogo es difícil de diseñar y solo sirve para el caso
especifico para el que se diseño, un sistema de control digital es mas sencillo de
diseñar y se utilizan elementos de circuitos de múltiples propósitos, esto significa
elementos de usos generales y el sistema de control diseñado para una determinada
aplicación es fácilmente adaptable para el sistema de control de maquina o de
procesos similares.
En el mundo real la gran mayoría de las variables físicos que intervienen en un sistema
de control son analógicos y por lo tanto se debe convertir la señal analógica en una
señal digital para poder ser procesada por un sistema digital utilizando un convertidor
analógico digital; y luego la señal digital que sale del sistema de control debe ser
convertida en señal analógica mediante un convertidor digital analógico cuya salida
efectuara acciones de modificación por medio del actuador.
Un convertidor Analógico Digital utiliza como parte de sus circuito un circuito

convertidor digital analógico, por ello primero se estudia los convertidores digital
analógico o DAC.

131
CONVERTIDOR DIGITAL ANALÓGICO
SÍMBOLO DE UN DAC
MSB
D
C CONVERTIDOR Vsal
ENTRADAS D/A SALIDA
DIGITALES ANALOGICA
B ( DAC )
LSB
A
La conversión digital analógica consiste en obtener un voltaje o una corriente en la

salida que sea proporcional el valor digital de la entrada, valor digital representado en
un codigo digital que puede ser binario directo o BCD.
SALIDA ANALÓGICA = K ( ENTRADA DIGITAL)
K = Factor de proporcionalidad
FACTOR DE PROPORCIONALIDAD
El factor de proporcionalidad es un valor constante para cada DAC, y es el valor por el

se debe multiplicar el valor digital de la entrada para obtener el valor analógico de la
salida, las unidades de K será voltios si se trata de salida de tensión y será amperios si
se trata de salida de corriente.
La tabla de valores muestra las salidas de un DAC común de 4 bits y K = 1 v.
TABLA DE VALORES DE SALIDA DEL DAC DE 4 BITS
D C B A Avsal
Voltios
0 0 0 0 0
0 0 0 1 1
0 0 1 0 2
0 0 1 1 3
0 1 0 0 4
0 1 0 1 5
0 1 1 0 6
0 1 1 1 7
1 0 0 0 8
1 0 0 1 9
1 0 1 0 10
1 0 1 1 11
1 1 0 0 12
1 1 0 1 13
1 1 1 0 14
1 1 1 1 15 Voltios

132
TIPOS DE DAC
Los DAC pueden ser básicamente de dos tipos:
DAC BINARIO .-
Convertidor digital analógico con entrada digital en código binario directo y cuyo valor
es el mismo que el sistema de numeración binario.
DAC BCD .-
Convertidor digital analógico con entrada digital en código BCD o Decimal Codificado
en Binario, en el cual el valor decimal es representado por cada uno de sus dígitos
expresados en binario en 4 bits, utilizando solo los valores de 0000 a 1001 que equivale
al 9, siendo no correcto el uso de las combinaciones o estados del 1 0 1 0 al 1111.
SALIDA ANALOGICA
En sentido estricto desde el punto de vista técnico, la salida de un DAC no es analógico,

ya que tomará valores específicos y no todos los valores continuos, en el caso de un
DAC de 4bits de entrada y factor de proporcionalidad K = 1 v., se podrá obtener 16
posibles valores entre el valor mínimo 0 v y el valor máximo 15 v, teniendo las salidas
valores específicos solo cada 1 voltio, los valores intermedios nunca tomara la salida
del DAC. Tal como se observa en la tabla de valores de las salidas como en el diagrama
de la señal de salida del DAC, que se presenta a continuación.
DIAGRAMA DE LA SEÑAL DE SALIDA DE UN DAC CON CONTADOR
Escala completa 15V

(entrada = 1111)
10V
CONTADOR
DE 4 BITS
D 5V
4V
C La entrada
Vsal 3V vuelve al
CONERTIDOR
B D/A 2V estado 0
RESOLUCION = 1
A 1V
0V
Reloj Resolución = tamaño de paso = 1V

133
RESOLUCiÓN O TAMAÑO DE PASO
La resolución o tamaño de paso es la menor variación que puede ocurrir en la salida

analógica producida por un cambio de la entrada digital, es igual al factor de
ponderación del LSS, la resolución también es llamado tamaño de paso porque es el
valor analógico o paso que existe entre 2 secuencias consecutivas de la entrada digital.
Como el DAC no puede producir un rango continuo de valores, si no un numero finito de

valores en su salida, para definir que DAC utilizar se debe tener en cuenta la resolución
del DAC para la aplicación en la que se utilizará, teniendo en cuenta que su costo
aumenta con el número de bits y a mayor resolución mayor numero de bits.
SALIDA A ESCALA COMPLETA
Cuando la entrada digital alcanza su máximo valor, en la salida del DAC se obtiene el
máximo valor de salida, a este valor se le conoce como salida a escala completa o F.S.
de ingles Full Scala.
PORCENTAJE DE RESOLUCION
A veces es conveniente indicar la resolución como un porcentaje en lugar de un valor

absoluto, el porcentaje de resolución de un DAC, se obtiene dividiendo el tamaño de
paso entre la salida a escala complete y se multiplica por 100.
Tamaño de Paso
Tamaño de Paso %R= x 100
Escala Completa
% R = PORCENTAJE DE RESOLUCiÓN
CONVERTIDOR CON ENTRADA BCD
El convertidor DAC con entrada BCD recibe por su entrada digital valores expresados
en código BCD y al igual que el DAC binario presenta una salida proporcional al valor
digital de la entrada.
DIAGRAMA DE UN DAC CON ENTRADA SCD
D MSB 80
BCD DEL
DIGITO MAS C 40
SIGNIFICATIVO
( LSD ) B 20
LSB 100 valores
A 10
MSB posible ya que la
D 8 Vsal entrada varia de 00 a 99
BCD DEL
DIGITO MENOS C
SIGNIFICATIVO
4
( MSD ) B 2
LSB
A 1

134
El DAC BCD mostrado acepta una entrada de 2 dígitos decimales enBCD y tiene una
salida con 100 posibles valores, y tiene un factor de proporcionalidad o tamaño de
paso = 1 v. Para obtener el valor de la salida se puede hallar el valor decimal de la
entrada digital y multiplicar por el factor de proporcionalidad o utilizar el método de los
pesos para cada entrada, como se muestra en el cuadro siguiente.
TABLA DE LOS PESOS DE LAS ENTRADAS EN UN DAC BCD
MSD LSD .DECIMAL
D1 C1 B1 A1 D0 C0 B0 A0 BCD BINARIO
80 40 20 10 8 4 2 1 Pesos
TAMAÑO DE PASO = 1 v.
Las entradas que tiene un valor 1, al multiplicarse por el peso dan el mismo valor y las
entradas que tiene un valor O al multiplicarse dan O, luego se suma y se obtiene el valor
de la salida analógica.
CIRCUITO BASICO DE UN DAC
Un Convertidor DAC tiene un circuito complejo, pero podemos tener una idea del
funcionamiento interno del DAC con el circuito básico en base a un circuito sumador
con un amplificador operacional, como el que se presenta.
DIAGRAMA DEL CIRCUITO BASICO DE UN DAC
1 kS
Rf = 1KS
D
MSB
2 kS
C +Vs
Vsal
4 kS
B
-Vs
8 kS
A
LSB
Entradas Digitales :
0V o 5V

135
El circuito sumador es inversor, por lo tanto el valor de salida será negativo, si se quiere
tener valores positivos de salida deberá poner en seguida un amplificador inversor
unitario.
Las resistencias del circuito están calculadas para que la entrada D sea la mas
significativa y tenga peso 1, la entrada C sea la segunda mas significativa y su peso sea
%, la entrada S sea la tercera y su peso sea 1/4 y finalmente la entrada A sea la menos
significativa o LSB y su peso sea 1/8.
Los valores de las entradas serán:0 voltios cuando la entrada digital debe ser 0 lógico y
5 voltios cuando la entrada digital debe ser 1 lógico, el valor digital se multiplica por el
peso y se suman todos los valores resultantes para producir la salida, tal como
ejecutará circuito el sumador inversor.
En la tabla de valores de salida se observa todos los valores que se obtendrá en la

salida del DAC básico, para todas las combinaciones de las entradas.
TABLA DE VALORES DE SALIDA DEL DAC DE 4 BITS
D C B A Vsal en Voltios
0 0 0 0 0
0 0 0 1 -0.625 ! LSB
0 0 1 0 -1.250
0 0 1 1 -1.875
0 1 0 0 -2.500
0 1 0 1 -3.125
0 1 1 0 -3.750
0 1 1 1 -4.375
1 0 0 0 -5.000
1 0 0 1 -5.625
1 0 1 0 -6.250
1 0 1 1 -6.875
1 1 0 0 -7.500
1 1 0 1 -8.125
1 1 1 0 -8.750
1 1 1 1 -9.375! Escala Completa

136
ESPECIFICACIONES DE UN DAC
Se dispone de una amplia variedad de DAC así como Cis o bin como paquetes
encapsulados autocontenidos. Uno debe estar familiarizado con las especificaciones
mas importantes de los fabricantes a fin de evaluar un DAC para una determinada
aplicación.
Resolución, Como se mencionó antes, la relación porcentual de un DAC depende

únicamente del número de bits. Por esta razón, los fabricantes por lo general
especifican una resolución de DAC como el número de bits. Un DAC de 10 bits tiene
una resolución mas sensible (mayor exactitud) que uno de 8 bits.
Precisión, Los fabricantes e DAC tienen varias maneras de especificar la precisión.

Las dos mas comunes se llaman error de escala completa y error de linealidad, que
normalmente se expresan como un porcentaje de la salida a escala completa del
convertido (%F.S.).
El error a escala completa es la maxima desviación de la salida del DAC de su valor
estimado (ideal), expresado como un porcentaje a escala completa.
CONTROL CON UN DAC
El diagrama muestra un control digital de un motor de corriente continua utilizando un

DAC, los bits de control que salen de una microcomputadora son recibidas por el DAC y
en base a estos datos da en su salida un nivel de voltaje, el cual es amplificado por un
amplificador de corriente con operacional, para alimentar al motor cc, a mayor valor
digital mayor valor de voltaje en la salida y luego mayor velocidad en el motor.
DIAGRAMA DE UN CONTROL DIGITAL DE UN MOTOR CC

137
CONTROL DE VELOCIDAD DE MOTOR DC
Un motor eléctrico tiene como función convertir la energía eléctrica en movimiento o

energía mecánica.
Los Motores eléctricos pueden ser de dos tipos por el tipo de energía eléctrica que
utiliza: motor de corriente continua o DC y motor de corriente alterna o AC.
En general, los circuitos de control de velocidad, también serán de dos tipos, para
motor DC y para motor AC; los métodos de control de la velocidad de motores DC
son simples y menos costosos que los empleados para un motor AC.
CONTROL DE VELOCIDAD POR ARMADURA
Debido a que los motores DC desarrollan altos torques de arranque y su velocidad es

ajustable dentro de amplios limites, estos han predominado sobre los motores de
inducción trifásicos, para usos de impulsión muy exigentes.
Los motores DC, ya sea el de serie o el de excitación independiente, se utilizan

normalmente en propulsores de velocidad variable, aunque, tradicionalmente, los
motores serie se han utilizado para las aplicaciones de tracción.
En un motor, la interacción de dos campos magnéticos da como resultado la

generación de fuerza y la formación del torque; en un motor DC, se tiene un sistema
fijo, usualmente el devanado del campo o excitación en el estator, y un sistema en
movimiento en el devanado de armadura sobre un eje giratorio o rotor.
La armadura o inducido se encuentra alojada en el circuito magnético giratorio por lo

que debe ser alimentada a través de contactos (escobillas) que inciden sobre un
colector de delgas, las escobillas y el colector son una de las partes débiles del
motor, lo que obliga a una atención especial, porque es el origen frecuente de averías,
las escobillas se fabrican de aleaciones de grafito y cobre.
CONTROL DE MOTORES PEQUEÑOS
En motores pequeños, el campo de excitación frecuentemente es provisto por imanes

permanentes, mientras que en motores grandes, se necesita una corriente de
armadura y una corriente de excitación con el fin de crear los dos campos
magnéticos.
El sistema de alimentación de un motor DC puede estar basado en una alimentación

con corriente alterna AC, y mediante un rectificador NO CONTROLADO alimentar con
corriente DC al campo y mediante un rectificador CONTROLADO alimentar con
corriente DC variable a la armadura, y variando la corriente por la armadura se variará
la velocidad del motor.

.
138
La idea central del control de velocidad, control de armadura, requiere la siguiente

configuración.
DIAGRAMA DE CONTROL DE VELOCIDAD DE MOTOR DC
RECTIFICADOR RECTIFICADOR
CONTROLADO NO CONTROLADO
C.a MONOFÁSICO O MONOFÁSICO O
TRIFÁSICO TRIFÁSICO
ARMADURA CAMPO
El circuito equivalente e un motor DC de excitación independiente se muestran a

continuación.
CIRCUITO EQUIVALENTE DE MOTOR DC
Ia If
La Lf
VF
Ra
VA
Rf
+
E
-
W Cl
Cm
Donde:
Va : tensión de armadura (V)
La : Inductancia de armadura (H)
Ra : Resistencia del circuito de armadura(Ω)
E : FCEM (tensión de velocidad (V)
Ia : Corriente de armadura (A)
Lf : Inductancia del campo (H)
Rf : Resistencia del campo (Ω)
Vf : Tensión del campo (V)
If : Corriente del campo (A)

.
139
w : Velocidad del motor (rad/s)

Cm : Par desarrollado por el motor (N-m)
CL : Par motor de la carga (N-m)
FUNCIONAMIENTO
En el instante que aplicamos tensión DC al motor, la fcem es igual a cero, la armadura

esta detenida y su corriente es limitada solamente por la resistencia de su circuito
que generalmente es muy baja. Conforme el motor va incrementando su velocidad,
fcem empieza a aumentar y la corriente a disminuir, debido a que la polaridad de la
fcem es opuesta a la de la fuente de alimentación DC, a la tensión de bornes de la
armadura se le conoce como fcem.
El valor de la tensión que realmente genera la corriente a través del motor es la

tensión diferencial igual a la tensión de la fuente DC – fcem.
Cuando se aplica una carga mecánica al eje del motor, se origina una disminución
proporcional de la velocidad y por lo tanto la fcem disminuye lo que trae como
consecuencia que la tensión diferencial aumente y ello se traduce en un aumento de
la corriente del motor.
Cuando un motor de excitación independiente es excitado mediante una corriente del

campo If y en el circuito de armadura fluye una corriente de armadura Ia, el motor
desarrolla una fcem. (E) y un par motor (Cm) a una velocidad determinada (w) para
equilibrar el par motor de la carga (CL).
La corriente del campo If de un motor de excitación separada es independiente de la

corriente de armadura Ia, por lo que cualquier modificación en la corriente de
armadura no tiene efecto sobre la corriente de campo, la corriente del campo es, por
lo general, mucho menor que la corriente de armadura.
Basado en el circuito equivalente y después de simplificaciones para condiciones de

régimen permanente, para los cálculos de los parámetros del circuito se deben usar
las formulas:
Vf = Rf x If Va = Ra x Ia + E E = Kv x w x If
Va = Ra x Ia + Kv x w x If
Va − Ra.Ia Va − raIa
ω = =
Kv.If Vf
Kv
Rf
Cm = Kt x If x Ia
Y la potencia desarrollada Pd = Cm x w
Podemos afirmar; ahora que la velocidad del motor DC puede variarse mediante

.
140
1.- El control de la tensión de armadura (Va) y se conoce como control por armadura.
2.- El control de la corriente del campo (if) conocido como control por campo.
3.- La demanda del par motor que corresponde a una corriente de armadura Ia, para
una corriente de campo fijo.
La velocidad que corresponde a la tensión especificada de la armadura, a la corriente

especificada del campo y a la corriente especificada de la armadura se conoce como
velocidad base.
Para una velocidad menor que la velocidad base, la corriente de campo se mantiene
constante y a fin de controlar la velocidad del motor, se varía la tensión de armadura.
Para velocidades mayores que la velocidad base, la tensión de armadura se mantiene

constante y, a fin de controlar la velocidad del motor, se varía la corriente del campo
If. sin embargo, la potencia desarrollada por el motor se mantiene constante.
Potencia = Par motor x velocidad
CONTROL DE MOTORES GRANDES
Un motor grande generalmente es alimentado por corriente alterna trifásica y así

consideramos en este manual.
En el gráfico se presenta un circuito para el control de velocidad de un motor DC en

lazo abierto.
CIRCUITO DE CONTROL DE LAZO ABIERTO
L1 L1
L2 L2
L3 L3
CIRCUITO DE
DISPARO
Para potencias menores de 2 Kw, es típico usar rectificadores monofásicos y para

potencias mayores se debe emplear rectificadores trifásicos.

.
141
En el circuito de disparo, mediante una tensión CC a través de un potenciómetro,

ajustamos el ángulo de disparo de los SCR para obtener la velocidad deseada,
disparando los SCR con el ángulo adecuado, el rectificador controlado proporcionara
la tensión promedio necesaria para la armadura.
La tensión para el campo o excitación se obtiene a través de un rectificador no

controlado, pero si se desea el control de la tensión del campo puede usarse un
rectificador controlado.
No siempre los requisitos de accionamiento, como la regulación de la velocidad, puede

ser alcanzado por un sistema en lazo abierto, en ciertos casos debe usarse el sistema
en lazo cerrado.
En El sistema de control de velocidad de lazo cerrado, la velocidad del motor es

detectada por medio de la extracción de una señal DC proporcional a la velocidad,
esta señal proviene de un circuito que detecta la fem de la armadura o es
proporcionada por un dinamo tacométrico.
Con el circuito de la fem de la armadura se logra capacidades de regulación de ± 2%,

y con el dínamo tacométrico, que proporciona una tensión de referencia proporcional
a la velocidad de rotación, se obtiene ± 0,1% de regulación.
Para mejorar esta capacidad de regulación, en la actualidad, se usa técnicas digitales

para sensar la velocidad, y se puede obtener regulaciones de velocidad de ± 0,002%
con el sistema PLL.
En el sistema PLL, la evolución del motor se convierte en un tren de pulsos digitales,

mediante un codificador de velocidad, que se compara con el tren de pulsos de
referencia (o frecuencia) generando una tensión de salida en PWM proporcional a la
diferencia de fases o frecuencias de ambos trenes de pulsos, que irá al convertidor
de potencia, modificando por lo tanto, la velocidad del motor.
APLICACIONES
Artefactos y equipos pequeños que trabajan con motor de corriente continua, con
control de velocidad por SCR, teniendo la velocidad dependiente del nivel de tensión.
Para la propulsión de los materiales en los talleres de laminado, se utilizan los motores
de corriente continua con control de velocidad por SCR.
Los Vehículos que trabajan con electricidad utilizan motores de corriente continua, por
solo disponer de energía DC y por que el control de la velocidad es mas simple en DC,
solo depende de nivel de la tensión.
Los motores DC se utilizan cuando se requiere altos torques de arranque y la

velocidad debe variar dentro de amplios limites, principalmente para usos de impulsión
muy exigentes; y los motores DC en serie, tradicionalmente, se han utilizado para las
aplicaciones de tracción.

.
142
MEDIO AMBIENTE

.
143
El ambiente en que vivimos

Somos parte del medio ambiente y sin él no podemos subsistir, compartimos la biosfera
con las plantas y los animales, en su interesante y complicada variedad.
El medio ambiente nos brinda los recursos naturales , los agotables y los renovables.
Estos recursos son la fuente de los productos que utilizamos para satisfacer nuestras
necesidades básicas.
El suelo, el agua, el aire, la vegetación, y la fauna son recursos renovables, que si los
utilizamos adecuadamente, no se podrán destruir ni agotar.
El clima, expresado en la interacción del aire, de la humedad, de la temperatura y de la
energía solar es uno de los factores más importantes del ambiente.
Interacciones en el ambiente en que vivimos

Todos los seres vivos dependen tanto del ambiente como los unos de los otros.
Cada ser vivo, por más insignificante y minúsculo que sea, es importante dentro del
equilibrio natural.
El hombre no tiene derecho a techar a plantas y animales como a "enemigos", porque la
función que tienen dentro del equilibrio natural es necesaria e imprescindible. Si
algunos le causan daño directa o indirectamente, casi siempre se debe a que él ha
alterado en alguna forma ese equilibrio.
Las plantas y los animales forman comunidades en estrecha interdependencia de
producción y de alimentación.
El Perú tiene zonas muy interesantes donde existen plantas y animales característicos.
Ellas son: el mar, el desierto, el bosque seco del noroeste.
Conservación del ambiente en que vivimos

La conservación es utilizar sin destruir, respetando el equilibrio natural. Es un deber del
Estado y de cada peruano, porque los recursos son patrimonio común.
Conservar el suelo, evitando la erosión, es la base de la producción de alimentos. Sin
suelos fértiles, y con suelos erosionados hay hambre.
La vegetación como los pastos, bosques y malezas se debe manejar en forma
adecuada. Sin la cobertura de las plantas no hay suelos estables y fértiles, no hay
agua suficiente y no hay fauna silvestre.
Los animales silvestres son parte del ambiente y nos brindan productos alimenticios e
industriales. Todos debemos cooperar en evitar su extinción.
La vicuña es la especie más prometedora de los Andes y el futuro de nuestros
campesinos de la puna depende en gran parte de ella.
El hombre, a pesar de ser inteligente, causa enormes daños al medio ambiente,
contaminando las aguas, los suelos y el aire. Si no corrige estos errores, se destruirá a
sí mismo.
Como joven debes esforzarte en comprender la realidad y diversidad ecológica de
tu patria, a fin de contribuir a su desarrollo armonioso, conservando los recursos.

.
144
HOJAS DE TRABAJO

.
145
HOJA DE TRABAJO No. 1
OPERACIÓN:
DISEÑAR Y PROBAR CIRCUITO RELOJ DIGITAL
PLANTEAMIENTO DEL TRABAJO:
Un circuito de reloj digital debe tener un generador de pulsos o reloj, también conocido
como Clock, de una gran estabilidad y una frecuencia adecuada para no generar
retrasos ni adelantos en la hora que presenta y para ello se debe un divisor de
frecuencias que al final debe dar un pulso por segundo.
Si se utiliza la señal alterna de 60Hz, el circuito incluirá un conformador de pulsos y un

divisor de frecuencia entre 60. El circuito utilizará contadores de diferente MOD, de
acuerdo a si corresponde a los segundos, minutos u horas y si es para el primer o
segundo digito.
Los bits de los contadores ingresan a decodificadores excitadores de BCD a 7

segmentos y se conectan a displays que muestran el valor de cada contador, que
estarán organizados para presentar la hora, el minuto y el segundo. Se puede
presentar solo las horas y los minutos y para los segundos se puede utilizar solo un led.
ESQUEMA DEL CIRCUITO
IMPLMENTAR UN RELOJ DIGITAL
60 pps 1pps
60 Hz
FORMADOR CTR
DE PULSOS DIV60
1pps
0-1 0-9 0-5 0-9 0-5 0-9

Decenas Unidades Decenas Unidades Decenas Unidades
Sección de horas Sección de minutos Sección de segundos

.
146
OPERACIÓN:
ARMAR CIRCUITO DE TRANSFERENCIA PARALELA.
Un registro esta formado por flip flops D que almacenan 1 bit cada uno, total 4 bits si el
registro tiene 4 flip flops; la carga de los datos se puede hacer por las entradas D;
seleccionando el valor lógico a ingresar y luego aplicando un pulso de reloj; con cuyo
flanco positivo los valores de las entradas D son transferidos a las salidas Q.
Cuando las salidas de un registro están conectadas a las entradas de otro registro, los
datos de las salidas del primer registro son transferidas a las salidas del segundo
registro al recibir el flanco correspondiente. Generalmente un registro actúa con el
flanco positivo y el otro con el flanco negativo.
ESQUEMA DEL CIRCUITO:

.
147
OPERACIÓN:
ARMAR CIRCUITO DE DESPLAZAMIENTO A LA IZQUIERDA Y DERECHA.
Un registro de desplazamiento a la izquierda esta formado por flip flops tipo D; y las
salidas de los flip flops anteriores están conectados a la entrada de los flip flops
siguientes, de tal manera que con cada flanco los bits se desplacen hacia la izquierda;
cuando el registro tiene 4 bits; después de 4 pulsos los datos se han desplazado
totalmente quedando las salidas con valores cero.
Un registro de desplazamiento a la derecha tiene una disposición diferente pero un

funcionamiento similar; de tal forma que se desplacen los bits a la derecha.
CIRCUITO PARA DESPLAZAMIENTO A LA IZQUIERDA

.
148
OPERACIÓN:
ARMAR CIRCUITO CONTADOR DE ANILLO
Un registro de desplazamiento a la derecha en el que la salida Q del flip flop ubicado en

el lado derecho ó menos significativo; se realimenta a la entrada D del flip flop de la
izquierda o mas significativo se llama contador de anillo.
Un contador de anillo tiene una cantidad de estados igual al numero de flip flops y tiene
un solo bit 1 y los demás bits son 0.
ACCION Q3 Q2 Q1 Q0
CLEAR 0 0 0 0
CARGA DE DATOS 1 0 0 0
1º PULSO 0 1 0 0
2º PULSO 0 0 1 0
3º PULSO 0 0 0 1
4º PULSO 1 0 0 0

.
149

OPERACIÓN:
ARMAR CIRCUITO CONTADOR DE JOHNSON
Un registro de desplazamiento a la derecha en el que la salida Q del flip flop ubicado

en el lado derecho ó menos significativo; se realimenta a la entrada D del flip flop de la
izquierda o mas significativo se llama contador de Johnson.
Un contador Johnson tiene una cantidad de estados igual al doble del número de flip
flops.
ACCION Q3 Q2 Q1 Q0 Q0
CLEAR 0 0 0 0 1
1º PULSO 1 0 0 0 1
2º PULSO 1 1 0 0 1
3º PULSO 1 1 1 0 1
4º PULSO 1 1 1 1 0
5º PULSO 0 1 1 1 0
6º PULSO 0 0 1 1 0
7º PULSO 0 0 0 1 0
8º PULSO 0 0 0 0 1

.
150
OPERACIÓN:
CONSTRUIR Y PROBAR CIRCUITO PUNTA LOGICA
La punta lógica es una herramienta es sumamente útil para aquellos que trabajan en el
desarrollo ó reparación de circuitos de lógicos, detectando fallas en dicho circuito.
El circuito permite mostrar un Led Verde prendido cuando la punta activa esta
sensando un nivel lógico bajo o cero lógico
Cuando el circuito ha detectado un nivel lógico alto, se prende un Led Rojo y cuando no
se detecta estos valores, vale decir esta desconectado o tiene alta impedancia, el
circuito no muestra ningún Led prendido.
470
74L504
LED LED
PUNTA 10K VERDE ROJO
DE PRUEBA
1K
2N3904
470
GND

.
151
OPERACIÓN: SECUENCIADOR DE CONTROL DE SIETE PASOS

Utilizando un multiplexor y decodificador diseñar un circuito que permita accionar la
siguiente etapa cuando se ha concluido la anterior.

Pulso
de inicio
1 1 CLR 1
Q2 J Q1 J Q0 J
CLK CLK CLK
1 1 1
K K K
RES RES RES
CLK
I0 I1 I2 I3 I4 I5 I6 I7
S0
Multiplexor
S1 74HC151
+5V S2
de 8 entradas
A2 A1 A0 E
Z
DECOFICADOR
E 74HC138 DE 3 LINEAS
A 8 LINEAS
O7 O0
PROCESO FISICO
ACTUADORES SENSORES
VALVUL A D E
LL ENAD O 1 TAN QUE 1 L LEN O
A1 S1
S1 S2
VALVUL A D E
LL ENAD O 2 S3 S4 TAN QUE 2 L LEN O
A2 S2
VALVUL A D E
LL ENAD O 1 TAN QUE 1 VACIO
A3 S5 S3
VALVUL A D E
LL ENAD O 2 M A5 TAN QUE 2 VACIO
A4 S4
S5 TERMIN O D E TIEMPO
MEZCL ADOR ES DE ME ZC LAD O
A5 A6 S5
CA LEN TADOR S7 HA STA TEMPER ATU RA

A6 S6
BOMBA TAN QUE PR IN CIPAL VAC IO

A7 P A7 S7
Ampl ifica do res in verso res No rma lmen te la s sa li das d el se nso r

p ara e xcitaci ón BAJAS p asa ran a ALTA S p ara i nd icar
de l os actua do res qu e co nclu ye e l paso

.
152
OPERACIÓN:
ARMAR Y PROBAR VOLTIMETRO DIGITAL CON REGISTROS
Un voltímetro digital con memoria para almacenamiento de muchas mediciones es útil

solo en casos especiales.
Un voltímetro digital que permita almacenar una de las últimas lecturas o cuando mas
dos últimas lecturas, se puede requerir con mayor frecuencia que la anterior.
Se debe diseñar un circuito voltímetro digital que almacene una lectura a la vez,
utilizando para ello registros.
REGISTRO REGISTRO
Visualizador Visualizador

excitador excitador excitador
Reloj

F.S. = 9.99v
VAX
- COMP
Entrada Analógica +
VAT VT = 0.1 mV
Q1 Q1
Q1 Q1

.
153
OPERACIÓN:
ARMAR Y PROBAR VOLTIMETRO DIGITAL DE TRES DIGITOS
Generalmente los voltímetros tiene dos dígitos enteros y un decimal, por ello se utilizan
los ADC de código BCD para tres dígitos.
Se debe diseñar y armar el circuito para presentar tres dígitos decimales en el Display,
por ejemplo para medir de 0 voltios a 20 voltios, con un decimal.

manejador manejador manejador
y exhibidor y exhibidor y exhibidor
Registro Registro Registro

de 4 bits de 4 bits de 4 bits
Reloj
Contador Contador Contador

BCD (MSD) BCD BCD (MSD)
Convertidor de BCD
en F.S = 9.99V
VAX
- COMP
Entrada analógica +
VA
VT=0.1 mV
Para Q1
Q2
restablecer
las entradas Os2 T Os1 T
de los
contadores Q2 Q1

.
154

OPERACIÓN:
ARMAR Y PROBAR VARIADOR DE VELOCIDAD CON INVERSOR DE GIRO

Algunas aplicaciones del variador de velocidad de motor de corriente continua
necesitan que el motor gire en ambos sentidos, para ello además de variar la tensión
de alimentación del motor, se requiere cambiar la polaridad de la alimentación, para
poder realizar el giro en sentido inverso. El circuito por lo tanto debe aceptar voltajes
positivos y negativos y la etapa de potencia debe hacer circular corriente en ambos
sentidos en el motor.
Vcc +15V
+15
13
5 14 5K Ω
6
7 15
+ 15V
8 2 5K Ω 5.030K Ω
9 DAC + 5V
10
4
11
16 -
12
+ MOTOR
3 0.1uF - 5V SALIDA
- 15V
VEE
+ 5V
2K + 15V
1K
+ 5V
1K
10K -
+ MOTOR
- 5V SALIDA
1K
- 15V
- 5V

.
155
BIBLIOGRAFÍA
Manual de Practica de Electronica digital

Electronic a Digital Enrrique Mandado
Electronic a Digital Ediciones CEKIT
Manual de Circ uitos integrados Don Lancasster
Sistemas Digitales Ronald J. Tocci
TT L Data Book Combinaciones SIEMENS
INTEL Memory Data Book
MOTOROLA CMOS Data Book Secuenciales
Hecho por :
Dav idGe rm án
La zar teP an ta

.
156
PROPIEDAD INTELECTUAL DEL SENATI PROHIBIDA
SU REPRODUCCIÓN Y VENTA SIN LA AUTORIZACIÓN
CORRESPONDIENTE
CÓDIGO DEL MATERIAL EDICIÓN

0520 AGOSTO 2005

Digitales

Încărcat de

Informații document

Drepturi de autor

Formate disponibile

Partajați acest document

Partajați sau inserați document

Opțiuni de partajare

Vi se pare util acest document?

Este necorespunzător acest conținut?

Drepturi de autor:

Formate disponibile

Digitales

Încărcat de

Drepturi de autor:

Formate disponibile

SERVICIO NACIONAL DE ADIESTRAMIENTO EN TRABAJO INDUSTRIAL

Técnico de Nivel Medio.

MATERIAL DIDÁCTICO ESCRITO

FAM. OCUPACIONAL : ELECTROTÉCNIA.

ESPECIALIDAD : ELECTROTÉCNIA INDUSTRIAL.

NIVEL : TÉCNICO MEDIO.

Con la finalidad de facilitar el aprendizaje en el desarrollo de la formación y capacitación en la

DOCUMENTO APROBADO POR EL

Fecha: …………05 – 08 - 01…………….

Registro de derecho de autor:

4. Tarea 7............................................................................. 76 – 121

5. Tarea 8.............................................................................. 122 – 142

6. Medio Ambiente.................................................................. 143 – 144

7. Hojas de Trabajo.……….................................................... 145 – 155

El presente Manual de Aprendizaje de la especialidad de Electrotecnia

5- Montar Circuitos Contadores con Flip – Flop y C.I.

6- Montar Registros Digitales.

7- Montar Voltímetro Digital con Memoria

8- Montar Variador de Velocidad de Motor de C.C.

Asimismo, comprende la tecnología relacionada, aspectos e seguridad e higiene

Elaborado en la Zonal: Lambayeque Cajamarca Norte

Instructores: Julio Quispe Rojas.

MONTAR CIRCUITOS CONTADORES

CONTADOR ASÍNCRONO DESCENDENTE

Nº ORDEN DE EJECCIÓN HERRAMIENTAS / INSTRUMENTOS/MATERIALES

2 MONTE CIRCUITO CONTADOR ASÍNCRONO CIRCUITOS INTEGRADOS 74LS76.

3 MONTE CIRCUITO CONTADOR ASÍNCRONO PINZAS, ALICATE DE CORTE.

PZA CANT DENOMINACIÓN–NORMA/ DIMENSIONES MATERIAL OBSERVACIONES

CONECTAR Y COMPROBAR EL FUNCIONAMIENTO FLIP FLOP CON

En un flip flop la salida Q y Q son siempre complementarias, para el registro

2º PASO: Arme circuito en el protoboard.

A: Mantenga las entradas siempre en E=1 y R=1; y las salida

CONECTAR Y COMPROBAR EL FUNCIONAMIENTO FLIP FLOP CON

1º PASO: Identifique los terminales de CI 74LS02.

2º PASO: Arme circuito en el protoboard.

3º PASO: Compruebe el cumplimiento de la tabla de verdad; manteniendo

A: Mantenga las entradas siempre en E=0 y R=0; y las salida

CONECTAR Y COMPROBAR FUNCIONAMIENTO DE FLIP FLOP RS

1º PASO: Identifique los terminales de CI 74LS00, 74LS04 y 74LS08.

1º PASO: Arme el circuito en el protoboard.

Detalle de Detector de Flanco Positivo

2º PASO: Pruebe el funcionamiento del circuito con Monoestable de ancho de

TABLA DE VERDAD DEL FLIP FLOP SR CON RELOJ

Detalle de Detector de Flanco Positivo

3º PASO: Compruebe si el detector de flanco es un detector de flanco positivo

Detalle de Detector de Flanco Negativo

CONECTAR Y COMPROBAR FUNCIONAMIENTO DE FLIP FLOP JK Y T

Si J=K=1; y Q=0; al recibir el flanco cambia Q=1 y en el siguiente flanco; cambia

T = 0 : no hay cambio en la salida y

1º PASO: Identifique terminales de C I flip flop JK CI 74LS73 ó similar.

2º PASO: Armar circuito de prueba mostrado en el protoboard.

3º PASO: Compruebe el cumplimiento de la tabla de verdad del flip flop JK

TABLA DE VERDAD DEL FLIP FLOP JK

4º PASO: Identique terminales de CI flip flop JK 74LS73

5º PASO: Armar circuito de prueba mostrado en el protoboard.

6º PASO: Compruebe el cumplimiento de la tabla de verdad del flip flop T

TABLA DE VERDAD DEL FLIP FLOP T

CONECTAR Y COMPROBAR FUNCIONAMIENTO DE FLIP FLOP D.

D = 0 : después del flanco Q = 0

1º PASO: Identifique terminales de CI flip flop JK 74LS73, 74LS04.

2º PASO: Armar circuito de prueba mostrado en el protoboard.

3º PASO: Compruebe el cumplimiento de la tabla de verdad del flip flop D

TABLA DE VERDAD DEL FLIP FLOP D

4º PASO: Identifique terminales de CI flip flop D 74LS74.